JP2007324194A - Soiウエーハの評価方法 - Google Patents

Soiウエーハの評価方法 Download PDF

Info

Publication number
JP2007324194A
JP2007324194A JP2006149866A JP2006149866A JP2007324194A JP 2007324194 A JP2007324194 A JP 2007324194A JP 2006149866 A JP2006149866 A JP 2006149866A JP 2006149866 A JP2006149866 A JP 2006149866A JP 2007324194 A JP2007324194 A JP 2007324194A
Authority
JP
Japan
Prior art keywords
soi
layer
sheet resistance
wafer
soi wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006149866A
Other languages
English (en)
Inventor
Kazuhiko Yoshida
和彦 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2006149866A priority Critical patent/JP2007324194A/ja
Priority to US12/227,687 priority patent/US8089274B2/en
Priority to CN2007800171751A priority patent/CN101443913B/zh
Priority to PCT/JP2007/059639 priority patent/WO2007138828A1/ja
Priority to KR1020087028780A priority patent/KR20090024130A/ko
Priority to EP07743074A priority patent/EP2023394A4/en
Priority to TW096119175A priority patent/TWI414031B/zh
Publication of JP2007324194A publication Critical patent/JP2007324194A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 モニターウエーハを作製することなく、製品となるSOIウエーハそのものについて直接的に測定し、埋め込み拡散層のシート抵抗を評価することができるSOIウエーハの評価方法を提供することを目的とする。
【解決手段】 少なくとも、絶縁層上にSOI層を有し、前記SOI層の、前記絶縁層との界面領域に前記SOI層の他の部分よりも不純物濃度が高い埋め込み拡散層を有するSOIウエーハの前記埋め込み拡散層のシート抵抗を評価する方法において、前記SOI層全体または前記SOIウエーハ全体のシート抵抗を測定する工程と、該シート抵抗測定の測定結果を前記SOIウエーハを構成する各層が各々並列的に接続されている抵抗であるとみなして換算することによって前記埋め込み拡散層のシート抵抗を見積もる工程とを備えるSOIウエーハの評価方法。
【選択図】 図1

Description

本発明は、SOIウエーハの評価方法に関し、特に、埋め込み拡散層を有するSOIウエーハにおいて埋め込み拡散層の特性を評価するSOIウエーハの評価方法に関する。
例えば集積回路として汎用的に使用されている半導体基板としてシリコン基板があるが、近年のシステムの高速化・高集積化や携帯端末の発展に伴い、半導体デバイスには高速かつ低消費電力のものがより一層求められている。
このような背景のもと、絶縁層上にシリコン活性層(SOI層)が形成されたSOI(Silicon On Insulator)構造を有するSOIウエーハは、デバイスの高速化・低消費電力化に対応するものであり、しかもSOIウエーハを用いれば、SOI構造を有さないバルクウエーハ用のデバイスプロセスの既設の設備や工程等をそれほど大きな変更をすることなくデバイスの作製を行うことができることから、デバイスの高速化・低消費電力化を容易に実現できるものとして注目されている。
このようなSOIウエーハの一般的な構造を図4に示す。SOIウエーハ10は、シリコン単結晶等からなる支持基板13上に埋め込み絶縁層14を挟んでSOI層15が形成されている。さらに、デバイス作製上の都合や、ゲッタリング能力を付加すること等を目的として、図4に示すように、SOI層15の、絶縁層14との界面領域に高濃度に不純物を拡散した埋め込み拡散層12を形成することがある。このようにすると、SOI層15は、埋め込み拡散層12と、該埋め込み拡散層よりも不純物濃度が低い低濃度層11とを有することになる。
前述のようにSOIウエーハに対する注目度は高く、SOIウエーハの特性について正確な評価が求められており、その評価方法に関しての様々な研究が進められている。
例えば、SOI層表面の特性の評価は、例えば特許文献1に開示されているように、四探針法ではなく、SOIウエーハの表裏面に探針と電極を接触させ、測定することによって評価することができる。その一方で、埋め込み拡散層15はSOIウエーハ中に埋め込まれており、その特性の評価が困難であった。
従来、SOIウエーハの埋め込み拡散層のシート抵抗の評価は、例えば、図6に示すように、製品となるSOIウエーハを製造する際に同時に、別途モニターウエーハを作製して行っていた。
このモニターウエーハを作製して埋め込み拡散層のシート抵抗を評価する方法の一例を以下に簡単に説明する。
まず、製品となるSOIウエーハを貼り合わせ法によって製造するためのベースウエーハとボンドウエーハを準備するとともに、モニターウエーハとなるウエーハを準備する(a)。次に、ベースウエーハの表面に酸化膜をつける(Box酸化)(b)。次に、製品となるSOIウエーハの活性層となるボンドウエーハとモニターウエーハについて同時に、表面のスクリーン酸化(c)と不純物のイオン注入(d)を行う。ボンドウエーハについてはこの後スクリーン酸化膜を除去し(e)、ベースウエーハとボンドウエーハは洗浄後、貼り合わせ工程(f)を経て例えば酸素雰囲気下で結合熱処理(g)を行う。その後、例えば研削・研磨によりボンドウエーハの薄膜化を行い(h)、さらに研磨および洗浄を行って(i)、製品SOIウエーハとする(l)。モニターウエーハについては製品となるSOIウエーハとは別に、窒素雰囲気下で熱処理(g)した後、スクリーン酸化膜を除去する(j)。このようにしてモニターウエーハに形成された不純物の高濃度拡散層のシート抵抗を測定(k)することによって、製品となるSOIウエーハの埋め込み拡散層の評価を間接的に行っていた。
しかし、このような方法によると、熱処理時の雰囲気によって不純物濃度が変化しやすく、製品SOIウエーハの埋め込み拡散層のモニター用としてあまり適していないと言う問題があった。
そこで、モニターウエーハを、製品SOIウエーハと同じ構造としたSOI構造として作製し、このモニターウエーハに作製された埋め込み拡散層を研削、研磨、エッチング等によって表面に露出させた後、その露出させた埋め込み拡散層のシート抵抗を測定することによって、製品SOIウエーハの埋め込み拡散層の評価を行う方法が提案されている。
しかし、このような方法によると製品SOIウエーハの他にモニターウエーハをSOI構造として作製するために材料費や工程数が増えるなど、モニターウエーハを作製するためのコストがさらに増大するという問題があった。
そこで、モニターウエーハとして、SOI構造を完全には再現せず、モニターウエーハに不純物拡散層を形成した後、この不純物拡散層表面をCVD膜でキャップして処理を行い、SOIウエーハの埋め込み拡散層のモニターを行う方法が開示されている(特許文献2)。
しかしながら、このような方法によってもモニターウエーハを作製する必要があることに変わりはなく、モニターウエーハを作製する材料費や工程数などのコストの問題が解決したわけではなかった。
また、以上のようなモニターウエーハを作製して間接的に製品SOIウエーハの埋め込み拡散層のシート抵抗を評価する方法によると、製品SOIウエーハについて直接的に評価していないので、製品SOIウエーハの品質保証が不十分であった。
特開2000−277716号公報 特開平7−111321号公報
そこで、本発明は、このような問題点に鑑みなされたもので、モニターウエーハを作製することなく、製品となるSOIウエーハそのものについて直接的に測定し、埋め込み拡散層のシート抵抗を評価することができるSOIウエーハの評価方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、少なくとも、絶縁層上にSOI層を有し、前記SOI層の、前記絶縁層との界面領域に前記SOI層の他の部分よりも不純物濃度が高い埋め込み拡散層を有するSOIウエーハの前記埋め込み拡散層のシート抵抗を評価する方法において、前記SOI層全体または前記SOIウエーハ全体のシート抵抗を測定する工程と、該シート抵抗測定の測定結果を前記SOIウエーハを構成する各層が各々並列的に接続されている抵抗であるとみなして換算することによって前記埋め込み拡散層のシート抵抗を見積もる工程とを備えることを特徴とするSOIウエーハの評価方法を提供する(請求項1)。
このように、埋め込み拡散層を有するSOIウエーハの埋め込み拡散層のシート抵抗を評価する方法において、SOI層全体またはSOIウエーハ全体のシート抵抗を測定し、該シート抵抗測定の測定結果を、SOIウエーハを構成する各層が各々並列的に接続されている抵抗であるとみなして換算することによって、埋め込み拡散層のシート抵抗を見積もれば、製品となるSOIウエーハの埋め込み拡散層のシート抵抗を直接的に、非破壊で評価することができる。このため、製造した全てのSOIウエーハの埋め込み拡散層について検査することも可能となり、十分に品質を保証することができる。また、モニターウエーハを必要としないので、モニターウエーハを作製する材料費や工程数を削減することができる。
この場合、前記SOIウエーハ全体のシート抵抗測定は、前記SOIウエーハの片面側に対し交流磁場の磁力線を照射して前記SOIウエーハに前記交流磁場による渦電流を形成する工程と、前記渦電流の形成により生じた渦電流損に応じた磁場の変化量を前記磁力線を照射した面とは反対面側で測定する工程と、前記測定した磁場の変化量から前記SOIウエーハ全体のシート抵抗を算出する工程とを備えることができる(請求項2)。
このように、SOIウエーハ全体のシート抵抗測定を渦電流による磁場の変化量を測定する方法によって行えば、SOIウエーハと測定装置が接触することなくSOIウエーハの埋め込み拡散層のシート抵抗を評価することができる。このように、非接触で評価できるので、評価後にウエーハを洗浄する必要がない。
また、前記SOI層全体のシート抵抗測定は、前記SOI層表面に四探針法を適用して前記SOI層全体のシート抵抗を測定することができる(請求項3)。
このように、SOI層全体のシート抵抗測定を、SOI層表面に四探針法を適用して行えば、より簡単な測定装置でSOIウエーハの埋め込み拡散層のシート抵抗を評価することができる。この場合、SOI層の表面に針が接触することになるが、評価後に洗浄または研磨を行えば問題ない。
本発明によれば、モニターウエーハを作製することなく、製品となるSOIウエーハの埋め込み拡散層のシート抵抗を直接的に評価することができる。このため、モニターウエーハを作製するための材料費や工程数等のコストを削減することができる。また、製品SOIウエーハを全数検査することもでき、十分に品質を保証することができる。
以下、本発明についてより具体的に説明する。
前述のように、従来のような、製品となるSOIウエーハとは別にモニターウエーハを作製し、高濃度拡散層(埋め込み拡散層)を露出させたモニターウエーハの表面についてシート抵抗を測定する方法(以下、モニターウエーハ法と称することがある)によると、製品SOIウエーハを製造するためのコストの他に、モニターウエーハを作製するためのコストが必要になるとともに、製品SOIウエーハについて直接的に評価できないという問題があった。
そこで、本発明者らは、製品となるSOIウエーハの埋め込み拡散層のシート抵抗を、モニターウエーハを作製することなく、直接的に評価することができないか鋭意検討を重ねた。
その結果、本発明者らは、製品SOIウエーハについて、SOIウエーハ全体のシート抵抗またはSOI層全体のシート抵抗を測定し、該測定結果を、SOIウエーハを構成する各層が各々並列的に接続されている抵抗であるとみなして換算することによって製品SOIウエーハの埋め込み拡散層のシート抵抗を評価できることを見出し、本発明を完成させた。
以下、本発明について図面を参照してさらに具体的に説明するが、本発明はこれに限定されるものではない。
図5に本発明に係るSOIウエーハの埋め込み拡散層のシート抵抗を評価する方法の一例の概略を示した。
図5中の(a)〜(i)は、絶縁層上にSOI層を有し、SOI層の、絶縁層との界面領域に埋め込み拡散層を有するSOIウエーハを通常の方法に従って製造する工程を示している。
すなわち、図6中の従来法による製品SOIウエーハの製造と同様にして製造することができる。ただし、図6の従来法によるSOIウエーハの埋め込み拡散層の評価方法と比べるとモニターウエーハを作製する必要がない。
そして、このように作製したSOIウエーハについて、本発明のSOIウエーハの評価方法によって工程(j)のシート抵抗測定が行われる。ただし、SOIウエーハの製造方法は上記の図5中の(a)〜(i)に限定されるものではなく、埋め込み拡散層を有するSOIウエーハの製造方法であればどのような製造方法によって製造されたものでもよい。さらに、工程(j)の埋め込み拡散層のシート抵抗測定の後、必要に応じて洗浄を行い(k)、製品SOIウエーハとする(l)。本発明の要部をなす工程(j)のシート抵抗測定の具体的な方法については後述する。
そして、このようにして製造されたSOIウエーハは、図4に示すような、従来の、埋め込み拡散層を有するSOIウエーハである。
図4には、支持基板13と、埋め込み絶縁層14と、埋め込み拡散層12と該埋め込み拡散層よりも不純物濃度が低い低濃度層11からなるSOI層15が積層されているSOIウエーハ10を示しているが、本発明が適用されるSOIウエーハの構造はこれに限定されるものではない。例えば、絶縁基板上に直接シリコン層が形成されたSOIウエーハであってもよい。また、埋め込み絶縁層もシリコン酸化膜に限らず、窒化膜等の絶縁層であってもよい。
本発明にかかる実施形態の1つは、下記のような渦電流法による方法により、SOIウエーハ全体のシート抵抗を測定し、該測定結果から埋め込み拡散層のシート抵抗を見積もる方法である。
以下、図1を参照して渦電流法による埋め込み拡散層のシート抵抗の評価方法を説明する。
まず、SOIウエーハ10の片面側(図1ではSOI層15の表面側とする)に対して交流磁場B1を照射する。交流磁場B1を照射する方法としては、例えば、図1に示したように、コイル部32を有する磁場照射ヘッド31に交流電流を流すことによることができ、このような方法によれば、簡単な構造の装置で交流磁場を照射することができる。
このようにして照射された交流磁場B1は、SOIウエーハ10の各層、すなわち、低濃度層11、埋め込み拡散層12、埋め込み絶縁層14、支持基板13を貫通する。照射される磁場が交流であるため、SOIウエーハ10の各層中の磁場が変化し、電磁誘導作用により、磁場の変化を打ち消すようにそれぞれの層で磁束の周りに渦電流が発生する。ただし、埋め込み絶縁層14は、絶縁体であるため、発生する渦電流は無視できるほど小さい。
このようにしてSOIウエーハ10の各層で発生した渦電流により、ジュール熱によってエネルギーの損失(渦電流損)が生じる。ただし、前述のように、埋め込み絶縁層14に発生する渦電流は無視できるほど小さいため、その渦電流損も無視できる。SOIウエーハ10に照射された交流磁場B1は、SOIウエーハ全体を貫通し、照射した反対側において、上記の渦電流損に応じて変化し、磁場B2となる。
この磁場B2を測定するためには、例えば、コイル部42を有する測定ヘッド41を用いることができる。磁場B2の経時変化により、電磁誘導によってコイル部42に電流が流れる。測定ヘッド41に図示しないテスター等を接続し、SOIウエーハ10全体の抵抗率ρを測定する。
そして、このSOIウエーハ10全体の抵抗率ρから、以下に説明するように、埋め込み拡散層12のシート抵抗を求めることができる。
SOIウエーハ10全体の抵抗率ρは、SOIウエーハ10の全体抵抗をR、SOI層15の膜厚をt、支持基板13の厚さをtとし、SOI層15の各層、すなわち低濃度層11と埋め込み拡散層12が並列的に接続されている抵抗とみなすと、
Figure 2007324194
と表すことができる。ただし、埋め込み絶縁層14は絶縁体であるため、その抵抗の全体抵抗Rへの影響は無視できる。全体抵抗Rと抵抗率ρは式(1)により互いに換算することができる。
ここで、低濃度層11、埋め込み拡散層12、支持基板13のシート抵抗をそれぞれR、R、Rとすると、SOIウエーハ10全体のシート抵抗Rは、
Figure 2007324194
と表すことができる。ただし、埋め込み絶縁層14は絶縁体であるため、埋め込み絶縁層14の抵抗による影響は無視できる。
なお、低濃度層11、埋め込み拡散層12、支持基板13の抵抗率及び膜厚と厚さをそれぞれρ、t、ρ、t、ρ、tとすると、
Figure 2007324194
である。このうち、少なくとも支持基板13の抵抗率ρ及び厚さtは予め測定しておくことができるので、少なくとも支持基板13のシート抵抗RはSOIウエーハを製造する前に予め判明している。
また、一般に埋め込み拡散層を有するSOIウエーハでは、R≫R>Rであり、特にRが大きい(例えば、Rが数キロΩ、Rが数十Ω、Rが数百Ω)。このため、式(2)は、
Figure 2007324194
と近似することができる。この式(4)のうち、支持基板13のシート抵抗Rは前述のように既知である。
このようにして得られた近似式(4)から、支持基板13の抵抗率ρとSOIウエーハ10全体の抵抗率ρの関係を計算したものを図7に示した。なお、一般的な仕様であるSOI層15の膜厚tは15μm、埋め込み拡散層12の膜厚tは2μm、支持基板13の厚さtは725μmとし、曲線(a)は埋め込み拡散層が形成されていない場合、(b)、(c)、(d)はそれぞれ、埋め込み拡散層12のシート抵抗Rが70Ω/□、35Ω/□、20Ω/□である場合を示す。
また、近似式(4)から、埋め込み拡散層12のシート抵抗RとSOIウエーハ10全体の抵抗率ρの関係を計算したものを図8に示した。なお、曲線(a)、(b)、(c)は、支持基板13の抵抗率ρが2.4Ω・cmであり、厚さtが、それぞれ725μm、625μm、450μmである場合を示す。
なお、式(4)を埋め込み拡散層12のシート抵抗Rについて変形して
Figure 2007324194
と表すことができる。
すなわち、支持基板13の抵抗率ρおよび厚さtから求めたシート抵抗Rは前述のように既知であるので、前述のように測定したSOIウエーハ10の全体抵抗Rから、埋め込み拡散層12のシート抵抗Rを求めることができる。
本発明者らは、以上のように、磁場の変化量としてSOIウエーハ10の全体抵抗Rを測定し、該全体抵抗Rから、近似式(5)に従って換算することによって埋め込み拡散層12のシート抵抗Rを求めることができることを見出した。
そして、この理論を実際に適用できることを確かめるために、以下のような実験を行った。
(実験例1)
図6に示すような従来のSOIウエーハ及びモニターウエーハの製造方法に従って、図4に示すような埋め込み拡散層12を有するSOIウエーハ10と、図3に示すような、これに対応したモニターウエーハ70を作製した。ただし、支持基板13となるベースウエーハは、p型、抵抗率が10Ω・cmで厚さが725μmのものを用い、イオン注入するヒ素のドーズ量を1×1015atoms/cmとし、埋め込み拡散層12の膜厚tは2μmとした。
このようにして製造した製品SOIウエーハについて、本発明の渦電流法による埋め込み拡散層12のシート抵抗測定を行い、埋め込み拡散層12の抵抗率ρを得た。この結果を図7中に点(e)として示した。
また、作製したモニターウエーハ70について、高濃度拡散層72の表面を測定面として、電流探針62・62、電圧探針63・63を押しつけて四探針法によってシート抵抗を測定することによって、高濃度拡散層72のシート抵抗Rを測定した。
この結果、シート抵抗はおよそ70Ω/□であった。
(e)点は上記の近似式(4)からシート抵抗Rが70Ω/□であるとして求めた曲線(b)とほぼ合っていることがわかる。
(実験例2)
抵抗率が2.4Ω・cmであるp型シリコンウエーハに、ヒ素のドーズ量を2×1015atoms/cmとしてイオン注入した他は実験例1と同様に製品SOIウエーハとモニターウエーハを作製し、埋め込み拡散層12のシート抵抗Rを評価した。この結果を図7中に点(f)として示した。
また、モニターウエーハについて実験例1と同様に四探針法によって高濃度拡散層72のシート抵抗Rを測定した。
この結果、モニターウエーハのシート抵抗はおよそ35Ω/□であった。この結果を、図8中に点(d)として示した。
図7(f)点は上記の近似式(4)からシート抵抗Rが35Ω/□であるとして求めた曲線(c)とほぼ合っていることがわかる。
図8(d)点は上記の近似式(4)から支持基板13の厚さが725μmであるとして求めた曲線(a)の、シート抵抗が35Ω/□である点において、ほぼ合っていることがわかる。
実験例1、2の結果より、図7(e)、(f)点、図8(d)点はそれぞれ上記の近似式(4)から求めた曲線とほぼ合っていることから、本発明の、SOIウエーハを構成する各層が並列的に接続されている抵抗とみなす仮定が適当なものであり、本発明による埋め込み拡散層のシート抵抗評価は、従来の、モニターウエーハを作製して、埋め込み拡散層に相当する高濃度拡散層のシート抵抗を測定する方法による場合とほぼ同じ結果が得られることが明らかとなった。
本実施形態では、埋め込み拡散層のシート抵抗は、近似式(5)によって求められる。したがって、式(2)が近似式(4)によりよく近似される条件、すなわち、Rがより大きく、R、Rとの差が大きいほど、より正確にRを見積もることができる。
また、入射される交流磁場B1の周波数が高いほど渦電流損が大きくなるので、B1とB2の間の磁場の変化量が大きくなる。このようにすると、SOIウエーハ10全体のシート抵抗を誤差を少なくして測定することができるので好ましい。
以上のように、埋め込み拡散層12のシート抵抗を評価した後に製品SOIウエーハとする。言いかえれば、製品SOIウエーハの埋め込み拡散層のシート抵抗を直接評価することができる。なお、この渦電流法によるSOIウエーハ10全体のシート抵抗測定は、測定機器と接触することがないので粉塵等を発生させる心配がなく、測定後の洗浄工程(図5の工程(k))を省略することも可能である。
本発明の別の実施形態は、SOI層表面に四探針法を適用することにより、SOI層全体のシート抵抗を測定し、該測定結果から埋め込み拡散層のシート抵抗を見積もる方法である。
以下、図2を参照して四探針法による埋め込み拡散層のシート抵抗の評価方法を説明する。
まず、SOIウエーハ10のSOI層15表面に対して電流探針62・62及び電圧探針63・63を押しつけ、四探針法によりSOI層15全体のシート抵抗RSOIを測定する。なお、四探針法は電流探針62・62及び電圧探針63・63の計4本の探針を、直線状かつ略等間隔に並べて試料表面(ここではSOI層15の表面)に押しつけ、電流探針62・62間に電流Iを流して電圧探針63・63間の電圧を測定することで試料のシート抵抗を測定する手法である。
この実施形態では、埋め込み拡散層12を含む、SOI層15全体のシート抵抗を測定できることが必須である。すなわち、ダイオード構造等によりSOI層が接合分離されている場合、例えば、埋め込み拡散層12の導電型がp型であり、低濃度層11の導電型がn型であるような場合は、SOI層15全体のシート抵抗をSOI層15の表面から四探針法によって測定することができないので、本実施形態を適用することはできない。
なお、この方法では、支持基板13は埋め込み絶縁層14によってSOI層15とは絶縁されているため、支持基板13は測定に影響しない。
このようにして四探針法により測定されたSOI層15全体のシート抵抗から、埋め込み拡散層12のシート抵抗を見積もる。
SOI層15の各層、すなわち低濃度層11と埋め込み拡散層12が並列的に接続されている抵抗とみなして以下の計算を行う。この仮定により、
Figure 2007324194
と表すことができる。この式を変形すると、
Figure 2007324194
となる。ここで、埋め込み拡散層12の不純物濃度は低濃度層11の不純物濃度より高いので、R>Rと考えることができ、RがRよりも十分大きいと仮定すると、
Figure 2007324194
と近似できる。
また、式(7)が近似式(8)によりよく近似される条件、すなわちRとRの差が大きいほど、より正確にRを見積もることができるので好ましい。例えば、Rが1kΩ/□以上であるときはRが100Ω/□以下であれば差が十分である。
なお、四探針法によると、探針がSOI層表面と接触し、SOIウエーハ表面に粉塵等の汚れを発生させる可能性があるため、シート抵抗RSOIの測定後、製品SOIウエーハとする前に洗浄または研磨を行う(図5(k))ことが好ましい。
このようにして埋め込み拡散層12のシート抵抗Rを評価した後に製品SOIウエーハとする(図5(l))。
このような四探針法によってSOI層全体のシート抵抗を測定することによるSOIウエーハの評価方法であれば、モニターウエーハを作製することなく、しかも簡便な方法によって埋め込み拡散層のシート抵抗を直接的に評価することができる。
以下、本発明の実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1、比較例1)
図5(a)〜(i)の工程に従って、通常の方法により埋め込み拡散層を有するSOIウエーハを5枚製造した。なお、埋め込み拡散層(モニターウエーハでは高濃度拡散層)の作製のためにヒ素をイオン注入した。このイオン注入の加速電圧は100keV、ドーズ量は(1)1×1015atoms/cm、(2)2×1015atoms/cm、(3)4×1015atoms/cmで埋め込み拡散層の膜厚は2μmとし、それぞれのドーズ量についてSOIウエーハの内訳は1枚、3枚、1枚とした。
また、このSOIウエーハの製造と同時に図6のモニターウエーハの作製工程に従ってモニターウエーハをそれぞれのSOIウエーハに対して1枚ずつ、合計5枚作製した。
それぞれのSOIウエーハについて、渦電流法により実測抵抗Rを測定後、埋め込み拡散層のシート抵抗Rを計算により求めた(実施例1)。
一方、モニターウエーハの高濃度拡散層(SOIウエーハの埋め込み拡散層に相当)のシート抵抗Rを測定した(比較例1)。
このようにして得られたRとRの結果を比較し、図9に両者の関係を示した。なお、図中の直線は最小2乗法による近似直線である。図9からわかるように、両者は上記の(1)、(2)、(3)のいずれのドーズ量の場合であってもほぼ一致した。
すなわち、本発明の渦電流法による埋め込み拡散層の評価方法によって、従来のモニターウエーハ法とほぼ同じ結果が得られることを意味する。したがって、モニターウエーハを作製することなく、SOIウエーハの埋め込み拡散層のシート抵抗を評価することができた。
(実施例2、比較例2)
実施例1の場合と同様に、図5(a)〜(i)の工程に従って、通常の方法により埋め込み拡散層を有するSOIウエーハを10枚作製した。ヒ素のイオン注入において、加速電圧は100keVとし、ドーズ量は2×1015atoms/cm〜4×1015atoms/cmの範囲で微調整して変化させた。
また、実施例1と同様に、10枚のSOIウエーハについてそれぞれ1枚ずつ、合計10枚のモニターウエーハを作製した。
それぞれのSOIウエーハについて、四探針法によりSOI層全体のシート抵抗RSOIを測定し、本発明の原理にしたがってこれを埋め込み拡散層のシート抵抗Rと等しいとした(実施例2)。
一方、モニターウエーハの高濃度拡散層(SOIウエーハの埋め込み拡散層に相当)のシート抵抗Rを測定した(比較例2)。
得られたRとRの結果を比較し、図10に両者の関係を示した。なお、図中の直線は最小2乗法による近似直線である。図10からわかるように、両者は2×1015atoms/cm〜4×1015atoms/cmの間のいずれのドーズ量の場合であってもほぼ一致した。
すなわち、本発明の四探針法による埋め込み拡散層の評価方法によっても、従来のモニターウエーハ法とほぼ同じ結果が得られることを意味している。したがって、モニターウエーハを作製することなく、SOIウエーハの埋め込み拡散層のシート抵抗を評価することができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明の、渦電流法によってSOIウエーハ全体の抵抗率を測定する様子を示す概略図である。 本発明の、四探針法によってSOI層全体の抵抗率を測定する様子を示す概略図である。 モニターウエーハの高濃度拡散層のシート抵抗を測定する様子を示す概略図である。 一般的な埋め込み拡散層を有するSOIウエーハを示す概略図である。 本発明の、製品SOIウエーハの埋め込み拡散層をモニターウエーハを作製することなく評価する方法を示すフロー図である。 従来の、モニターウエーハを作製して製品SOIウエーハの埋め込み拡散層を評価する方法を示すフロー図である。 近似式(4)より計算で求めた、支持基板の抵抗率とSOIウエーハ全体の抵抗率の関係を示す曲線と、実験例により測定されたSOIウエーハ全体の抵抗率をプロットしたグラフである。 近似式(4)より計算で求めた、埋め込み拡散層のシート抵抗とSOIウエーハ全体の抵抗率の関係を示す曲線と、実験例により測定されたSOIウエーハ全体の抵抗率をプロットしたグラフである。 本発明の渦電流法による埋め込み拡散層の評価方法によって評価した埋め込み拡散層のシート抵抗と、モニター法により測定した高濃度拡散層のシート抵抗の相関関係を示したグラフである。 本発明の四探針法による埋め込み拡散層の評価方法によって評価した埋め込み拡散層のシート抵抗と、モニター法により測定した高濃度拡散層のシート抵抗の相関関係を示したグラフである。
符号の説明
10…SOIウエーハ、 11…低濃度層、 12…埋め込み拡散層、
13…支持基板、 14…埋め込み絶縁層、 15…SOI層、
31…磁場照射ヘッド、 32…コイル部、
41…測定ヘッド、 42…コイル部、
B1…入射磁場、 B2…測定磁場、
62…探針(電流探針)、 63…探針(電圧探針)、
70…モニターウエーハ、 71…シリコンウエーハ、 72…高濃度拡散層。

Claims (3)

  1. 少なくとも、絶縁層上にSOI層を有し、前記SOI層の、前記絶縁層との界面領域に前記SOI層の他の部分よりも不純物濃度が高い埋め込み拡散層を有するSOIウエーハの前記埋め込み拡散層のシート抵抗を評価する方法において、
    前記SOI層全体または前記SOIウエーハ全体のシート抵抗を測定する工程と、該シート抵抗測定の測定結果を前記SOIウエーハを構成する各層が各々並列的に接続されている抵抗であるとみなして換算することによって前記埋め込み拡散層のシート抵抗を見積もる工程とを備えることを特徴とするSOIウエーハの評価方法。
  2. 前記SOIウエーハ全体のシート抵抗測定は、前記SOIウエーハの片面側に対し交流磁場の磁力線を照射して前記SOIウエーハに前記交流磁場による渦電流を形成する工程と、前記渦電流の形成により生じた渦電流損に応じた磁場の変化量を前記磁力線を照射した面とは反対面側で測定する工程と、前記測定した磁場の変化量から前記SOIウエーハ全体のシート抵抗を算出する工程とを備えることを特徴とする請求項1に記載のSOIウエーハの評価方法。
  3. 前記SOI層全体のシート抵抗測定は、前記SOI層表面に四探針法を適用して前記SOI層全体のシート抵抗を測定することを特徴とする請求項1に記載のSOIウエーハの評価方法。
JP2006149866A 2006-05-30 2006-05-30 Soiウエーハの評価方法 Pending JP2007324194A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006149866A JP2007324194A (ja) 2006-05-30 2006-05-30 Soiウエーハの評価方法
US12/227,687 US8089274B2 (en) 2006-05-30 2007-05-10 Method for evaluating SOI wafer
CN2007800171751A CN101443913B (zh) 2006-05-30 2007-05-10 Soi晶片的评价方法
PCT/JP2007/059639 WO2007138828A1 (ja) 2006-05-30 2007-05-10 Soiウエーハの評価方法
KR1020087028780A KR20090024130A (ko) 2006-05-30 2007-05-10 Soi웨이퍼의 평가방법
EP07743074A EP2023394A4 (en) 2006-05-30 2007-05-10 METHOD OF EVALUATING A SOI PLATEBOARD
TW096119175A TWI414031B (zh) 2006-05-30 2007-05-29 Evaluation Method of SOI Wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006149866A JP2007324194A (ja) 2006-05-30 2006-05-30 Soiウエーハの評価方法

Publications (1)

Publication Number Publication Date
JP2007324194A true JP2007324194A (ja) 2007-12-13

Family

ID=38778348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006149866A Pending JP2007324194A (ja) 2006-05-30 2006-05-30 Soiウエーハの評価方法

Country Status (7)

Country Link
US (1) US8089274B2 (ja)
EP (1) EP2023394A4 (ja)
JP (1) JP2007324194A (ja)
KR (1) KR20090024130A (ja)
CN (1) CN101443913B (ja)
TW (1) TWI414031B (ja)
WO (1) WO2007138828A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053505A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体装置の製造方法、半導体ウェーハ及び半導体装置の製造装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2006146C2 (en) 2011-02-04 2012-08-07 Xycarb Ceramics B V A method of processing substrate holder material as well as a substrate holder processed by such a method.
JP6102823B2 (ja) * 2014-05-14 2017-03-29 信越半導体株式会社 Soi基板の評価方法
KR102509765B1 (ko) 2017-03-07 2023-03-13 카프레스 에이/에스 테스트 샘플의 전기적 속성을 테스트하기 위한 프로브

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54136182A (en) * 1978-04-13 1979-10-23 Fumio Horiguchi Method of measuring nonncontact semiconductor wafer characteristics
JPS5543880A (en) * 1978-09-22 1980-03-27 Takeshi Kizaki Non-contact measurement of semiconductor carrier concentration and conductivity by capacitance-coupling
JPS60248878A (ja) * 1984-02-16 1985-12-09 シ−メンス、アクチエンゲゼルシヤフト 金属伝導性の合金層の組成と厚さを管理調整する方法
JPS61173171A (ja) * 1985-01-28 1986-08-04 Mitsubishi Metal Corp 半導体ウエハの抵抗率測定法
JPH05275508A (ja) * 1992-03-27 1993-10-22 Mitsubishi Materials Corp 貼合せ半導体ウェーハの接合界面の評価方法
JPH07111321A (ja) * 1993-10-13 1995-04-25 Shin Etsu Handotai Co Ltd 拡散結合soi基板の埋め込み拡散層のモニター 方法
JPH08306754A (ja) * 1995-04-27 1996-11-22 Nec Corp 不純物拡散プロファイル測定方法
JP2000277716A (ja) * 1999-03-26 2000-10-06 Canon Inc 半導体層の評価方法、半導体層の評価装置及び記憶媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4100486A (en) * 1977-03-11 1978-07-11 International Business Machines Corporation Monitor for semiconductor diffusion operations
JP2855964B2 (ja) * 1992-04-28 1999-02-10 信越半導体株式会社 Soi基板における単結晶薄膜の膜厚測定方法
US5434505A (en) * 1993-07-30 1995-07-18 Litton Systems, Inc. Method and apparatus for low temperature HEMT-like material testing
WO2005022135A1 (en) * 2003-08-27 2005-03-10 Prussin Simon A In situ determination of resistivity, mobility and dopant concentration profiles
US6991948B2 (en) * 2003-11-05 2006-01-31 Solid State Measurements, Inc. Method of electrical characterization of a silicon-on-insulator (SOI) wafer
US7063991B1 (en) * 2004-07-28 2006-06-20 Advanced Micro Devices, Inc. Methods of determining characteristics of doped regions on device wafers, and system for accomplishing same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54136182A (en) * 1978-04-13 1979-10-23 Fumio Horiguchi Method of measuring nonncontact semiconductor wafer characteristics
JPS5543880A (en) * 1978-09-22 1980-03-27 Takeshi Kizaki Non-contact measurement of semiconductor carrier concentration and conductivity by capacitance-coupling
JPS60248878A (ja) * 1984-02-16 1985-12-09 シ−メンス、アクチエンゲゼルシヤフト 金属伝導性の合金層の組成と厚さを管理調整する方法
JPS61173171A (ja) * 1985-01-28 1986-08-04 Mitsubishi Metal Corp 半導体ウエハの抵抗率測定法
JPH05275508A (ja) * 1992-03-27 1993-10-22 Mitsubishi Materials Corp 貼合せ半導体ウェーハの接合界面の評価方法
JPH07111321A (ja) * 1993-10-13 1995-04-25 Shin Etsu Handotai Co Ltd 拡散結合soi基板の埋め込み拡散層のモニター 方法
JPH08306754A (ja) * 1995-04-27 1996-11-22 Nec Corp 不純物拡散プロファイル測定方法
JP2000277716A (ja) * 1999-03-26 2000-10-06 Canon Inc 半導体層の評価方法、半導体層の評価装置及び記憶媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053505A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体装置の製造方法、半導体ウェーハ及び半導体装置の製造装置

Also Published As

Publication number Publication date
US8089274B2 (en) 2012-01-03
KR20090024130A (ko) 2009-03-06
CN101443913B (zh) 2010-12-01
TWI414031B (zh) 2013-11-01
EP2023394A4 (en) 2012-02-22
TW200816340A (en) 2008-04-01
US20090251135A1 (en) 2009-10-08
EP2023394A1 (en) 2009-02-11
CN101443913A (zh) 2009-05-27
WO2007138828A1 (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
JP5659632B2 (ja) ボロンドープp型シリコンウェーハの鉄濃度分析方法および分析装置、シリコンウェーハ、ならびにシリコンウェーハの製造方法
JP2013183143A (ja) 半導体装置を製造する方法、及び、半導体装置
JP2008103598A (ja) 半導体ウエーハの評価方法
JP2007324194A (ja) Soiウエーハの評価方法
US9696368B2 (en) Semiconductor substrate evaluating method, semiconductor substrate for evaluation, and semiconductor device
JP2020113642A (ja) 高抵抗材料の抵抗率測定方法
JP5504634B2 (ja) ライフタイムの評価方法
JP2011021898A (ja) 走査プローブ顕微鏡用標準試料及びキャリア濃度測定方法
US9935021B2 (en) Method for evaluating a semiconductor wafer
US9117880B2 (en) Method for manufacturing semiconductor device
JP5003322B2 (ja) Soiウェーハの評価方法
US20130106448A1 (en) Test key structure and method for measuring step height by such test key structure
JP2013110276A (ja) 半導体基板の評価方法および評価用半導体基板
JP2012023229A (ja) 半導体素子の特性測定方法および半導体装置の製造方法
JP2006013508A (ja) 製品半導体ウェハの生成寿命を決定する方法と装置
JP2004296469A (ja) ホール素子
US20160148834A1 (en) Soi wafer fabrication method and soi wafer
JPH11126810A (ja) 結晶欠陥の測定方法
JP6277010B2 (ja) 絶縁膜の検査方法
Lotfi et al. Fabrication and characterization of 150-mm silicon-on-polycrystalline silicon carbide substrates
JP2004055935A (ja) 交流表面光電圧計測装置及びそれを用いた半導体表面の非破壊不純物汚染濃度測定方法
JP2012049344A (ja) ボロンドープp型シリコン中の鉄濃度分析における定量分析限界決定方法
Allen et al. Junction-isolated electrical test structures for critical dimension calibration standards
JP4930229B2 (ja) Soiウェーハの評価方法
JP2001077168A (ja) 半導体基板の評価方法並びに半導体基板及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120904