JP6277010B2 - 絶縁膜の検査方法 - Google Patents

Description

本発明は、半導体基板内に形成された貫通電極の周囲を被覆する絶縁膜の検査方法に関する。

近年新たな三次元実装技術として、ワイヤの代わりに貫通電極（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ：ＴＳＶ）を用いた積層技術が注目されている。積層技術としては、複数の半導体チップを積層し、積層した半導体チップを貫く貫通電極を形成して半導体チップ同士を接続する技術や、複数の半導体ウェーハを積層し、積層した半導体ウェーハを貫く貫通電極を形成して半導体ウェーハ同士を接続する技術が開発されつつある（例えば、特許文献１参照）。このような貫通電極を形成する場合、先ず、複数の半導体ウェーハを積層した状態で、半導体デバイス上にレジストを塗布後、貫通電極形成用マスクを介してドライエッチングを施すことで、所定箇所に貫通孔を形成する（例えば、特許文献２参照）。次いで、各貫通孔の内周面にＣＶＤ法によってＳｉＮ膜又はＳｉＯ膜からなる絶縁膜を形成し、その後、各貫通孔内（絶縁膜の内側）に銅を充填することで、貫通電極が形成される。

特開２００４−２４１４７９号公報 特開２０１２−１３４２３１号公報

上記のように貫通電極が形成された積層デバイスでは、貫通孔内に形成した絶縁膜の形成が不十分になる場合がある。この場合、半導体デバイスの回路動作の不良を招いたり、銅イオンが半導体デバイス（シリコン）内に進入しデバイス特性を悪化してしまうという問題がある。かかる問題を解消するため、絶縁膜での電流のリークを検査したいという要望があるが、かかる検査方法については確立したものがない。

本発明は、上記要望に鑑みてなされたものであり、その目的は、貫通電極の周囲を被覆する絶縁膜での電流のリークを容易に検査することができる絶縁膜の検査方法を提供することである。

本発明の絶縁膜の検査方法は、半導体基板内に複数形成された貫通電極のそれぞれの周囲を被覆する絶縁膜の検査方法であって、半導体基板内の任意の貫通電極と、該貫通電極以外の貫通電極又は半導体基板との２箇所に端子をそれぞれ当接させて、端子間に電圧を印加するとともに端子間に光を照射した場合と照射していない場合とで、端子間に流れる電流をそれぞれ測定し、光の照射の有無により、端子間に流れる電流値に半導体基板の内部光電効果によって変化がある場合に、端子が当接した貫通電極の絶縁膜にリーク箇所が存在することを検出することを特徴とする。

この方法では、内部光電効果により半導体基板を通電する電流に対する抵抗値が変化する性質を利用している。具体的には、半導体基板への光照射の有無によって、端子間に流れる電流値に変化があるか否かを比較しており、その比較の結果から、端子が当接した貫通電極の絶縁膜にリーク箇所が存在するか否かを容易に検査することができる。

本発明によれば、貫通電極の周囲を被覆する絶縁膜での電流のリークを容易に検査することができる。

実施の形態に係る半導体基板の製造工程説明図であり、図１Ａは薄化工程、図１Ｂは貼合工程、図１Ｃは剥離工程の一例を示す図である。 実施の形態に係る半導体基板の製造工程説明図であり、図２Ａは孔形成工程、図２Ｂは絶縁膜形成工程、図２Ｃは電極形成工程の一例を示す図である。 半導体基板の一例を模式的に示す斜視図である。 図３のＡ−Ａ切断面の模式図であり、実施の形態に係る絶縁膜の検査方法の説明図である。 絶縁膜の検査における電圧と電流との関係の一例を示すグラフである。 変形例に係る絶縁膜の検査方法の図４と同様の説明図である。

以下、添付図面を参照して、本実施の形態に係る絶縁膜の検査方法ついて説明する。先ず、図１及び図２を参照して、絶縁膜が形成される半導体基板の加工方法の流れについて説明する。図１及び図２は、半導体基板の製造方法における各工程の説明図である。なお、図１及び図２に示す各工程は、あくまでも一例に過ぎず、この構成に限定されるものではない。

まず、図１Ａに示す薄化工程が実施される。この薄化工程を行う前に、図１Ａに示すように、半導体ウェーハ１の表面（図１Ａ中上面）に、仮接着剤２を介してサポートガラス３を貼着しておく。ここで、半導体ウェーハ１は、シリコン基板４と、シリコン基板４の表面４ａ（図１Ａ中上面）に複数配設されたメタルパッド５とを備えている。また、仮接着剤２は、ＵＶ照射や薬品処理等を行うことによって、接着力を失う性質を有するものである。薄化工程では、半導体ウェーハ１におけるシリコン基板４の裏面４ｂ側（図１Ａ中下面側）を研削装置（不図示）によって研削し、シリコン基板４を所定の仕上げ厚みに形成する。

薄化工程が実施された後、図１Ｂに示すように、貼合工程が実施される。貼合工程では、半導体ウェーハ１におけるシリコン基板４の裏面４ｂ側に接着剤９を介してベースウェーハ１０を貼合する。接着剤９は、後工程や製品としての使用時においても接着状態を確保できる接着特性を有する。また、ベースウェーハ１０は、半導体ウェーハ１と同様の構成とされ、シリコン基板１１と、シリコン基板１１の表面１１ａ（図１Ｂ中上面）に複数配設されたメタルパッド１２とを備えている。各メタルパッド１２は、上面視で、半導体ウェーハ１のメタルパッド５に対応する位置に配設されている。

貼合工程においては、先ず、薄化された半導体ウェーハ１におけるシリコン基板４の裏面４ｂ側をベースウェーハ１０におけるシリコン基板１１の表面１１ａに対面させる。次いで、半導体ウェーハ１及びベースウェーハ１０にそれぞれ形成されたアライメントマーク（不図示）を撮像しながら、半導体ウェーハ１及びベースウェーハ１０を相対移動する。この相対移動によって、それぞれのアライメントマークを合致させた状態とし、半導体ウェーハ１及びベースウェーハ１０の各メタルパッド５，１２が上下方向に整列するように位置付ける。その後、半導体ウェーハ１及びベースウェーハ１０を接着剤９で貼り合わせて積層させて半導体基板２０を形成する。

貼合工程が実施された後、図１Ｃに示すように、剥離工程が実施される。剥離工程では、仮接着剤２に所定処理を施して接着力を失わせた後、半導体基板２０からサポートガラス３を剥離する。これにより、半導体基板２０からサポートガラス３と共に仮接着剤２が除去され、半導体基板２０において、シリコン基板４の表面４ａとメタルパッド５とが露出した状態となる。

剥離工程が実施された後、図２Ａに示すように、孔形成工程が実施される。孔形成工程では、スピンコート法等により半導体基板２０におけるシリコン基板４の表面４ａ及びメタルパッド５上にレジスト２２を塗布する。レジスト２２の塗布後、レジスト２２をパターンに従って露光してマスクを形成する。このマスクを介してドライエッチングを施すと、メタルパッド５及びシリコン基板４を貫通する複数の貫通孔２４が形成される。

孔形成工程が実施された後、図２Ｂに示すように、絶縁膜形成工程が実施される。絶縁膜形成工程では、ＣＶＤ法によって、シリコン基板４の表面４ａ及びメタルパッド５の上面だけでなく、貫通孔２４の内部にもＳｉＮ膜又はＳｉＯ膜からなる絶縁膜が堆積される。その後、垂直性のドライエッチングを施すことによって、シリコン基板４の表面４ａ、メタルパッド５の上面及び貫通孔２４の底部に堆積された絶縁膜が除去される。これにより、各貫通孔２４の内部において上下方向に延びる内周面だけに絶縁膜２６が残存して形成される。

絶縁膜形成工程が実施された後、図２Ｃに示すように、電極形成工程が実施される。電極形成工程では、各貫通孔２４内（絶縁膜２６の内側）に銅をそれぞれ充填し、上端側を平坦に形成する。これにより、各貫通孔２４内の内部において、上端側が露出する貫通電極２８が形成され、貫通電極２８の周囲は絶縁膜２６によって被覆される。なお、半導体基板２０において、隣り合う貫通電極２８の間の領域には半導体デバイス（不図示）が形成される。図示省略しているが、かかる半導体デバイスのデバイス回路と電気的に接続する貫通電極及びこれを被覆する絶縁膜も、上記貫通電極２８及び絶縁膜２６と同一工程によって形成される。

次に、図３及び図４を参照して、半導体基板について説明する。図３は、半導体基板の一例を模式的に示す斜視図を示し、図４は、図３のＡ−Ａ切断面の模式図を示す。

図３及び図４に示すように、半導体基板２０は、上記と同様に、接着剤９（図３では図示省略）を介して半導体ウェーハ１とベースウェーハ１０とを積層して形成されている。半導体ウェーハ１におけるシリコン基板４の表面４ａには、貫通電極２８の上端部が露出している。貫通電極２８は、半導体基板２０の上面視で直交する２方向に所定間隔毎に複数形成される。また、半導体基板２０では、貫通電極２８の形成位置を四隅とする矩形領域がデバイス領域Ｄとされる。デバイス領域Ｄは、半導体基板２０の上面視で直交する２方向に並設される。

デバイス領域Ｄ内には、半導体デバイス（不図示）が形成され、この半導体デバイスは、絶縁膜（不図示）で被覆される多数の貫通電極（不図示）と電気的に接続している。上記絶縁膜形成工程でのＣＶＤ法の性質上、デバイス領域Ｄ内の絶縁膜は、貫通孔２４内で貫通電極２８を被覆する絶縁膜２６と同様に形成される。従って、図４に示した絶縁膜２６に電流のリーク箇所が存在するか否かを検査することで、デバイス領域Ｄの絶縁膜もリーク箇所が存在するか否かを検査することができる。言い換えると、図示した貫通孔２４、絶縁膜２６及び貫通電極２８は、デバイス領域Ｄの絶縁膜にリーク箇所が存在するか否かを検査するために形成したものである。

続いて、図４を参照して、本実施の形態に係る貫通電極２８を被覆する絶縁膜２６の検査方法について説明する。先ず、検査方法に用いられる検査装置について説明する。図４は、半導体基板２０の断面図に加え、本実施の形態に係る検査装置の概略構成図を示す。

図４に示すように、検査装置３０は、貫通電極２８に電圧を印加する電圧印加部３２を備えている。電圧印加部３２は、直流電源３４と、直流電源３４の＋極に第１導線３５を介して接続された第１端子３６と、直流電源３４の−極に第２導線３７を介して接続された第２端子３８とを備えている。第１導線３５には、スイッチ４０が設けられ、このスイッチ４０によって直流電源３４から第１端子３６及び第２端子３８への電圧印加のオン／オフを切り換え可能となる。また、第２導線３７には、第１端子３６及び第２端子３８間を流れる電流を測定可能な電流計４１が設けられている。

検査装置３０は、半導体基板２０の上面（シリコン基板４の表面４ａ）側に光を照射する照明装置からなる光照射部４３を更に備えている。光照射部４３は、スイッチ（不図示）によって光照射のオン／オフを切り換え可能に設けられる。

検査装置３０を用いて絶縁膜２６を検査する方法にあっては、先ず、光照射部４３からの光照射をオフにしておく。この状態で、図４に示すように、半導体基板２０において、隣り合う２箇所の任意の貫通電極２８に第１端子３６及び第２端子３８を当接させる。そして、スイッチ４０をオンすることで、第１端子３６及び第２端子３８の間に位置するデバイス領域Ｄに対し、直流電源３４の電圧を印加させる。この印加時の電圧に対し、第１端子３６及び第２端子３８の間のデバイス領域Ｄを流れる電流を電流計４１で測定する。この際の電圧と電流との関係を一例として挙げると、図５のグラフにおいて、符号Ｃ１で示す曲線のようになる。

続いて、２箇所の貫通電極２８と、第１端子３６及び第２端子３８との当接を維持して電圧を印加したまま、光照射部４３から半導体基板２０の上面への光照射をオンする。そして、この状態で印加されている電圧に対し、第１端子３６及び第２端子３８の間のデバイス領域Ｄを流れる電流を電流計４１で測定する。ここで、光照射がオンの場合、光照射がオフの場合に比べ、シリコンの内部光電効果によってデバイス領域Ｄに電流が流れやすくなり、デバイス領域Ｄを流れる電流に対する抵抗値が小さくなる。従って、絶縁膜２６に電流のリーク箇所があると、同じ電圧を印加する条件下では、光照射がオフの場合に比べてオンの方が、電流計４１で測定する電流値が増大するよう変化する。このため、電圧と電流との関係は、図５のグラフにおいて、符号Ｃ２で示す曲線のように、符号Ｃ１で示す曲線より大きい電流値として検出される。一方、絶縁膜２６に電流のリーク箇所が存在しない場合には、光照射がオフの場合とオンの場合とで電流値の変化が起こらない。従って、光照射の有無により、電流値の検出結果の変化を確認することで、絶縁膜２６に電流のリーク箇所が存在するか否かを検出することができる。

上記のように２箇所の貫通電極２８を被覆する絶縁膜２６の検査を終えた後、他の貫通電極２８を被覆する絶縁膜２６についても同様に検査を行い、これを繰り返すことによって半導体基板２０全ての絶縁膜２６について検査を行う。この検査の結果により、半導体基板２０において、どの領域での絶縁膜２６の形成が不十分になるかを検査することができる。

以上のように、本実施の形態に係る検査方法によれば、光照射のオン／オフの条件を変えて２箇所の貫通電極２８間に流れる電流を測定し、測定結果の電流値を比較することで、絶縁膜２６におけるリーク有無の検査を容易に行うことができる。これにより、図３等で示した貫通電極２８を被覆する絶縁膜２６の検査結果を通じ、デバイス領域Ｄ内の半導体デバイス（不図示）の貫通電極における絶縁膜が十分に形成されているか否かも同時に検査できる。この検査結果に基づき、半導体基板２０から半導体デバイスを製造することで、半導体デバイスにて回路動作が不良となったり、半導体デバイス内に銅イオンが進入しデバイス特性が悪化したりすることを未然に防ぐことができる。

なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。

例えば、検査対象となる半導体基板２０は、上記の実施の形態と同様に絶縁膜２６の検査を行える限りにおいて変更してもよく、貫通電極２８の配設位置を適宜変えてもよい。図６は、変形例に係る検査方法の説明図である。図６に示すように、各デバイス領域Ｄの外周寄りとなるシリコン基板４の表面４ａ側にメタル層５０を形成した半導体基板２０を検査することができる。この場合、第１端子３６をメタル層５０に、第２端子３８を貫通電極２８に当接して上記の実施の形態と同様の手順で検査を行う（当接する第１端子３６及び第２端子３８は逆にしてもよい）。この検査では、第１端子３６及び第２端子３８が接触する貫通電極２８は１箇所となるので、その貫通電極２８を被覆する絶縁膜２６だけのリーク箇所の有無を検査することができる。従って、半導体デバイス（不図示）の貫通電極における絶縁膜の形成の検査について、その範囲をより絞り込むことができる。

以上説明したように、本発明は、貫通電極の周囲を被覆する絶縁膜での電流のリークを検査する際に有用であり、半導体デバイスの回路における動作不良やデバイス特性の悪化を防止できるという効果を有する。

２０ 半導体基板
２６ 絶縁膜
２８ 貫通電極
３６ 第１端子（端子）
３８ 第２端子（端子）

Claims (1)

1. 半導体基板内に複数形成された貫通電極のそれぞれの周囲を被覆する絶縁膜の検査方法であって、
   該半導体基板内の任意の貫通電極と、該貫通電極以外の貫通電極又は該半導体基板との２箇所に端子をそれぞれ当接させて、該端子間に電圧を印加するとともに該端子間に光を照射した場合と照射していない場合とで、該端子間に流れる電流をそれぞれ測定し、
   該光の照射の有無により、該端子間に流れる電流値に該半導体基板の内部光電効果によって変化がある場合に、該端子が当接した貫通電極の絶縁膜にリーク箇所が存在することを検出する絶縁膜の検査方法。

Images