JP6890271B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6890271B2
JP6890271B2 JP2017054486A JP2017054486A JP6890271B2 JP 6890271 B2 JP6890271 B2 JP 6890271B2 JP 2017054486 A JP2017054486 A JP 2017054486A JP 2017054486 A JP2017054486 A JP 2017054486A JP 6890271 B2 JP6890271 B2 JP 6890271B2
Authority
JP
Japan
Prior art keywords
region
invalidation
source
gate electrode
well regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017054486A
Other languages
English (en)
Other versions
JP2018157140A (ja
Inventor
努 清澤
努 清澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2017054486A priority Critical patent/JP6890271B2/ja
Priority to US15/911,231 priority patent/US10141235B2/en
Publication of JP2018157140A publication Critical patent/JP2018157140A/ja
Priority to US16/169,755 priority patent/US10262909B2/en
Application granted granted Critical
Publication of JP6890271B2 publication Critical patent/JP6890271B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示は、半導体装置およびその製造方法に関する。
近年、パワーデバイス用の半導体装置の開発が進められている。パワーデバイス用の半導体装置では、大面積の半導体チップが用いられ、大面積の半導体チップは、欠陥を有しやすい。その結果、半導体装置の歩留まりは低下する。そのため、例えば、特許文献１のように、欠陥による歩留まりの低下を抑制するための様々な先行技術が提案されている。
国際公開第２００９／０８８０８１号明細書
本開示は、欠陥による歩留まりの低下を抑制する新規な技術を提供する。
本開示の一態様に係る半導体装置は、半導体基板と、前記半導体基板の上に形成された半導体層であって、前記半導体基板と反対側の表面部分に複数のウェル領域を有し、前記複数のウェル領域のそれぞれは、ソース領域を含み、前記複数のウェル領域外ではドリフト領域を有し、前記半導体基板と反対側の表面に無効化領域を有する半導体層と、前記半導体層の上に形成されたゲート絶縁層であって、前記無効化領域内外の両方において、前記複数のウェル領域のソース領域の少なくとも一部を露出するゲート絶縁層と、前記無効化領域外において、前記ゲート絶縁層の上に形成され、前記無効化領域内において、前記ゲート絶縁層の上に形成されないゲート電極と、前記無効化領域外において、前記ゲート電極を覆い、前記無効化領域内において、前記ゲート絶縁層の少なくとも一部を覆う絶縁膜と、前記無効化領域内外の両方において、前記絶縁膜を覆い、前記複数のウェル領域の、露出されたソース領域と接触するソース配線と、を備える。
本開示の他の態様に係る半導体装置は、半導体基板と、前記半導体基板の上に形成された半導体層であって、前記半導体基板と反対側の表面部分に複数のウェル領域を有し、前記複数のウェル領域のそれぞれは、ソース領域を含み、前記複数のウェル領域外ではドリフト領域を有し、前記半導体基板と反対側の表面に無効化領域を有する半導体層と、前記半導体層の上に形成されたゲート絶縁層であって、前記無効化領域外において、前記複数のウェル領域のソース領域の少なくとも一部を露出し、前記無効化領域内において、前記複数のウェル領域のソース領域を露出しないゲート絶縁層と、前記無効化領域内外の両方において、前記ゲート絶縁層の上に形成されたゲート電極と、前記無効化領域外において、前記ゲート電極を覆い、前記無効化領域内において、前記ゲート電極と、前記ゲート絶縁層の少なくとも一部とを覆う絶縁膜と、前記無効化領域内外の両方において、前記絶縁膜を覆うソース配線であって、前記無効化領域外において、前記複数のウェル領域の、露出されたソース領域と接触するソース配線と、を備える。
本開示の他の態様に係る半導体装置の製造方法は、半導体基板と、前記半導体基板の上に形成された半導体層であって、前記半導体基板と反対側の表面部分に複数のウェル領域を有し、複数のウェル領域のそれぞれは、ソース領域を含み、前記複数のウェル領域外ではドリフト領域を有する半導体層と、前記半導体層の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成されたゲート電極と、を用意する第１の工程と、前記ゲート電極の、前記複数のウェル領域のソース領域と重なる部分を除去する第２の工程と、前記第１または第２の工程において生じた欠陥を検査し、前記欠陥の座標を記録し、前記欠陥の座標に基づいて、無効化領域を決定する第３の工程と、前記無効化領域内において、前記ゲート電極を除去する第４の工程と、前記無効化領域外において、前記ゲート電極の上に絶縁膜を形成し、前記無効化領域内において、前記ゲート絶縁層の少なくとも一部の上に絶縁膜を形成し、前記無効化領域内外の両方において、前記複数のウェル領域のソース領域の少なくとも一部を露出するソースコンタクトホールを前記絶縁膜に形成する第５の工程と、前記無効化領域内外の両方において、前記絶縁膜を覆い、前記ソースコンタクトホールを通して、前記複数のウェル領域の、露出されたソース領域と接触するソース配線を形成する第６の工程と、を包含する。
本開示の他の態様に係る半導体装置の製造方法は、半導体基板と、前記半導体基板の上に形成された半導体層であって、前記半導体基板と反対側の表面部分に複数のウェル領域を有し、複数のウェル領域のそれぞれは、ソース領域を含み、前記複数のウェル領域外ではドリフト領域を有する半導体層と、前記半導体層の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成されたゲート電極と、を用意する第１の工程と、前記ゲート電極の、前記複数のウェル領域のソース領域と重なる部分を除去する第２の工程と、前記第１または第２の工程において生じた欠陥を検査し、前記欠陥の座標を記録し、前記欠陥の座標に基づいて、無効化領域を決定する第３の工程と、前記無効化領域内外の両方において、前記ゲート絶縁層と、前記第２の工程において形成された前記ゲート電極とを、絶縁膜で覆い、前記無効化領域外において、前記複数のウェル領域のソース領域の少なくとも一部を露出するソースコンタクトホールを前記絶縁膜に形成し、前記無効化領域内において、前記複数のウェル領域のソース領域を露出するソースコンタクトホールを前記絶縁膜に形成しない第４の工程と、前記無効化領域内外の両方において、前記絶縁膜を覆い、前記無効化領域外において、前記ソースコンタクトホールを通して、前記複数のウェル領域の、露出されたソース領域と接触するソース配線を形成する第５の工程と、を包含する。
上記の包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラム、または記録媒体で実現されてもよい。あるいは、システム、装置、方法、集積回路、コンピュータプログラムおよび記録媒体の任意な組み合わせで実現されてもよい。
本開示の技術によれば、欠陥による歩留まりの低下を抑制することができる。
図１Ａは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００の構成例を模式的に示す断面図である。 図１Ｂは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００におけるゲート電極１１３の構成例を模式的に示す上面図である。 図１Ｃは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００におけるゲート電極１１３の他の構成例を模式的に示す上面図である。 図２Ａは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００の製造方法の一例を説明するための工程断面図である。 図２Ｂは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００の製造方法の一例を説明するための工程断面図である。 図２Ｃは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００の製造方法の一例を説明するための工程断面図である。 図２Ｄは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００の製造方法の一例を説明するための工程断面図である。 図２Ｅは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００の製造方法の一例を説明するための工程断面図である。 図２Ｆは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００の製造方法の一例を説明するための工程断面図である。 図２Ｇは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００の製造方法の一例を説明するための工程断面図である。 図２Ｈは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００の製造方法の一例を説明するための工程断面図である。 図２Ｉは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００の製造方法の一例を説明するための工程断面図である。 図３Ａは、異物１２１が付着したゲート電極１１３を模式的に示す上面図である。 図３Ｂは、異物１２１の周辺のゲート電極１１３を除去したことを模式的に示す上面図である。 図４Ａは、パターン不良１２２を有するゲート電極１１３を模式的に示す上面図である。 図４Ｂは、パターン不良１２２の周辺のゲート電極１１３を除去したことを模式的に示す上面図である。 図５は、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１２０の構成例を模式的に示す断面図である。 図６Ａは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１２０の製造方法の一例を説明するための工程断面図である。 図６Ｂは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１２０の製造方法の一例を説明するための工程断面図である。 図６Ｃは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１２０の製造方法の一例を説明するための工程断面図である。 図６Ｄは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１２０の製造方法の一例を説明するための工程断面図である。 図６Ｅは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１２０の製造方法の一例を説明するための工程断面図である。 図６Ｆは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１２０の製造方法の一例を説明するための工程断面図である。 図６Ｇは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１２０の製造方法の一例を説明するための工程断面図である。 図６Ｈは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１２０の製造方法の一例を説明するための工程断面図である。 図６Ｉは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１２０の製造方法の一例を説明するための工程断面図である。 図７Ａは、プロセス欠陥１２１、１２２が存在する場合のパワーＭＯＳＦＥＴ９０の構成例を模式的に示す断面図である。 図７Ｂは、プロセス欠陥１２１、１２２が存在する場合のパワーＭＯＳＦＥＴ９０におけるゲート電極１１３の構成例を模式的に示す上面図である。 図８Ａは、導電性パーティクル１２１が付着したゲート電極１１３の光学顕微鏡の写真図である。 図８Ｂは、パターン不良１２２を有するゲート電極１１３の光学顕微鏡の写真図である。
（本開示の基礎となった知見）
本開示の実施形態を説明する前に、本開示の基礎となった知見を説明する。
パワーデバイスにおいて数百Ａ級の大電流を実現するために、エピタキシャル成長に用いられる半導体ウエハ（エピウエハ）から取り出される半導体チップは、数ｃｍ角の面積を有することが望まれる。しかし、大面積のパワーデバイスの歩留まりを確保することは容易ではない。
例えば、パワーデバイスに用いられるＳｉＣのエピウエハは、積層欠陥およびダウンフォールなどの多くの結晶欠陥を有している。現在においても、ＳｉＣのエピウエハの品質は、十分なレベルに達していない。市販されているエピウエハの欠陥密度は、０．５〜数個／ｃｍ２程度である。１個／ｃｍ２の欠陥密度を有するＳｉＣのエピウエハを用いて１ｃｍ角のデバイスを作製する場合、シーズモデル（Ｓｅｅｄｓ ｍｏｄｅｌ）では、推定歩留まりは５０％程度である。シーズモデルでは、推定歩留まりＹは、チップ面積Ａおよび欠陥密度Ｄを用いて、Ｙ＝１／（１＋ＡＤ）と表される。
半導体基板における、結晶欠陥に起因する歩留まりの低下を抑制する技術として、特許文献１は、半導体基板と、絶縁体と、導電体膜とを備える半導体装置、およびその製造方法を開示している。半導体基板は、結晶欠陥を含む欠陥領域を有する。絶縁体は、結晶領域を被覆して半導体基板上に配置される。導電体膜は、絶縁膜に被覆されない領域に露出する半導体基板の主面と電気的に接続する。
絶縁膜が欠陥領域を被覆することによって、導電体膜および欠陥領域は、電気的に絶縁される。この構成では、電流は、半導体基板の、結晶欠陥が存在しない領域のみを流れる。すなわち、結晶欠陥は、半導体装置の電気的特性に影響を及ぼさない。これにより、半導体装置の歩留まりの低下が抑制される。
しかし、特許文献１は、プロセス欠陥による歩留まりの低下には言及していない。エピウエハを用いてパワーデバイスを作製する場合、結晶欠陥の他に、パーティクル付着およびパターン欠陥などのプロセス欠陥も生じ得る。
プロセス欠陥が存在する場合のパワーデバイスの例として、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（以下、パワーＭＯＳＦＥＴと称する）を説明する。
図７Ａは、プロセス欠陥１２１、１２２が存在する場合のパワーＭＯＳＦＥＴ９０の構成例を模式的に示す断面図である。図７Ｂは、プロセス欠陥１２１、１２２が存在する場合のパワーＭＯＳＦＥＴ９０におけるゲート電極１１３の構成例を模式的に示す上面図である。
パワーＭＯＳＦＥＴ９０において、プロセス欠陥１２１、１２２が存在しない領域に注目する。
パワーＭＯＳＦＥＴ９０は、半導体基板１０１と、半導体層１１０と、ゲート絶縁層１１１と、ゲート電極１１３と、絶縁膜１１７と、ソース配線１１８と、ドレイン電極１１４とを備える。半導体層１１０は、複数のウェル領域１０３と、ドリフト領域１０２とを有する。複数のウェル領域１０３は、ボディ領域１０５と、ソース領域１０８と、コンタクト領域１０９とを含む。上記の構成は、従来技術におけるパワーＭＯＳＦＥＴの構成と同じである。
半導体層１１０の、半導体基板１０１と反対側の表面部分において、複数のウェル領域１０３は、２次元的に分布される。ゲート電極１１３は、複数の穴からなるメッシュ構造を有している（図７Ｂ参照）。ゲート電極１１３における各穴は、各ウェル領域１０３よりも小さい。ゲート電極１１３における各穴は、各ウェル領域１０３の上に位置する。各穴の周辺のゲート電極１１３と、各ウェル領域１０３のボディ領域１０５の一部とは、ゲート絶縁層１１１を介して重なる。
パワーＭＯＳＦＥＴ９０において、ドレイン電極１１４およびソース配線１１８の間に電圧が印加される場合を想定する。例えば、ドレイン電極１１４の電圧は数Ｖであり、ソース配線１１８の電圧は０Ｖである。ゲート電極１１３に電圧を印加しなければ、電流は、ソース配線１１８およびドレイン電極１１４の間を流れない（オフ状態）。一方、ゲート電極１１３に電圧を印加すると、ボディ領域１０５およびゲート絶縁層１１１の界面と、ドリフト領域１０２およびゲート絶縁層１１１の界面とに、チャネル領域が形成される。これにより、電流は、チャネル領域を介して、ドリフト領域１０２およびソース領域１０８の間を流れる。すなわち、ゲート電極１１３に電圧を印加すると、電流は、ソース配線１１８およびドレイン電極１１４の間を流れる（オン状態）。
しかし、実際には、図７Ａおよび図７Ｂに示すように、ゲート配線プロセスにおいて、導電性パーティクル（異物）１２１の付着、およびゲート電極１１３のパターン不良１２２の少なくとも一方が生じ得る。導電性パーティクル１２１を介して、ゲート電極１１３およびソース配線１１８は導通する。ゲート電極１１３のパターン不良１２２によって、ゲート電極１１３およびソース配線１１８は、直接接触する。このようなプロセス欠陥１２１、１２２によって、ゲート・ソース間にリーク電流が流れる、ゲートリーク不良が生じる。その結果、ゲート電極１１３に電圧を印加しても、ボディ領域１０５およびゲート絶縁層１１１の界面にはチャネル領域が形成されにくくなる。そのため、ソース配線１１８およびドレイン電極１１４の間を流れる電流は減少するか、またはほとんどゼロになり、オン状態を実現することができない。つまり、所望のデバイス特性を得ることができず、パワーＭＯＳＦＥＴ９０の歩留まりは低下する。
次に、実際のプロセス欠陥の光学顕微鏡の写真図を示す。
図８Ａは、導電性パーティクル１２１が付着したゲート電極１１３の光学顕微鏡の写真図である。図８Ｂは、パターン不良１２２を有するゲート電極１１３の光学顕微鏡の写真図である。図７Ａおよび図７Ｂの構成例では、比較的小さいプロセス欠陥１２１、１２２が示されている。実際には、図８Ａおよび図８Ｂに示すように、プロセス欠陥１２１、１２２は、ゲート電極１１３において複数の穴を跨る大きい領域を占める。したがって、プロセス欠陥１２１、１２２による歩留まりの低下は無視できない。
一般に、パワーデバイスに用いられるＳｉＣまたはＧａＮなどのエピウエハは、非常に高価である。大面積チップを有するパワーデバイスの歩留まりを確保するためには、結晶欠陥による歩留まりの低下だけでなく、プロセス欠陥による歩留まりの低下も抑制することが望まれる。
本発明者は、以上の知見に基づき、以下の項目に記載の半導体装置およびその製造方法に想到した。
［項目１］
半導体基板と、
前記半導体基板の上に形成された半導体層であって、前記半導体基板と反対側の表面部分に複数のウェル領域を有し、前記複数のウェル領域のそれぞれは、ソース領域を含み、前記複数のウェル領域外ではドリフト領域を有し、前記半導体基板と反対側の表面に無効化領域を有する半導体層と、
前記半導体層の上に形成されたゲート絶縁層であって、前記無効化領域内外の両方において、前記複数のウェル領域のソース領域の少なくとも一部を露出するゲート絶縁層と、
前記無効化領域外において、前記ゲート絶縁層の上に形成され、前記無効化領域内において、前記ゲート絶縁層の上に形成されないゲート電極と、
前記無効化領域外において、前記ゲート電極を覆い、前記無効化領域内において、前記ゲート絶縁層の少なくとも一部を覆う絶縁膜と、
前記無効化領域内外の両方において、前記絶縁膜を覆い、前記複数のウェル領域の、露出されたソース領域と接触するソース配線と、
を備える半導体装置。
［項目２］
前記無効化領域内において、前記ゲート絶縁層の上下および内部の少なくとも１箇所に、導電性または非導電性の異物が存在する、項目１に記載の半導体装置。
［項目３］
半導体基板と、
前記半導体基板の上に形成された半導体層であって、前記半導体基板と反対側の表面部分に複数のウェル領域を有し、前記複数のウェル領域のそれぞれは、ソース領域を含み、前記複数のウェル領域外ではドリフト領域を有し、前記半導体基板と反対側の表面に無効化領域を有する半導体層と、
前記半導体層の上に形成されたゲート絶縁層であって、前記無効化領域外において、前記複数のウェル領域のソース領域の少なくとも一部を露出し、前記無効化領域内において、前記複数のウェル領域のソース領域を露出しないゲート絶縁層と、
前記無効化領域内外の両方において、前記ゲート絶縁層の上に形成されたゲート電極と、
前記無効化領域外において、前記ゲート電極を覆い、前記無効化領域内において、前記ゲート電極と、前記ゲート絶縁層の少なくとも一部とを覆う絶縁膜と、
前記無効化領域内外の両方において、前記絶縁膜を覆うソース配線であって、前記無効化領域外において、前記複数のウェル領域の、露出されたソース領域と接触するソース配線と、
を備える半導体装置。
［項目４］
前記無効化領域内において、前記ゲート絶縁層の上下および内部の少なくとも１箇所に、導電性または非導電性の異物が存在する、項目３に記載の半導体装置。
［項目５］
前記無効化領域内において、前記ゲート電極は、前記複数のウェル領域のソース領域の少なくとも一部と、前記ゲート絶縁層を介して重なる、項目３または４に記載の半導体装置。
［項目６］
半導体基板と、前記半導体基板の上に形成された半導体層であって、前記半導体基板と反対側の表面部分に複数のウェル領域を有し、複数のウェル領域のそれぞれは、ソース領域を含み、前記複数のウェル領域外ではドリフト領域を有する半導体層と、前記半導体層の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成されたゲート電極と、を用意する第１の工程と、
前記ゲート電極の、前記複数のウェル領域のソース領域と重なる部分を除去する第２の工程と、
前記第１または第２の工程において生じた欠陥を検査し、前記欠陥の座標を記録し、前記欠陥の座標に基づいて、無効化領域を決定する第３の工程と、
前記無効化領域内において、前記ゲート電極を除去する第４の工程と、
前記無効化領域外において、前記ゲート電極の上に絶縁膜を形成し、前記無効化領域内において、前記ゲート絶縁層の少なくとも一部の上に絶縁膜を形成し、前記無効化領域内外の両方において、前記複数のウェル領域のソース領域の少なくとも一部を露出するソースコンタクトホールを前記絶縁膜に形成する第５の工程と、
前記無効化領域内外の両方において、前記絶縁膜を覆い、前記ソースコンタクトホールを通して、前記複数のウェル領域の、露出されたソース領域と接触するソース配線を形成する第６の工程と、
を包含する半導体装置の製造方法。
［項目７］
半導体基板と、前記半導体基板の上に形成された半導体層であって、前記半導体基板と反対側の表面部分に複数のウェル領域を有し、複数のウェル領域のそれぞれは、ソース領域を含み、前記複数のウェル領域外ではドリフト領域を有する半導体層と、前記半導体層の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成されたゲート電極と、を用意する第１の工程と、
前記ゲート電極の、前記複数のウェル領域のソース領域と重なる部分を除去する第２の工程と、
前記第１または第２の工程において生じた欠陥を検査し、前記欠陥の座標を記録し、前記欠陥の座標に基づいて、無効化領域を決定する第３の工程と、
前記無効化領域内外の両方において、前記ゲート絶縁層と、前記第２の工程において形成された前記ゲート電極とを、絶縁膜で覆い、前記無効化領域外において、前記複数のウェル領域のソース領域の少なくとも一部を露出するソースコンタクトホールを前記絶縁膜に形成し、前記無効化領域内において、前記複数のウェル領域のソース領域を露出するソースコンタクトホールを前記絶縁膜に形成しない第４の工程と、
前記無効化領域内外の両方において、前記絶縁膜を覆い、前記無効化領域外において、前記ソースコンタクトホールを通して、前記複数のウェル領域の、露出されたソース領域と接触するソース配線を形成する第５の工程と、
を包含する半導体装置の製造方法。
これにより、欠陥による歩留まりの低下を抑制することができる。
以下、本開示のより具体的な実施形態を説明する。ただし、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明および実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になることを避け、当業者の理解を容易にするためである。なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。以下の説明において、同一または類似する機能を有する構成要素については、同じ参照符号を付している。
（実施形態）
以下の説明では、欠陥の一例として、プロセス欠陥に注目する。
図１Ａは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００の構成例を模式的に示す断面図である。図１Ｂは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００におけるゲート電極１１３の構成例を模式的に示す上面図である。図中の太い矢印は、ゲート電極１１３のパターン不良１２２が存在していた箇所を表す。
パワーＭＯＳＦＥＴ１００は、半導体基板１０１と、半導体層１１０と、ゲート絶縁層１１１と、ゲート電極１１３と、絶縁膜１１７と、ソース配線１１８と、ドレイン電極１１４とを備える。以下では、従来技術と同じ構成については、詳細な説明を省略する場合がある。
半導体層１１０は、半導体基板１０１（例えば、Ｎ＋型のＳｉＣまたはＧａＮなどの基板）の上に形成される。半導体層１１０は、半導体基板１０１と反対側の表面部分に、複数のウェル領域１０３を有する。半導体層１１０は、複数のウェル領域１０３以外では、ドリフト領域１０２（例えば、Ｎ‐型ドリフト領域）を有する。複数のウェル領域１０３のそれぞれは、ボディ領域１０５（例えば、Ｐ＋ドープ領域）と、ソース領域１０８（例えば、Ｎ＋ドープ領域）と、コンタクト領域１０９とを含む。ソース領域１０８は、ボディ領域１０５と接触する。コンタクト領域１０９は、ボディ領域１０５およびソース領域１０８と接触する。コンタクト領域１０９によって、ボディ領域１０５、ソース領域１０８およびソース配線１１８は、同じ電位を有する。半導体層１１０は、半導体基板１０１と反対側の表面に無効化領域Ｒを有する。
本明細書において、「無効化領域」とは、半導体層の、半導体基板と反対側の表面における２次元的な領域だけでなく、当該表面の上側または下側における３次元的な領域も意味する。
ゲート絶縁層１１１は、半導体層１１０の上に形成される。ゲート絶縁層１１１は、無効化領域Ｒ内外の両方において、複数のウェル領域１０３のソース領域１０８およびコンタクト領域１０９の少なくとも一部を露出する（ソースコンタクトホール１１９に相当）。
ゲート電極１１３は、無効化領域Ｒ外において、ゲート絶縁層１１１の上に形成される。ゲート電極１１３は、無効化領域Ｒ内において、ゲート絶縁層１１１の上に形成されない。
絶縁膜１１７は、無効化領域Ｒ外において、ゲート電極１１３を覆う。絶縁膜１１７は、無効化領域Ｒ内において、ゲート絶縁層１１１の少なくとも一部を覆う。
ソース配線１１８は、無効化領域Ｒ内外の両方において、絶縁膜１１７を覆う。ソース配線１１８は、無効化領域Ｒ内外の両方において、ソースコンタクトホール１１９を通して、複数のウェル領域１０３の、露出されたソース領域１０８およびソース領域１０８と接触する。ソース配線１１８と、露出されたソース領域１０８およびソース領域１０８とがオーミック接触する箇所が、ソース電極になる。
ドレイン電極１１４は、半導体基板１０１の、半導体層１１０と反対側の表面に形成される。
図１Ａの構成例では、無効化領域Ｒ内において、ゲート絶縁層１１１の上下および内部の少なくとも１箇所に、導電性または非導電性の異物１２１が存在し得る。これらの異物は、工場の環境パーティクル、設備パーティクル、またはウェル領域を形成する際に使用したＳｉＯ２またはｐｏｌｙ−Ｓｉなどのハードマスクの残渣である。また、ボディ領域１０５およびゲート絶縁層１１１の間にチャネルエピタキシャル層（図示せず）を形成する場合には、チャネルエピタキシャル層を形成するエピタキシャル成長装置内の多結晶（例えばＳｉＣまたはＧａＮの多結晶など）の堆積物がチャネルエピタキシャル層に付着することがある。
無効化領域Ｒの、半導体基板１０１に平行な方向における範囲は、例えば、欠陥が存在する位置から所定の距離だけ離れた範囲としてもよい。図１Ｂの構成例では、無効化領域Ｒの、半導体基板１０１に平行な方向における範囲は、点線で示された円の内部に相当する。円の中心は、異物１２１と、ゲート電極１１３のパターン不良１２２が存在していた箇所（図中の太い矢印）との真中付近である。円の半径は、隣接する２つのウェル領域１０３の中心間の距離の２倍である。実際には、無効化領域Ｒの縁と、欠陥との距離は、５μｍ以上離れていることが望ましい。また、複数の欠陥が存在する無効化領域Ｒの形状は、１つの円でなく、任意の形状でもよい。例えば、複数の欠陥が存在する場合、各欠陥を含む円が重なり合って形成される領域を、無効化領域Ｒとしてもよい。
無効化領域Ｒ内において、ゲート電極１１３を形成しないことにより、無効化領域Ｒ内は、常にオフ状態になる。すなわち、無効化領域Ｒ内において、プロセス欠陥に起因する、ゲート・ソース間のリーク電流は流れない。その結果、プロセス欠陥によるパワーＭＯＳＦＥＴ１００の歩留まりの低下が抑制される。
ただし、無効化領域Ｒが大きすぎると、パワーＭＯＳＦＥＴ１００において所望の大電流が確保できないおそれがある。そのため、ゲート電極１１３の全領域に対する無効化領域Ｒが占める割合は、１０％以下であることが望ましい。
無効化領域Ｒ内において、ゲート電極１１３を全て除去しなくてもよい。
図１Ｃは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００におけるゲート電極１１３の他の構成例を模式的に示す上面図である。図１Ｃの構成例では、無効化領域Ｒのリング状の縁におけるゲート電極１１３が、除去される。リング状の縁の幅は、ゲート電極１１３において隣接する２つの穴の中心間の距離の半分である。実際には、リング状の縁の幅は、５μｍ以上であることが望ましい。図１Ｃの構成例では、無効化領域Ｒ内におけるゲート電極１１３は、無効化領域Ｒ外におけるゲート電極１１３と分離している。したがって、無効化領域Ｒ外からゲート電極１１３に電圧を印加しても、無効化領域Ｒ内におけるゲート電極１１３には電圧は印加されない。これにより、無効化領域Ｒ内は、常にオフ状態になる。すなわち、ゲート・ソース間にリーク電流は流れない。
本実施形態は、ゲート電極１１３において複数の穴を跨る大きい欠陥、または凹凸の大きい欠陥にも有効である。
次に、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００の製造工程を説明する。
図２Ａ〜図２Ｉは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００の製造方法の一例を説明するための工程断面図である。
図２Ａに示すように、半導体層１１０を、半導体基板１０１（例えば、Ｎ＋型のＳｉＣまたはＧａＮなどの基板）の上に形成する。半導体層１１０は、ドリフト領域１０２（例えば、Ｎ‐型ドリフト領域）を有している。半導体層１１０の、半導体基板１０１と反対側の表面にイオン注入することによって、２次元的に分布された複数のウェル領域１０３を形成する。複数のウェル領域１０３のそれぞれは、ボディ領域１０５（例えば、Ｐ＋ドープ領域）と、ソース領域１０８（例えば、Ｎ＋ドープ領域）と、コンタクト領域１０９とを含む。イオン注入による複数のウェル領域１０３の形成時においても、プロセス欠陥（例えば、ソース領域１０８の未形成など）が、生じ得る。
図２Ｂに示すように、半導体層１１０の上に、ゲート絶縁層（ゲート酸化膜）１１１およびゲート電極１１３を、この順で形成する。その際、導電性または非導電性の異物１２１が、ゲート絶縁層１１１またはゲート電極１１３に付着し得る。
図２Ｃに示すように、ゲート電極１１３の上に、レジスト１３０を塗布し、レジスト１３０の、複数のウェル領域１０３のソース領域１０８およびコンタクト領域１０９と重なる部分を除去する。その途中で、他の異物１２３がレジスト１３０に付着し得る。
図２Ｄに示すように、ドライエッチングによって、ゲート電極１１３の、レジスト１３０が上に存在しない部分を除去し、その後、レジスト１３０を除去する。上記の工程までに生じた、異物１２１、およびゲート電極１１３のパターン不良１２２などのプロセス欠陥を検査し、プロセス欠陥の座標を記録し、プロセス欠陥の座標に基づいて、無効化領域を決定する。ゲート電極１１３のパターン形成後では、様々な欠陥が見える。
プロセス欠陥の検査には、可視光、赤外光、フォトルミネッセンスを用いた検査装置が用いられ得る。可視光検査および赤外光検査、または可視光検査およびフォトルミネッセンス検査を組み合わせてもよい。赤外光検査およびフォトルミネッセンス検査では、可視光検査では見えない半導体層１１０の内部欠陥を特定することができる。外部および内部欠陥をより正確に特定することにより、半導体装置の歩留まりの低下を抑制することができる。
図２Ｅに示すように、レジスト１３０を塗布して、ゲート絶縁層１１１およびゲート電極１１３を覆う。
図２Ｆに示すように、レーザ加工などによって無効化領域内におけるレジスト１３０を除去する。
図２Ｇに示すように、エッチングによって無効化領域内におけるゲート電極１１３を除去し、その後、レジスト１３０を除去する。
以下では、無効化領域内外の両方において、同じ製造工程を行う。
ゲート絶縁層１１１およびゲート電極１１３を、絶縁膜１１７で覆う。
図２Ｈに示すように、ゲート絶縁層１１１および絶縁膜１１７の、複数のウェル領域１０３のソース領域１０８およびコンタクト領域１０９の少なくとも一部と重なる部分を除去する。これにより、複数のウェル領域１０３のソース領域１０８およびコンタクト領域１０９の少なくとも一部を露出するソースコンタクトホール１１９を形成する。
図２Ｉに示すように、絶縁膜１１７を覆い、複数のウェル領域１０３の、露出されたソース領域１０８およびコンタクト領域１０９と接触するソース配線１１８を、形成する。さらに、半導体基板１０１の、半導体層１１０と反対側の表面に、ドレイン電極１１４を形成する。
以上の工程により、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１００が製造される。この製造方法では、無効化領域内におけるゲート電極１１３の除去後、無効化領域内外の両方において、同じ製造工程を行うことができる。これにより、パワーＭＯＳＦＥＴ１００の製造が容易になる。
次に、プロセス欠陥を有するゲート電極１１３（図２Ｄ参照）から、無効化領域内におけるゲート電極１１３を除去した構成（図２Ｇ参照）を説明する。
図３Ａは、異物１２１が付着したゲート電極１１３を模式的に示す上面図である。図３Ｂは、異物１２１の周辺のゲート電極１１３を除去したことを模式的に示す上面図である。図３Ａおよび図３Ｂにおけるゲート電極１１３のメッシュ構造は、省略されている。
ゲート電極１１３は、半導体層１１０の表面の真中付近において、２つに分離されている。当該真中付近において、２つのゲート電極１１３の上に跨るゲート配線を形成することにより、２つのゲート電極１１３に電圧を印加することができる。ゲート配線の下には、ウェル領域１０３は形成されない。ゲート電極１１３を覆う絶縁膜１１７を形成した後、絶縁膜１１７を覆うソース配線１１８を形成する。ゲート配線と、ソース配線１１８との上面は、同じ高さを有することが望ましい。
図３Ａおよび図３Ｂのゲート電極１１３は、それぞれ図２Ｄおよび図２Ｇの工程におけるゲート電極１１３に相当する。図３Ａにおける異物１２１の拡大図は、図８Ａに示されている。本発明者は、実験において、異物１２１の周辺のゲート電極１１３を局所的に除去することにより（図３Ｂにおける円で囲まれた領域）、パワーＭＯＳＦＥＴ１００においてゲート・ソース間にリーク電流が流れないことを確認した。
同様に、図４Ａは、パターン不良１２２を有するゲート電極１１３を模式的に示す上面図である。図４Ｂは、パターン不良１２２の周辺のゲート電極１１３を除去したことを模式的に示す上面図である。×印は、パターン不良１２２を表す。
図４Ａおよび図４Ｂのゲート電極１１３は、それぞれ図２Ｄおよび図２Ｇの工程におけるゲート電極１１３に相当する。図４Ａにおけるパターン不良１２２の拡大図は、図８Ｂに示されている。本発明者は、実験において、パターン不良１２２の周辺のゲート電極１１３を局所的に除去することにより（図４Ｂにおける円で囲まれた領域）、パワーＭＯＳＦＥＴ１００においてゲート・ソース間にリーク電流が流れないことを確認した。
次に、本実施形態の変形例を説明する。上記と重複する構成要素の説明は、省略される場合がある。
図５は、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１２０の構成例を模式的に示す断面図である。
パワーＭＯＳＦＥＴ１２０は、半導体基板１０１と、半導体層１１０と、ゲート絶縁層１１１と、ゲート電極１１３と、絶縁膜１１７と、ソース配線１１８と、ドレイン電極１１４とを備える。
半導体層１１０の構成は、図１Ａの実施形態における半導体層１１０の構成と同じである。
ゲート絶縁層１１１は、半導体層１１０の上に形成される。ゲート絶縁層１１１は、無効化領域Ｒ外において、複数のウェル領域１０３のソース領域１０８およびコンタクト領域１０９の少なくとも一部を露出する（ソースコンタクトホール１１９に相当）。ゲート絶縁層１１１は、無効化領域Ｒ内において、複数のウェル領域１０３のソース領域１０８およびコンタクト領域１０９を露出しない。
本明細書において、「無効化領域Ｒ内において、複数のウェル領域１０３のソース領域１０８およびコンタクト領域１０９を露出しない」とは、無効化領域Ｒの縁付近において、複数のウェル領域１０３のソース領域１０８およびコンタクト領域１０９の一部を露出することも意味する。
ゲート電極１１３は、無効化領域Ｒ内外の両方において、ゲート絶縁層１１１の上に形成される。
絶縁膜１１７は、無効化領域Ｒ外において、ゲート電極１１３を覆う。絶縁膜１１７は、無効化領域Ｒ内において、ゲート電極１１３と、ゲート絶縁層１１１の少なくとも一部とを覆う。
ソース配線１１８は、無効化領域Ｒ内外の両方において、絶縁膜１１７を覆う。ソース配線１１８は、無効化領域Ｒ外において、ソースコンタクトホール１１９を通して、複数のウェル領域１０３の、露出されたソース領域１０８およびコンタクト領域１０９と接触する。
ドレイン電極１１４は、半導体基板１０１の、半導体層１１０と反対側の表面に形成される。
無効化領域Ｒの範囲は、前述した通りである。
図５の構成例では、無効化領域Ｒ内において、ゲート絶縁層１１１の上下および内部の少なくとも１箇所に、導電性または非導電性の異物１２１が存在する。また、無効化領域Ｒ内において、ゲート電極１１３は、複数のウェル領域１０３のソース領域１０８およびコンタクト領域１０９の少なくとも一部と、ゲート絶縁層１１１を介して重なる。
無効化領域Ｒ内において、コンタクトホール１１９を形成しないことにより、異物１２１、またはゲート電極１１３のパターン不良１２２が、ゲート絶縁層１１１の上に存在しても、ゲート電極１１３およびソース配線１１８は導通せず、無効化領域Ｒ内は、常にオフ状態になる。すなわち、プロセス欠陥に起因する、ゲート・ソース間にゲートリーク電流は流れない。その結果、プロセス欠陥によるパワーＭＯＳＦＥＴ１２０の歩留まりの低下が抑制される。
次に、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１２０の製造工程を説明する。
図６Ａ〜図６Ｉは、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１２０の製造方法の一例を説明するための工程断面図である。
図６Ａから図６Ｄまでの工程は、図２Ａから図２Ｄまでの工程と同じである。
図６Ｅに示すように、無効化領域内外の両方において、ゲート絶縁層１１１およびゲート電極１１３を、絶縁膜１１７で覆う。
図６Ｆに示すように、レジスト１３０を絶縁膜１１７の上に形成し、レジスト１３０に、ソースコンタクトホール１１９用のパターンを形成する。
図６Ｇに示すように、無効化領域内において、他のレジスト１３１をさらに形成する。これにより、無効化領域内外の両方においてエッチングを行っても、他のレジスト１３１の下に位置する絶縁膜１１７は、除去されない。他のレジスト１３１を局所的に形成する方法としては、ディスペンサを用いてレジストを吐出する方法がある。
以下では、無効化領域内外の両方において、同じ製造工程を行う。ただし、他のレジスト１３１により、パワーＭＯＳＦＥＴ１２０は、無効化領域内外において、異なる構成を有する。
図６Ｈに示すように、無効化領域外においてエッチングを行うことにより、ゲート絶縁層１１１および絶縁膜１１７の、複数のウェル領域１０３のソース領域１０８およびコンタクト領域１０９の少なくとも一部と重なる部分を除去する。これにより、無効化領域外において、複数のウェル領域１０３のソース領域１０８およびコンタクト領域１０９の少なくとも一部を露出するソースコンタクトホール１１９を形成する。一方、無効化領域内においてエッチングを行っても、他のレジスト１３１により、複数のウェル領域１０３のソース領域１０８およびコンタクト領域１０９を露出するソースコンタクトホール１１９は形成されない。その後、レジスト１３０、１３１を除去する。
本明細書において、「無効化領域内において、ソースコンタクトホール１１９を形成しない」とは、無効化領域内の縁付近においてソースコンタクトホール１１９を形成することも意味する。
図６Ｉに示すように、無効化領域内外の両方において、絶縁膜１１７を覆い、無効化領域外において、ソースコンタクトホール１１９を通して、複数のウェル領域の、露出されたソース領域１０８およびコンタクト領域１０９と接触するソース配線１１８を、形成する。さらに、半導体基板１０１の、半導体層１１０と反対側の表面に、ドレイン電極１１４を形成する。
以上の工程により、本実施形態における、プロセス欠陥が存在する場合のパワーＭＯＳＦＥＴ１２０が製造される。この製造方法では、無効化領域内における他のレジスト１３１の塗布後、無効化領域内外の両方において、同じ製造工程を行うことができる。これにより、パワーＭＯＳＦＥＴ１２０の製造が容易になる。
上記の例では、プロセス欠陥に注目して、本実施形態を説明した。本実施形態は、結晶欠陥にも適用することができる。その場合、図２Ａまたは図６Ａの工程において、結晶欠陥を検査し、結晶欠陥の座標を記録し、結晶欠陥の座標に基づいて、無効化領域を決定すればよい。結晶欠陥の検査には、図２Ｄの製造工程において説明した検査装置が用いられ得る。
プロセス欠陥によって決定される無効化領域、および結晶欠陥によって決定される無効化領域の少なくとも一方において、ゲート電極を除去するか、または、ソースコンタクトホールを形成しなければよい。これにより、ゲート・ソース間のリーク電流は低減される。その結果、歩留まりの低下を抑制することができる。
本開示の実施形態における半導体装置およびその製造方法は、パワーデバイスなどの用途に利用できる。
９０、１００、１２０ ＭＯＳＦＥＴ
１０１ 半導体基板
１０２ ドリフト領域
１０３ ウェル領域
１０５ ボディ領域
１０８ ソース領域
１０９ コンタクト領域
１１０ 半導体層
１１１ ゲート絶縁層
１１３ ゲート電極
１１７ 絶縁膜
１１８ ソース配線
１２１、１２３ 導電性パーティクル、導電性または非導電性の異物
１２２ ゲート電極のパターン不良
１３０、１３１ レジスト
Ｒ 無効化領域

Claims (2)

  1. 半導体基板と、前記半導体基板の上に形成された半導体層であって、前記半導体基板と反対側の表面部分に複数のウェル領域を有し、複数のウェル領域のそれぞれは、ソース領域を含み、前記複数のウェル領域外ではドリフト領域を有する半導体層と、前記半導体層の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成されたゲート電極と、を用意する第１の工程と、
    前記ゲート電極の、前記複数のウェル領域のソース領域と重なる部分を除去する第２の工程と、
    前記第１または第２の工程において生じた欠陥を検査し、前記欠陥の座標を記録し、前記欠陥の座標に基づいて、無効化領域を決定する第３の工程と、
    前記ゲート絶縁層および前記ゲート電極をレジストで覆い、前記無効化領域内において、レーザ加工によって前記レジストを除去した後、前記無効化領域内において、前記ゲート電極を除去する第４の工程と、
    前記無効化領域外において、前記ゲート電極の上に絶縁膜を形成し、前記無効化領域内において、前記ゲート絶縁層の少なくとも一部の上に絶縁膜を形成し、前記無効化領域内外の両方において、前記複数のウェル領域のソース領域の少なくとも一部を露出するソースコンタクトホールを前記絶縁膜に形成する第５の工程と、
    前記無効化領域内外の両方において、前記絶縁膜を覆い、前記ソースコンタクトホールを通して、前記複数のウェル領域の、露出されたソース領域と接触するソース配線を形成する第６の工程と、
    を包含する半導体装置の製造方法。
  2. 半導体基板と、前記半導体基板の上に形成された半導体層であって、前記半導体基板と反対側の表面部分に複数のウェル領域を有し、複数のウェル領域のそれぞれは、ソース領域を含み、前記複数のウェル領域外ではドリフト領域を有する半導体層と、前記半導体層の上に形成されたゲート絶縁層と、前記ゲート絶縁層の上に形成されたゲート電極と、を用意する第１の工程と、
    前記ゲート電極の、前記複数のウェル領域のソース領域と重なる部分を除去する第２の工程と、
    前記第１または第２の工程において生じた欠陥を検査し、前記欠陥の座標を記録し、前記欠陥の座標に基づいて、無効化領域を決定する第３の工程と、
    前記無効化領域内外の両方において、前記ゲート絶縁層と、前記第２の工程において形成された前記ゲート電極とを、絶縁膜で覆い、前記絶縁膜上にレジストを形成し、前記レジストに、ソースコンタクトホール用のパターンを形成し、前記無効化領域内において、ディスペンサを用いて他のレジストをさらに形成し、前記無効化領域外において、エッチングを行うことにより、前記複数のウェル領域のソース領域の少なくとも一部を露出するソースコンタクトホールを前記絶縁膜に形成し、前記無効化領域内において、前記複数のウェル領域のソース領域を露出するソースコンタクトホールを前記絶縁膜に形成しない第４の工程と、
    前記無効化領域内外の両方において、前記絶縁膜を覆い、前記無効化領域外において、前記ソースコンタクトホールを通して、前記複数のウェル領域の、露出されたソース領域と接触するソース配線を形成する第５の工程と、
    を包含する半導体装置の製造方法。
JP2017054486A 2017-03-21 2017-03-21 半導体装置およびその製造方法 Active JP6890271B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017054486A JP6890271B2 (ja) 2017-03-21 2017-03-21 半導体装置およびその製造方法
US15/911,231 US10141235B2 (en) 2017-03-21 2018-03-05 Semiconductor device and method for manufacturing the same
US16/169,755 US10262909B2 (en) 2017-03-21 2018-10-24 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017054486A JP6890271B2 (ja) 2017-03-21 2017-03-21 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2018157140A JP2018157140A (ja) 2018-10-04
JP6890271B2 true JP6890271B2 (ja) 2021-06-18

Family

ID=63582863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017054486A Active JP6890271B2 (ja) 2017-03-21 2017-03-21 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US10141235B2 (ja)
JP (1) JP6890271B2 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03234064A (ja) * 1990-02-09 1991-10-18 Nec Corp Ｍｏｓ型電界効果トランジスタ
JP3419902B2 (ja) * 1994-02-22 2003-06-23 株式会社東芝 電力用半導体装置の製造方法
JP2002170784A (ja) * 2000-12-01 2002-06-14 Denso Corp 炭化珪素半導体装置及びその製造方法
JP5192661B2 (ja) * 2006-05-29 2013-05-08 一般財団法人電力中央研究所 炭化珪素半導体素子の製造方法
JP2009004566A (ja) * 2007-06-21 2009-01-08 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
WO2009088081A1 (ja) 2008-01-09 2009-07-16 Rohm Co., Ltd. 半導体装置及びその製造方法
JP2009266871A (ja) * 2008-04-22 2009-11-12 Panasonic Corp 炭化珪素半導体装置およびその製造方法
JP5369300B2 (ja) * 2009-09-16 2013-12-18 三菱電機株式会社 半導体装置およびその製造方法
JP5371831B2 (ja) * 2010-02-25 2013-12-18 三菱電機株式会社 半導体装置の製造方法
US9099419B2 (en) * 2012-10-09 2015-08-04 Infineon Technologies Ag Test method and test arrangement
US9570601B2 (en) * 2013-07-16 2017-02-14 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JP6354458B2 (ja) * 2014-08-27 2018-07-11 富士電機株式会社 半導体装置
JP6281548B2 (ja) * 2015-09-17 2018-02-21 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US20180277453A1 (en) 2018-09-27
US20190067133A1 (en) 2019-02-28
US10141235B2 (en) 2018-11-27
JP2018157140A (ja) 2018-10-04
US10262909B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
JP2009186319A (ja) 欠陥検査方法および欠陥検査装置
CN106098789A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
JP2008166691A (ja) テグパターン及びそのパターンを利用した半導体素子の検査方法
US20180097116A1 (en) Thin film transistor and method of manufacturing same
CN104091769A (zh) 一种通孔刻蚀不足的检测方法
JP6890271B2 (ja) 半導体装置およびその製造方法
US6593157B1 (en) Early response to plasma/charging damage by special pattern design of active region
US10355091B2 (en) Semiconductor device and method for manufacturing the same
CN104078379A (zh) 一种通孔刻蚀不足的检测方法
US20140342544A1 (en) Method for manufacturing semiconductor device
KR101652803B1 (ko) 정전기 배출 구조를 가지는 크롬 마스크
JP2009277964A (ja) 半導体装置及びその製造方法
JP2004207353A (ja) 半導体装置及びその検査方法
CN105590876B (zh) 半导体元件的制作以及检测方法
JPWO2015001662A1 (ja) 半導体装置およびその製造方法
KR100681679B1 (ko) 반도체 소자 제조 방법
US20210233822A1 (en) Semiconductor device, pad structure and fabrication method thereof
JP7329905B2 (ja) 太陽電池装置の不整合を処理する方法と、これによって形成される装置
JP2010067724A (ja) プラズマダメージ評価パターンとプラズマダメージ評価ウェハ
JP2005150208A (ja) Ｓｏｉウェーハの評価方法
EP1577946A2 (en) Method to make markers for doublegate SOI processing
KR100745949B1 (ko) 반도체 소자
US7488669B2 (en) Method to make markers for double gate SOI processing
JP2006245150A (ja) 評価用半導体デバイス、評価用半導体デバイスの作製方法、半導体デバイスの評価方法
KR20120122634A (ko) 오버레이 버니어 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210430

R151 Written notification of patent or utility model registration

Ref document number: 6890271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151