CN104838492B - 具有集成热板和凹口衬底的半导体装置及制造方法 - Google Patents

具有集成热板和凹口衬底的半导体装置及制造方法 Download PDF

Info

Publication number
CN104838492B
CN104838492B CN201380064576.8A CN201380064576A CN104838492B CN 104838492 B CN104838492 B CN 104838492B CN 201380064576 A CN201380064576 A CN 201380064576A CN 104838492 B CN104838492 B CN 104838492B
Authority
CN
China
Prior art keywords
substrate
hot plate
recess
opening
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380064576.8A
Other languages
English (en)
Other versions
CN104838492A (zh
Inventor
弗朗茨·施兰克
马丁·施雷姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Publication of CN104838492A publication Critical patent/CN104838492A/zh
Application granted granted Critical
Publication of CN104838492B publication Critical patent/CN104838492B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/14—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of an electrically-heated body in dependence upon change of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/12—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body in dependence upon absorption of a fluid; of a solid body in dependence upon reaction with a fluid, for detecting components in the fluid
    • G01N27/128—Microapparatus
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/0004—Gaseous mixtures, e.g. polluted air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/0004—Gaseous mixtures, e.g. polluted air
    • G01N33/0009—General constructional details of gas analysers, e.g. portable test equipment
    • G01N33/0011—Sample conditioning
    • G01N33/0016—Sample conditioning by regulating a physical variable, e.g. pressure or temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Combustion & Propulsion (AREA)
  • Food Science & Technology (AREA)
  • Medicinal Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体装置包括半导体材料的衬底(1)，在衬底上的电介质层(2)，被布置在电介质层中的导电接触垫(3)，被布置在电介质层中的热板(4)，在热板的位置处的衬底的凹口(9)，以及操作热板的集成电路(18)。导电层(14)被布置在与电介质层相反的衬底的一侧上。衬底设置有在接触垫上方的通路孔(8)，并且在通路孔中涂敷连接导电层与接触垫的导电材料(12)。在同一工艺步骤中形成凹口(9)和通路孔(8)。

Description

具有集成热板和凹口衬底的半导体装置及制造方法
WO 02/50528 A1公开了一种集成在单个芯片上的气体传感器系统，其包括微传感器和电子电路，其中微传感器具有基本上为圆形、椭圆形或多边形结构的微加热器。微传感器被布置在热隔离膜上。
US 7 495 300 B2公开了一种硅基气体感测半导体装置，其包括被嵌入到薄二氧化硅层中的由钨制成的电阻加热器，其中在硅衬底的凹口上方形成薄二氧化硅层。可以使用CMOS工艺使装置与电路单片集成。
WO 2010/006916 A1公开了一种具有穿硅通孔的半导体装置。连接垫被布置在SOI衬底的绝缘层中，并且在连接垫上方的硅中形成接触孔。镀金属层被涂敷于连接垫以及接触孔的侧壁，并且连接所述连接垫与顶层金属。
本发明的一个目的是公开一种包括热板的新半导体装置以及一种相关的制造方法。
通过根据权利要求1所述的半导体装置以及通过根据权利要求7所述的制造半导体装置的方法实现了该目的。从属权利要求中得出实施方式及变型。
半导体装置包括半导体材料的衬底，在衬底上的电介质层，被布置在电介质层中的导电接触垫，被布置在电介质层中的热板，在热板的位置处的衬底的凹口，以及操作热板的集成电路。导电层被布置在与电介质层相反的衬底的一侧上。衬底设置有在接触垫上方的通路孔，并且在通路孔中涂敷连接导电层与接触垫的导电材料。
在半导体装置的一个实施方式中，接触垫与集成电路电连接。
在半导体装置的进一步的实施方式中，凹口由多个开口形成。
在半导体装置的进一步的一些实施方式中，开口被布置在被热板占据的区域上方，被布置在被热板占据的区域周围，或者被布置在被热板占据的区域上方和被热板占据的区域周围。
在半导体装置的进一步的实施方式中，开口是圆柱形的。
制造半导体装置的方法包括步骤：在半导体材料的衬底上涂敷电介质层，以及在电介质层中布置导电接触垫和热板，以及在热板的位置处在衬底中形成凹口。在同一工艺步骤中形成凹口和穿透衬底并暴露接触垫的通路孔，以及在与接触垫接触的通路孔中涂敷导电材料，从而形成穿衬底通孔。
在该方法的一个变型中，通过不在凹口中涂敷导电材料来使得凹口没有导电材料，或者通过在凹口中涂敷导电材料并随后将导电材料从凹口中去除来使得凹口没有导电材料。
在该方法的进一步的变型中，使用钨作为导电材料。
在该方法的进一步的变型中，凹口由多个开口形成，其中在同一工艺步骤中在半导体材料中分别蚀刻多个开口。
在该方法的进一步的变型中，开口被布置在被热板占据的区域上方，被布置在被热板占据的区域周围，或者被布置在被热板占据的区域上方和被热板占据的区域周围。
在该方法的进一步的变型中，圆柱形地形成开口。
下文是结合附图对半导体装置以及制造方法的示例的详细描述。
图1示出了在处理晶片上的半导体衬底的布置的截面图。
图2示出了在制造衬底中的开口之后根据图1的截面图。
图3示出了根据图1的布置的进一步的实施方式的截面图。
图4示出了在制造衬底中的开口之后根据图3的截面图。
图5示出了在涂敷电介质材料之后根据图2的截面图。
图6示出了在涂敷导电材料之后根据图5的截面图。
图7示出了在部分去除导电材料之后根据图6的截面图。
图8示出了在进一步部分去除导电材料之后根据图7的截面图。
图9示出了在涂敷导电层和钝化层之后根据图8的截面图。
图10示出了在涂敷焊球和去除处理晶片之后根据图9的截面图。
图11示出了半导体装置的实施方式的示意性平面图。
图12示出了半导体装置的进一步的实施方式的示意性平面图。
图1示出了包括电介质层2的半导体衬底1的截面图，在电介质层2中嵌有接触垫3和热板4。提供接触垫3作为电端子，并且接触垫3可以与集成电路的导体迹线或部件连接。提供热板4以加热装置的元件，例如该元件可以是传感器。在图1中用被布置在距离热板4较小距离处的传感器层5表示传感器结构。可替代地，要加热的元件可以被布置成与热板4直接接触。传感器可以包括一个、两个或更多个单独的层。
优选地通过被应用于制造集成电路的工艺中可用的方法步骤来制造热板4，例如，所述工艺可以是CMOS工艺。特别地，可以用与接触垫3相同的方式制造热板4，以作为布线等的结构化金属层的一部分。热板4优选是包括能够被电流加热的材料的电阻加热器。合适的材料例如是像钨那样的金属，或像多晶硅那样的掺杂半导体材料。如果打算把热板4作为电阻加热器，则热板4设置有用于施加电压的电连接并且可以被形成为导体迹线。特别地，热板4可以具有弯曲形状，以覆盖比导体迹线的宽度更宽的区域。
衬底1可以被固定至处理晶片6，以方便在随后的工艺步骤期间的处理。处理晶片6被键合至电介质层2。然后，根据需要可以使衬底1变薄；处理晶片6提供该布置的足够的机械稳定性。涂层7可以被涂敷于与处理晶片6相反的衬底1的表面。
图2示出了当在衬底1中形成开口之后根据图1的截面图，开口至少包括通路孔8和凹口9。可以通过使用传统的掩模技术的蚀刻步骤来制造开口。进行蚀刻一直到通路孔8和凹口9完全穿透半导体材料为止。凹口9被形成在热板4上方，以便从热板4附近去除半导体材料。半导体材料具有高热导率并且易于通过吸收生成的热妨碍热板4的操作。通过在通路孔8的底部去除部分电介质层2来暴露接触垫3的接触表面21。通过进一步蚀刻，例如特别是用不同的蚀刻剂使用相同的掩模，可以去除电介质层2。在本实施方式中，如图2中所示，容许在凹口9的底部也去除电介质层2的一部分，从而使凹口9降低。
图3示出了根据图1的布置的进一步的实施方式的截面图。在图3中，用相同的附图标记表示与根据图1的实施方式的类似元件相对应的元件。在根据图3的实施方式中，在接触垫3与半导体衬底1之间形成空隙22。产生该布置的方法的示例包括步骤：在处理晶片6上涂敷嵌有接触垫3和热板4的电介质层2，并且从接触垫3的接触表面21去除电介质层2的一部分。然后，通过作为键合层的电介质层2将衬底1键合至处理晶片6。以这种方式，形成了根据图3的布置，该布置包括在接触垫3与半导体衬底1之间的空隙22。
图4示出了在形成通路孔8和凹口9之后根据图2的截面图。在图4中，用相同的附图标记表示与根据图2的实施方式的类似元件相对应的元件。由于空隙22，当通路孔8被完全蚀刻成穿过衬底1时已经暴露出接触垫3的接触表面21。因此，在本实施方式中不需要通过使用不同的蚀刻剂去除电介质层2的材料的进一步的蚀刻步骤。凹口9的底部不被降低而是保持在衬底1与电介质层2之间的边界的平面的水平上。以下方法步骤的描述同样适用于根据图1和图3的实施方式，并且将通过根据图1的实施方式的另一些图来示出。
图5示出了在可选择地涂敷一层电介质材料10之后根据图2的截面图，其中电介质材料10可以是半导体材料的氧化物，例如特别可以是二氧化硅。电介质材料10，或者作为替代的热氧化物在通路孔8的侧壁处将半导体材料绝缘。
这种绝缘是优选的，但不需要在所有的实施方式中提供。从接触垫3的表面去除电介质材料10。如图6中所示，这可以通过各向异性侧墙蚀刻技术来完成，各向异性侧墙蚀刻技术也从通路孔8外部的衬底1的上表面去除电介质材料10，并且在通路孔8内部留下绝缘的侧墙11。在热板4上方的凹口9中形成类似的侧墙11，但是后一侧墙11对该装置的功能来说并不重要。
图6示出了在涂敷一层导电材料12之后根据图5的截面图，其中导电材料12在通路孔8的底部接触接触垫3，并形成穿衬底通孔，以作为导电互连。
图7示出了在部分去除导电材料12之后根据图6的截面图，部分去除导电材料12是为了从通路孔8外部的衬底1的上表面去除导电材料12。这可以通过各向异性侧墙蚀刻技术来完成，各向异性侧墙蚀刻技术也从通路孔8的底部部分去除导电材料12。在这种情况下，在接触垫3的接触表面21与保留在通路孔8的侧壁上的导电材料12之间仅留下边缘接触23。通过对制造工艺的适当调整，作为替代，可以保留在接触垫3的整个接触表面21上的至少一层薄残留层的导电材料12，并且该后一替选方案是优选的。如图7中所示，在通路孔8中留下的那部分导电材料12形成了穿衬底通孔的导电体。如果留在热板4上方的凹口9中的那部分导电材料12易于妨碍热板4的操作，特别是如果该导电材料12是具有高热导率的金属，则去除该导电材料12。
图8示出了在涂敷遮挡层13之后根据图7的截面图，其中遮挡层13覆盖通路孔8并包括在凹口9上方的开口。例如，使用本身已知的干膜工艺可以将遮挡层13形成为薄膜，从而形成如图8中所示的平面的覆盖层。作为替代，可以用遮挡层的材料完全填充通路孔8，或者例如通过使用如纳米涂层喷涂的方法，用薄遮挡层覆盖整个表面，包括通路孔8的内表面。当优选通过蚀刻步骤从凹口9去除导电材料12时，遮挡层13保护穿衬底通孔。如果导电材料12不被涂敷为整个层而是局限于通路孔8，则不需要该方法步骤，从而使用合适的遮挡层覆盖凹口9。然而，所描述的方法实际上是优选的，因为导电材料的空间选择性脱溶可能具有一些难度。图8示出了去除导电材料12之后的凹口9。
图9示出了在涂敷钝化层15和导电层14之后根据图8的截面图，其中导电层14与保留在通路孔8中的导电材料12接触。导电层14被设置在上表面上，以作为穿衬底通孔的电连接。块形连接和焊球可以被布置在钝化层15的开口中的导电层14上，以形成外部电端子。
图10示出了在涂敷焊球16以及去除处理晶片6之后根据图9的截面图。当去除处理晶片6时，可以在电介质层2中可选择地形成用于更好地访问传感器的窗口17。存在不需要这种窗口的应用。例如，如果传感器层5被电容性地耦接至周围环境并且要检测的气体改变了所测量的电容，则不需要直接访问传感器。
图11示出了半导体装置的实施方式的示意性平面图。集成电路18被布置在衬底1中以作为读出和控制电路。至少一个穿衬底通孔位于衬底1的通路孔8中，并且至少一个集成热板4设置有在衬底1中的凹口9。集成电路18通过电连接20与热板4以及要加热的元件连接，可以提供该电连接20以例如供应加热电流，以及进行测量或者检测来自加热后的元件的电信号。
根据图11的实施方式包括三个圆柱形通路孔8，但是在衬底1中可以存在任意数量的具有任意形状的通路孔8。如所示出的，通路孔8可以具有相同的直径或不同的直径，并且可以具有相同或不同的形状。穿衬底通孔可以被用于将衬底1的端子，特别是集成电路18的端子彼此连接，或者将衬底1的端子，特别是集成电路18的端子与另一衬底或另一电路板的端子连接。
可以存在任意数量的具有相同或不同的任意形状的集成热板4。热板4上方的凹口9也可以具有各种形状。凹口9可以形成单个开口，例如，特别是连续延伸到热板4的整个区域上的开口。在根据图11的实施方式中，热板4是圆形的，并且凹口9由多个开口19形成，每个开口19具有圆柱形状。凹口9可以包括任意数量的具有相同或不同的任意形状和尺寸的开口19。在图11中示出的示例中，所有开口19具有相同的直径，但是开口19的尺寸却可以不同。如果存在两个或更多个热板4，则相关的凹口9的形状可以不同并且最终开口19的数量也可以不同。与在热板4的整个区域中凹进的衬底相比，由若干个开口19形成的凹口9具有使装置具有更好的机械稳定性的优势。另一方面，开口19的布置可以是足够密集的，以提供热板4的适当的热隔离。
图12示出了半导体装置的进一步的实施方式的示意性平面图。集成电路18被布置在衬底1中，衬底1还包括至少一个穿衬底通孔以及至少一个热板4，其中穿衬底通孔位于通路孔8中，热板4设置有在衬底1中的凹口9。集成电路18通过电连接20与热板4以及要加热的元件连接。图12中示出的示例包括三个具有相同的直径的圆柱形通路孔8。通路孔8可以具有不同的直径或不同的形状，并且在衬底1中可以存在任意数量的通路孔8。
在根据图12的实施方式中，凹口9被布置在热板4的区域外部的热板4的位置处，并且由多个开口19形成，例如每个开口19可以具有圆柱形状。在图11中示出的示例中，开口19具有全部相同的直径，但是作为替代，开口19的尺寸可以不同。如在先前描述的实施方式中，开口19可以具有不同的形状而其数量可以不同。开口19围绕热板4的区域，从而热板4与在热板4的区域外部的那部分衬底1热隔离。从而，在仍然由衬底1的一部分机械地支撑热板4的同时，提供了热板4与大部分衬底1的热隔离，其中所述衬底1的一部分保留在开口19的布置内。不用多个开口19而是仅一个环形开口就可以在热板4周围形成凹口9。环形凹口9提供更好的热隔离，但是多个间隔开的开口19提供更好的机械稳定性。
通过同时产生根据以上描述的穿衬底通孔和用于热隔离的凹口在很大程度上有助于提供具有集成热板和具有电互连的先进结构的半导体装置。
附图标记列表
1 衬底
2 电介质层
3 接触垫
4 热板
5 传感器层
6 处理晶片
7 涂层
8 通路孔
9 凹口
10 电介质材料
11 侧墙
12 导电材料
13 遮挡层
14 导电层
15 钝化层
16 焊球
17 窗口
18 集成电路
19 开口
20 电连接
21 接触表面
22 空隙
23 边缘接触

Claims (11)

1.一种半导体装置，包括：
半导体材料的衬底(1)，
在所述衬底(1)上的电介质层(2)，
被布置在所述电介质层(2)中的导电接触垫(3)，
被布置在所述电介质层(2)中的热板(4)，
在所述热板(4)的位置处的所述衬底(1)的凹口(9)，以及
操作所述热板(4)的集成电路(18)，
其特征在于，
导电层(14)被布置在与所述电介质层(2)相反的所述衬底(1)的一侧上，
所述衬底(1)设置有在所述接触垫(3)上方的通路孔(8)，以及
在所述通路孔(8)中涂敷连接所述导电层(14)与所述接触垫(3)的导电材料(12)，
其中，所述凹口(9)由多个开口(19)形成。
2.根据权利要求1所述的半导体装置，其中，所述接触垫(3)与所述集成电路(18)电连接。
3.根据权利要求1所述的半导体装置，其中，所述开口(19)被布置在被所述热板(4)占据的区域上方。
4.根据权利要求1所述的半导体装置，其中，所述开口(19)被布置在被所述热板(4)占据的区域周围。
5.根据权利要求1至4中任一项所述的半导体装置，其中，所述开口(19)是圆柱形的。
6.一种制造半导体装置的方法，包括：
在半导体材料的衬底(1)上涂敷电介质层(2)，并在所述电介质层(2)中布置导电接触垫(3)和热板(4)，以及
在所述热板(4)的位置处在所述衬底(1)中形成凹口(9)，
其特征在于，
在同一工艺步骤中形成所述凹口(9)和穿透所述衬底(1)并暴露所述接触垫(3)的通路孔(8)，以及
在与所述接触垫(3)接触的所述通路孔(8)中涂敷导电材料(12)，从而形成穿衬底通孔，
其中，通过不在所述凹口(9)中涂敷所述导电材料(12)来使得所述凹口(9)没有所述导电材料(12)，或者通过在所述凹口(9)中涂敷所述导电材料(12)并随后将所述导电材料(12)从所述凹口(9)中去除来使得所述凹口(9)没有所述导电材料(12)。
7.根据权利要求6所述的方法，其中，
使用钨作为所述导电材料(12)。
8.根据权利要求6或7所述的方法，其中，所述凹口(9)由多个开口(19)形成，在同一工艺步骤中在所述半导体材料中分别蚀刻所述多个开口(19)。
9.根据权利要求8所述的方法，其中，所述开口(19)被布置在被所述热板(4)占据的区域上方。
10.根据权利要求8所述的方法，其中，所述开口(19)被布置在被所述热板(4)占据的区域周围。
11.根据权利要求8所述的方法，其中，圆柱形地形成所述开口(19)。
CN201380064576.8A 2012-12-10 2013-12-05 具有集成热板和凹口衬底的半导体装置及制造方法 Expired - Fee Related CN104838492B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP12196321.9A EP2741322B1 (en) 2012-12-10 2012-12-10 Semiconductor device with integrated hot plate and recessed substrate and method of production
EP12196321.9 2012-12-10
PCT/EP2013/075665 WO2014090681A1 (en) 2012-12-10 2013-12-05 Semiconductor device with integrated hot plate and recessed substrate and method of production

Publications (2)

Publication Number Publication Date
CN104838492A CN104838492A (zh) 2015-08-12
CN104838492B true CN104838492B (zh) 2018-01-05

Family

ID=47297027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380064576.8A Expired - Fee Related CN104838492B (zh) 2012-12-10 2013-12-05 具有集成热板和凹口衬底的半导体装置及制造方法

Country Status (4)

Country Link
US (1) US9570390B2 (zh)
EP (1) EP2741322B1 (zh)
CN (1) CN104838492B (zh)
WO (1) WO2014090681A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3012857A1 (en) 2014-10-21 2016-04-27 ams AG Method of producing an opening with smooth vertical sidewall in a semiconductor substrate
US10676345B2 (en) 2016-08-15 2020-06-09 Y-Sensors Ltd. Temperature stabilized MEMS device
US10557812B2 (en) * 2016-12-01 2020-02-11 Stmicroelectronics Pte Ltd Gas sensors
EP3671823A1 (en) * 2018-12-21 2020-06-24 ams AG Semiconductor device with through-substrate via and method of manufacturing a semiconductor device with through-substrate via

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1801474A (zh) * 2005-01-07 2006-07-12 联华电子股份有限公司 制作双镶嵌结构以及清除其残余聚合物的方法
US7495300B2 (en) * 2005-01-10 2009-02-24 University Of Warwick Gas-sensing semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926723B1 (en) * 1997-11-26 2007-01-17 STMicroelectronics S.r.l. Process for forming front-back through contacts in micro-integrated electronic devices
US6352923B1 (en) * 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
WO2002050528A1 (en) 2000-12-20 2002-06-27 Eidgenössische Technische Hochschule Zürich Microsensor and single chip integrated microsensor system
JP4483896B2 (ja) * 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
US7948355B2 (en) * 2007-05-24 2011-05-24 Industrial Technology Research Institute Embedded resistor devices
US8409901B2 (en) * 2008-03-11 2013-04-02 The Royal Institution For The Advancement Of Learning/Mcgill University Low temperature wafer level processing for MEMS devices
DE102008033395B3 (de) 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
US8242876B2 (en) * 2008-09-17 2012-08-14 Stmicroelectronics, Inc. Dual thin film precision resistance trimming
DE102009004725A1 (de) * 2009-01-15 2010-07-29 Austriamicrosystems Ag Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
JPWO2012114400A1 (ja) * 2011-02-21 2014-07-07 パナソニック株式会社 集積回路
US8686555B2 (en) * 2011-06-29 2014-04-01 Invensense, Inc. Integrated heater on MEMS cap for wafer scale packaged MEMS sensors
JP2013084785A (ja) * 2011-10-11 2013-05-09 Sony Corp 固体撮像装置、撮像装置
US9019688B2 (en) * 2011-12-02 2015-04-28 Stmicroelectronics Pte Ltd. Capacitance trimming with an integrated heater
US8569808B1 (en) * 2012-04-06 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature stabilitized MEMS
US9093452B2 (en) * 2013-03-08 2015-07-28 International Business Machines Corporation Electronic fuse with resistive heater

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1801474A (zh) * 2005-01-07 2006-07-12 联华电子股份有限公司 制作双镶嵌结构以及清除其残余聚合物的方法
US7495300B2 (en) * 2005-01-10 2009-02-24 University Of Warwick Gas-sensing semiconductor devices

Also Published As

Publication number Publication date
WO2014090681A1 (en) 2014-06-19
EP2741322A1 (en) 2014-06-11
EP2741322B1 (en) 2016-04-27
CN104838492A (zh) 2015-08-12
US9570390B2 (en) 2017-02-14
US20150303141A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
KR101970229B1 (ko) 반도체 회로 상에 통합된 용량성 센서
TWI523171B (zh) 晶片封裝體及其製造方法
JP6440727B2 (ja) 集積化ガスセンサ及びそれに関連する製造方法
CN104838492B (zh) 具有集成热板和凹口衬底的半导体装置及制造方法
JP6494438B2 (ja) ガスセンサパッケージの製造方法
CN105466463B (zh) 传感器芯片
CN108021867A (zh) 屏幕下方传感器组件
JP2016070931A5 (zh)
CN105701443A (zh) 晶片封装体及其制造方法
CN105300540A (zh) 集成一体化温度湿度传感器芯片的制造方法
TWI455265B (zh) 具微機電元件之封裝結構及其製法
CN103946697A (zh) 集成湿度传感器及其制造方法
EP2527824B1 (en) Integrated circuit with moisture sensor and method of manufacturing such an integrated circuit
TW200828472A (en) Method for fabricating a circuit
US20160313375A1 (en) Chip scale current sensor package and method of producing a current sensor package
KR101807492B1 (ko) 센서 탑재 웨이퍼
TWI576973B (zh) 晶片封裝體及其製造方法
TWI674653B (zh) 氣體感測器封裝結構
TWI617992B (zh) 指紋辨識裝置及其製造方法
JP2005260079A5 (zh)
JP2006302936A (ja) 半導体装置の製造方法
TWI484569B (zh) 系統級封裝方法
CN208093554U (zh) 封装基板及包含该封装基板的集成电路封装体
JP6277010B2 (ja) 絶縁膜の検査方法
KR20130055819A (ko) 테이프자동본딩 방법을 이용한 습도 센서 제작 방법

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180105

CF01 Termination of patent right due to non-payment of annual fee