CN1801474A - 制作双镶嵌结构以及清除其残余聚合物的方法 - Google Patents

制作双镶嵌结构以及清除其残余聚合物的方法 Download PDF

Info

Publication number
CN1801474A
CN1801474A CN 200510003657 CN200510003657A CN1801474A CN 1801474 A CN1801474 A CN 1801474A CN 200510003657 CN200510003657 CN 200510003657 CN 200510003657 A CN200510003657 A CN 200510003657A CN 1801474 A CN1801474 A CN 1801474A
Authority
CN
China
Prior art keywords
layer
etch process
etching
gas
dry type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510003657
Other languages
English (en)
Other versions
CN100353520C (zh
Inventor
王镇和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2005100036574A priority Critical patent/CN100353520C/zh
Publication of CN1801474A publication Critical patent/CN1801474A/zh
Application granted granted Critical
Publication of CN100353520C publication Critical patent/CN100353520C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供制作双镶嵌结构以及清除其残留聚合物的方法,以解决现有在制作双镶嵌结构时以湿式清洗方式无法有效清除残留聚合物的问题。该方法在蚀刻双镶嵌结构的部分通孔后,先去除定义该通孔的光致抗蚀剂层,再继续蚀刻通孔至暴露出下层导电层,随即于同一反应室中进行一干式清洗工艺,以清除在蚀刻时产生的残余聚合物。

Description

制作双镶嵌结构以及清除其残余聚合物的方法
技术领域
本发明提供一种制作双镶嵌结构的方法,尤指一种能有效去除在蚀刻过程中产生的残余聚合物的双镶嵌结构的制作方法。
背景技术
铜双镶嵌(dual damascene)技术搭配低介电常数(low-k)介电层为目前所知高集成度、高速(high-speed)逻辑集成电路芯片制造以及0.18微米以下半导体工艺的最佳金属内连线解决方案。其原因在于铜具有低电阻值(比铝低30%)以及优选抗电迁移(electromigration resistance)等特性,而具有低介电常数的介电层材料能帮助降低金属导线之间的RC延迟(RC delay),由此可知,具有低介电常数的介电层材料搭配铜金属双镶嵌内连线技术在集成电路工艺中显得日益重要。其中,具有低介电常数的介电层材料包含有含氟二氧化硅(fluorinated silica glass,FSG)、有机硅玻璃(organosilicate,OSG)以及超低介电常数(Ultra low-k,ULK)材料(k<2.5)等。
一般制作双镶嵌结构的工艺包含有先形成沟渠(trench-first)的双镶嵌工艺或是先形成通孔(via-first)的双镶嵌工艺。请参考图1至图5,图1至图5显示现有以先形成沟渠的方式制作一双镶嵌结构的工艺的剖面示意图。如图1所示,首先提供一衬底12,其上具有一导电层14,而在导电层14上具有一由氮化硅(silicon nitride)所构成的底层16。接着,在底层16上依序形成一第一介电层18、一蚀刻停止层20、一第二介电层21以及一抗反射(anti-reflective coating,ARC)层22,其中,蚀刻停止层20由氮化硅材料所形成。接着以旋涂(spin-coating)方式于抗反射层22之上形成一第一光致抗蚀剂层24,并以微影工艺配合光掩模在第一光致抗蚀剂层24中定义出具有导线图案的沟渠开口26。
请参考图2所示,然后执行一第一蚀刻工艺,透过定义在第一光致抗蚀剂层24内的沟渠开口26向下蚀刻,在第二介电层21中形成一沟渠图案28,并使蚀刻停止在蚀刻停止层20。然后,将第一光致抗蚀剂层24以及抗反射层22去除。接着如图3所示,全面形成一平坦层30,同时,在沟渠图案28内亦填入平坦层30的材料。接着,在平坦层30上形成一第二光致抗蚀剂层32。然后于第二光致抗蚀剂层32中利用微影工艺定义通孔开口34。
继续,如图4所示,以第二光致抗蚀剂层32为蚀刻掩模,透过通孔开口34向下蚀刻平坦层30、蚀刻停止层20、第一介电层18直至底层16停止,形成通孔36。随后如图5所示,去除剩下的第二光致抗蚀剂层32以及平坦层30,再蚀刻底层16,以形成具有沟渠以及通孔的双镶嵌结构38。
然而在进行上述蚀刻工艺时,往往会伴随产生许多聚合物40残留在双镶嵌结构38的侧壁及底部,因此若直接于双镶嵌结构38中填入金属导电层42以制作金属导线以及导电插塞,则会产生电阻值增高的情形。现有技术的解决方法是将衬底12移送至一湿式清洗装置中,对其进行一湿式清洗工艺。但是,当双镶嵌结构结合如OSG等低介电常数材料以及利用碳化硅材料作为蚀刻停止层时,其所产生的残留聚合物,例如具有碳氟原子键结的聚合物,已无法使用现有的湿式清洗工艺有效清除。
另一方面,在先形成通孔的双镶嵌结构工艺中,先以一第一光致抗蚀剂层定义出通孔图案,进行贯穿蚀刻至底层导电层,待去除第一光致抗蚀剂层后,再形成一第二光致抗蚀剂层,定义出导线沟渠图案,并以掩模层中的碳化硅层为蚀刻停止层,进行沟渠结构的蚀刻,以完成双镶嵌结构。在此种双镶嵌结构的工艺中,亦会在介电层侧壁及通孔底部残留聚合物,造成电阻值提高及RC延迟效应等瑕疵。同样地,传统湿式清洗方式在面对蚀刻由低介电常数材料形成的介电层以及碳化硅蚀刻停止层所产生的残留聚合物时,仍然产生无法有效清除聚合物的问题。
在美国专利第6,713,402号「清除蚀刻停止层的蚀刻后聚合物的方法(Method for polymer removal following etch-stop layer etch)」中,虽然公开了在双镶嵌结构蚀刻完成后,将半导体衬底传送至一等离子体清洗室中,通入含氢的等离子体以移除残留的聚合物。然而,如何以更简便及有效的方式去除蚀刻介电层后所产生的聚合物,且不会在清除中破坏双镶嵌结构,仍然是业界亟待研究改良的课题。
发明内容
因此本发明的主要目的在于提供一种制作双镶嵌结构以及清除其残留聚合物的方法,以解决上述现有在制作双镶嵌结构时以湿式清洗方式无法有效清除残留聚合物的问题。
根据本发明的权利要求,公开了一种制作一双镶嵌结构的方法。首先提供一半导体衬底,该半导体衬底之上包含有一导电层。然后于半导体衬底上依序形成一介电层、一硬掩模层、一第一抗反射底层以及一第一光致抗蚀剂层,其中第一光致抗蚀剂层具有一沟渠开口,暴露出部份第一抗反射底层。然后进行一第一蚀刻工艺,透过沟渠开口蚀刻第一抗反射底层以及硬掩模层,于硬掩模层蚀刻出一沟渠凹陷,再去除第一光致抗蚀剂层以及第一抗反射底层。接着,于半导体衬底上依序形成一第二抗反射底层以及一第二光致抗蚀剂层,其中第二抗反射底层填入该沟渠凹陷中,而第二光致抗蚀剂层具有一通孔开口,暴露出部份第二抗反射底层。随后进行一第二蚀刻工艺,透过通孔开口蚀穿第二抗反射底层、硬掩模层以及蚀刻部份介电层,以于介电层中蚀刻出一通孔凹陷。然后去除第二光致抗蚀剂层以及第二抗反射底层,并进行一第三蚀刻工艺,经由通孔凹陷以及沟渠凹陷蚀刻介电层,直至暴露出导电层,形成一双镶嵌结构。最后进行一干式清洗工艺,去除上述步骤所产生的残留聚合物,其中第三蚀刻工艺以及干式清洗工艺于同一反应室中连续完成。
由于本发明方法在同一反应室中连续进行第二蚀刻工艺、清除第二光致抗蚀剂层、第三蚀刻工艺以及干式清洗工艺,故能以较低成本和简单工艺,有效清除因多次蚀刻所产生的残留聚合物。而且本发明方法在进行蚀刻工艺的同一反应室中通入气体,优选为含氢的气体,以改变残留聚合物的组成,形成较容易清除的物质。
附图说明
图1至图5为现有制作一双镶嵌结构的工艺的剖面示意图;
图6至图11为本发明制作双镶嵌结构的工艺的剖面示意图。
附图标记说明
12  衬底                                14  导电层
16  底层                                18  第一介电层
20  蚀刻停止层                          21  第二介电层
22  抗反射层                            24  第一光致抗蚀剂层
26  沟渠开口                           28  沟渠图案
30  平坦层                             32  第二光致抗蚀剂层
34  通孔开口                           36  通孔
38  双镶嵌结构                         40  聚合物
42  金属导电层                         100 衬底
102 导电层                             104 第一介电层
105 底层                               106 第二介电层
108 蚀刻停止层                         110 金属层
112 掩模层                             116 第一抗反射底层
118 第一光致抗蚀剂层                   120 沟渠开口
122 沟渠凹陷                           124 第二抗反射底层
126 第二光致抗蚀剂层                   128 通孔开口
130 通孔凹陷                           132 双镶嵌结构
133 聚合物                             134 干式清洗工艺
136 金属导电层
具体实施方式
请参考图6至图11,图6至图11为本发明制作双镶嵌结构的工艺的剖面示意图,此实例中采用先形成沟渠的方式制作双镶嵌结构。如图6所示,首先提供一半导体衬底100,其上具有一导电层102,设于一第一介电层104中。接着,于第一介电层104以及导电层102之上依序形成一底层105、一第二介电层106、一蚀刻停止层108、一金属层110、一掩模层112以及一第一抗反射底层116。其中,蚀刻停止层108、金属层110以及掩模层112用来作为后续蚀刻工艺的硬掩模层114,而蚀刻停止层108的材料优选为碳化硅,金属层110的材料优选为氮化钛(TiN)或氮化钽(TaN),掩模层112则可选择以等离子体形成的等离子体增强氧化(plasma enhanced oxide,PEOX)层。此外,底层105是一氮化硅层,而第二介电层106的材料为低介电常数材料(k≤2.9),例如FSG、OSG或ULK(k<2.5)材料。接着,在第一抗反射底层116上沉积一第一光致抗蚀剂层118,并进行一微影工艺,在第一光致抗蚀剂层118中定义出具有导线图案的沟渠开120。
然后如图7所示,执行一第一蚀刻工艺,透过第一光致抗蚀剂层118内的沟渠开口120蚀刻掩模层112、金属层110以及蚀刻停止层108,在硬掩模层114中形成一沟渠凹陷122,并使蚀刻停止在蚀刻停止层108。然后,将第一光致抗蚀剂层118以及第一抗反射底层116去除。接着,如图8所示,于硬掩模层114上形成一第二抗反射底层124,并在沟渠凹陷122内填入第二抗反射底层124,然后在第二抗反射底层124上形成一第二光致抗蚀剂层126,再利用微影工艺于第二光致抗蚀剂层126上定义出金属内连线的通孔图案的通孔开口128。如图9所示,接着以第二光致抗蚀剂层126为蚀刻掩模进行一第二蚀刻工艺,透过通孔开口128向下蚀刻第二抗反射底层124、蚀刻停止层108,一直蚀刻至部份的第二介电层106停止,形成一通孔凹陷130,形成「部分(partial)」通孔开口。所以称为「部分」通孔开口是因为此时蚀刻的通孔并未穿过整层第二介电层。
随后如图10所示,通入氧气以清除剩下的第二光致抗蚀剂层126以及第二抗反射底层124。接着,再利用蚀刻停止层108作为蚀刻掩模,进行一第三蚀刻工艺,例如一反应离子蚀刻(reactive ion etching,RIE)工艺,透过通孔凹陷130及沟渠凹陷122蚀刻第二介电层106以及底层105,直至暴露出导电层102,以在第二介电层106中形成具有导线沟渠以及通孔的双镶嵌结构132。此时,由于第二介电层106的材料为低介电常数材料,因此在蚀刻时会产生具有碳氟键结(C-F)的聚合物133残留于双镶嵌结构132内。另一方面,蚀刻含金属的硬掩模层114亦可能产生较难清除的金属衍生物。故本发明方法在第三次蚀刻工艺之后随即于同一反应室中通入含有氢气(hydrogen)、氧气或四氟化碳(CF4)的气体,优选为含氢气的气体,以对双沟渠结构132进行一干式清洗工艺134。其中,干式清洗工艺134可利用如氩气(argon)等惰性气体或氮气(nitrogen)伴随氢气一同通入反应室中。通入反应室中的氢气会产生氢自由基(H*),能取代氟原子,产生较容易清除的碳氢键结(C-H)。此外,当氮气伴随氢气通入反应室时,氮气会撞击聚合物,破坏碳氟键结,同时亦会撞击氢气,促使氢气产生大量氢自由基,提高氢自由基浓度,以增进干式清洗工艺134的效能。
值得注意的是,本发明的第二蚀刻工艺、去除第二光致抗蚀剂层130与第二抗氧化底层124的步骤、第三蚀刻工艺以及干式清洗工艺134优选皆于同一反应室中连续完成,以在干式清洗工艺134中能有效清除残留聚合物。
接着,请参考图11,此时可选择性将半导体衬底100移至一湿式清洗装置中,对双镶嵌结构132进行一湿式清洗工艺。再于双镶嵌结构132中填入金属导电层136,例如铜金属,并进行一研磨工艺,以完成金属导线以及导电插塞的制作。
在本发明的另一实施例中,先形成通孔的双镶嵌结构的制作方式先蚀穿第二介电层以形成一通孔,再于第二介电层的上部形成连通于通孔的导线沟渠,随后于同一蚀刻反应室中通入含氢气、氧气、四氟化碳的气体,进行一干式清洗工艺,以清洗蚀刻第二介电层后所残留的聚合物。
简而言之,本发明方法在同一反应室中,连续进行双镶嵌孔洞的部分通孔蚀刻、去除光致抗蚀剂层、蚀穿通孔以及干式清洗工艺,以简单的工艺有效去除蚀刻工艺所产生的残留聚合物,以使后续制作的金属导线以及导电插塞能有优选电性效能。相较于现有技术,本发明干式清洗工艺应用于多步骤的蚀刻工艺之后,在蚀刻工艺或清除光致抗蚀剂层的同一反应室直接进行通入氢气等气体的干式清洗方法,可有效去除含碳氟键结的聚合物。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。

Claims (21)

1.一种制作一双镶嵌结构的方法,该方法包含有:
提供一衬底,其上包含有一导电层;
于该衬底上依序形成一介电层、一硬掩模层、一第一抗反射底(bottomanti-reflection coating,BARC)层以及一第一光致抗蚀剂层,该第一光致抗蚀剂层具有一沟渠开口暴露出部份该第一抗反射底层;
进行一第一蚀刻工艺,透过该沟渠开口蚀刻该第一抗反射底层以及该硬掩模层,以于该硬掩模层中蚀刻出一沟渠凹陷;
去除该第一光致抗蚀剂层以及该第一抗反射底层;
于该硬掩模层上依序形成一第二抗反射底层以及一第二光致抗蚀剂层,其中该第二抗反射底层填入该沟渠凹陷中,且该第二光致抗蚀剂层具有一通孔开口暴露出部份该第二抗反射底层;
进行一第二蚀刻工艺,透过该通孔开口蚀穿该第二抗反射底层、该硬掩模层以及蚀刻部份该介电层,以于该介电层中蚀刻一通孔凹陷;
去除该第二光致抗蚀剂层以及该第二抗反射底层;
进行一第三蚀刻工艺,经由该通孔凹陷以及该沟渠凹陷蚀刻该介电层,直至暴露出该导电层,形成一双镶嵌结构;以及
进行一干式清洗工艺,去除上述步骤所产生的残留聚合物,其中该第三蚀刻工艺以及该干式清洗工艺于同一反应室中连续完成。
2.如权利要求1的方法,其中该干式清洗工艺通入一含氢(hydrogen)、氧气(oxygen)或四氟化碳(CF4)的气体。
3.如权利要求2的方法,其中该气体另包含有一惰性气体或氮气。
4.如权利要求3的方法,其中该惰性气体是氩(argon)气。
5.如权利要求2的方法,其中该气体能提供氢自由基,以置换该等残留聚合物的部分原子。
6.如权利要求1的方法,其中该硬掩模层是一复合层,其由下而上包含有一碳化硅层、一金属层以及一等离子体增强硅氧(plasma enhanced oxide,PEOX)层,且该碳化硅层是该第一蚀刻工艺的蚀刻停止层。
7.如权利要求1的方法,其中该导电层之上另包含有一底层。
8.如权利要求1的方法,其中该介电层由低介电常数材料所构成。
9.如权利要求8的方法,其中该低介电常数材料为有机硅玻璃(organosilicate glass,OSG)、氟硅玻璃(fluorinated silica glass,FSG)或超低介电常数(Ultra low-k,ULK)材料(k<2.5)层。
10.如权利要求1的方法,其中该方法在进行该干式清洗步骤后另包含有进行一湿式清洗步骤。
11.如权利要求1的方法,其中该第二蚀刻工艺、去除该第二光致抗蚀剂层的步骤、该第三蚀刻工艺以及该干式清洗工艺于同一反应室中连续形成。
12.一种清除制作一通孔时产生的聚合物的方法,该方法包含有:
提供一衬底,该衬底表面包含有一导电层以及一低介电常数(low-k;k≤2.9)层;
进行一蚀刻工艺,于该低介电常数材料层中蚀刻出该通孔,暴露出该导电层;
进行一干式清洗工艺,通入一含氢气、氧气或四氟化碳的气体,去除在蚀刻该低介电常数材料层时所产生的残留聚合物,其中该干式清洗工艺与该蚀刻工艺于同一反应室中连续完成。
13.如权利要求12的方法,其中该气体另包含有一惰性气体或一氮气。
14.如权利要求13的方法,其中该惰性气体是氩气。
15.如权利要求12的方法,其中该气体能提供氢自由基,以置换该等残留聚合物的部分原子。
16.如权利要求12的方法,其中该低介电常数层是一有机硅玻璃(OSG)层、一氟硅玻璃(FSG)层一超低介电常数材料(k<2.5)层。
17.如权利要求12的方法,其中该蚀刻工艺是一多步骤(multi-step)的蚀刻工艺。
18.如权利要求12的方法,其中该衬底另包含有一蚀刻停止层,设于该低介电常数材料层之上。
19.如权利要求18的方法,其中该蚀刻停止层是一碳化硅层。
20.如权利要求19的方法,其中该方法在该蚀刻工艺之前另包含有蚀刻该蚀刻停止层的步骤。
21.如权利要求12的方法,其中该方法在进行该干式清洗步骤后另包含有进行一湿式清洗步骤。
CNB2005100036574A 2005-01-07 2005-01-07 制作双镶嵌结构以及清除其残余聚合物的方法 Active CN100353520C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100036574A CN100353520C (zh) 2005-01-07 2005-01-07 制作双镶嵌结构以及清除其残余聚合物的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100036574A CN100353520C (zh) 2005-01-07 2005-01-07 制作双镶嵌结构以及清除其残余聚合物的方法

Publications (2)

Publication Number Publication Date
CN1801474A true CN1801474A (zh) 2006-07-12
CN100353520C CN100353520C (zh) 2007-12-05

Family

ID=36811343

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100036574A Active CN100353520C (zh) 2005-01-07 2005-01-07 制作双镶嵌结构以及清除其残余聚合物的方法

Country Status (1)

Country Link
CN (1) CN100353520C (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054745B (zh) * 2009-10-30 2013-01-30 中芯国际集成电路制造(上海)有限公司 形成接触孔的方法
CN102034735B (zh) * 2009-09-27 2013-02-06 中芯国际集成电路制造(上海)有限公司 提高连接孔特征尺寸均匀性的方法
CN102064106B (zh) * 2009-11-18 2013-04-17 无锡华润上华半导体有限公司 孔刻蚀中预去除聚合物的方法
CN102054743B (zh) * 2009-10-30 2013-05-01 中芯国际集成电路制造(上海)有限公司 制作半导体器件中的接触孔的方法
CN103545245A (zh) * 2012-07-10 2014-01-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法及处理方法
CN104051324A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 金属互连结构的形成方法
CN104701261A (zh) * 2013-12-04 2015-06-10 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104821273A (zh) * 2014-09-05 2015-08-05 武汉新芯集成电路制造有限公司 一种去除深孔蚀刻后沟槽内残留物的方法
CN104838492A (zh) * 2012-12-10 2015-08-12 ams有限公司 具有集成热板和凹口衬底的半导体装置及制造方法
CN106952799A (zh) * 2016-01-07 2017-07-14 朗姆研究公司 使用基于等离子体的工艺消除氟残余物的系统和方法
CN107808822A (zh) * 2017-09-29 2018-03-16 上海华虹宏力半导体制造有限公司 接触孔的刻蚀方法
CN108493104A (zh) * 2018-04-10 2018-09-04 睿力集成电路有限公司 等离子体刻蚀方法及等离子体刻蚀后处理方法
CN110970288A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 用于接触件的预清洁
CN111584356A (zh) * 2020-06-01 2020-08-25 长江存储科技有限责任公司 刻蚀过程的控制方法、控制装置、存储介质和刻蚀设备
CN111785624A (zh) * 2019-04-04 2020-10-16 南亚科技股份有限公司 形成浅沟渠结构的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679214A (en) * 1996-06-14 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd Method of maintaining a strong endpoint detection signal for RIE processes, via use of an insitu dry clean procedure
US6638871B2 (en) * 2002-01-10 2003-10-28 United Microlectronics Corp. Method for forming openings in low dielectric constant material layer
US20040219796A1 (en) * 2003-05-01 2004-11-04 Chih-Ning Wu Plasma etching process

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034735B (zh) * 2009-09-27 2013-02-06 中芯国际集成电路制造(上海)有限公司 提高连接孔特征尺寸均匀性的方法
CN102054743B (zh) * 2009-10-30 2013-05-01 中芯国际集成电路制造(上海)有限公司 制作半导体器件中的接触孔的方法
CN102054745B (zh) * 2009-10-30 2013-01-30 中芯国际集成电路制造(上海)有限公司 形成接触孔的方法
CN102064106B (zh) * 2009-11-18 2013-04-17 无锡华润上华半导体有限公司 孔刻蚀中预去除聚合物的方法
CN103545245B (zh) * 2012-07-10 2016-04-20 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法及处理方法
CN103545245A (zh) * 2012-07-10 2014-01-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法及处理方法
CN104838492B (zh) * 2012-12-10 2018-01-05 ams有限公司 具有集成热板和凹口衬底的半导体装置及制造方法
CN104838492A (zh) * 2012-12-10 2015-08-12 ams有限公司 具有集成热板和凹口衬底的半导体装置及制造方法
CN104051324A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 金属互连结构的形成方法
CN104701261B (zh) * 2013-12-04 2018-09-07 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104701261A (zh) * 2013-12-04 2015-06-10 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104821273B (zh) * 2014-09-05 2017-11-28 武汉新芯集成电路制造有限公司 一种去除深孔蚀刻后沟槽内残留物的方法
CN104821273A (zh) * 2014-09-05 2015-08-05 武汉新芯集成电路制造有限公司 一种去除深孔蚀刻后沟槽内残留物的方法
CN106952799A (zh) * 2016-01-07 2017-07-14 朗姆研究公司 使用基于等离子体的工艺消除氟残余物的系统和方法
CN106952799B (zh) * 2016-01-07 2020-10-16 朗姆研究公司 使用基于等离子体的工艺消除氟残余物的系统和方法
CN107808822A (zh) * 2017-09-29 2018-03-16 上海华虹宏力半导体制造有限公司 接触孔的刻蚀方法
CN108493104A (zh) * 2018-04-10 2018-09-04 睿力集成电路有限公司 等离子体刻蚀方法及等离子体刻蚀后处理方法
CN110970288A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 用于接触件的预清洁
CN110970288B (zh) * 2018-09-28 2022-06-28 台湾积体电路制造股份有限公司 用于接触件的预清洁
CN111785624A (zh) * 2019-04-04 2020-10-16 南亚科技股份有限公司 形成浅沟渠结构的方法
CN111584356A (zh) * 2020-06-01 2020-08-25 长江存储科技有限责任公司 刻蚀过程的控制方法、控制装置、存储介质和刻蚀设备

Also Published As

Publication number Publication date
CN100353520C (zh) 2007-12-05

Similar Documents

Publication Publication Date Title
CN100353520C (zh) 制作双镶嵌结构以及清除其残余聚合物的方法
US20060246717A1 (en) Method for fabricating a dual damascene and polymer removal
US7125792B2 (en) Dual damascene structure and method
US7078352B2 (en) Methods for selective integration of airgaps and devices made by such methods
JP5186086B2 (ja) デュアル・ダマシン・パターニング・アプローチ
US7977244B2 (en) Semiconductor manufacturing process
CN1819139A (zh) 在半导体元件中形成铜接触的方法
JP2005217420A (ja) 低い有効誘電率を有する半導体デバイス及びその製造方法
US7067435B2 (en) Method for etch-stop layer etching during damascene dielectric etching with low polymerization
CN1395296A (zh) 避免低介电常数介电层劣化的方法
KR20030027453A (ko) 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법
CN1404137A (zh) 一种无突出物形成的双镶嵌制程的湿式清洗方法
CN101051622A (zh) 形成无蚀刻停止层的双镶嵌结构的方法
US20050239286A1 (en) Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene features
CN101055421A (zh) 双镶嵌结构的形成方法
CN1866477A (zh) 一种去除晶片表面上蚀刻残留物的方法
US7091612B2 (en) Dual damascene structure and method
CN1238892C (zh) 双重镶嵌结构的制造方法
US8053359B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
KR20050016766A (ko) 반도체 소자의 제조 방법
CN1294640C (zh) 介层洞优先双镶嵌制程
TWI254986B (en) Method for fabricating a dual damascene and polymer removal
CN1447413A (zh) 使用双波纹技术制造半导体器件的方法
CN1299349C (zh) 双镶嵌工艺中两阶段去除介层洞光刻胶的方法
JP2006073569A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant