CN1299349C - 双镶嵌工艺中两阶段去除介层洞光刻胶的方法 - Google Patents

双镶嵌工艺中两阶段去除介层洞光刻胶的方法 Download PDF

Info

Publication number
CN1299349C
CN1299349C CNB200410037530XA CN200410037530A CN1299349C CN 1299349 C CN1299349 C CN 1299349C CN B200410037530X A CNB200410037530X A CN B200410037530XA CN 200410037530 A CN200410037530 A CN 200410037530A CN 1299349 C CN1299349 C CN 1299349C
Authority
CN
China
Prior art keywords
interlayer hole
photoresist
layer
dual
stages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB200410037530XA
Other languages
English (en)
Other versions
CN1691306A (zh
Inventor
吴至宁
连文良
李忠儒
李美龄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB200410037530XA priority Critical patent/CN1299349C/zh
Publication of CN1691306A publication Critical patent/CN1691306A/zh
Application granted granted Critical
Publication of CN1299349C publication Critical patent/CN1299349C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种双镶嵌工艺中两阶段去除介层洞光刻胶的方法,可以避免导线沟渠变形。首先,第一步骤中以惰性气体(如氦气、氩气、氮气等)/四氟甲烷(CF4)等离子体对介层洞光刻胶进行反应时间小于20秒的短时间接触。然后,在第二步骤中以还原性气体等离子体去除剩余的介层洞光刻胶,可避免对含碳量较高的低介电常数材料构成伤害。

Description

双镶嵌工艺中两阶段去除介层洞光刻胶的方法
技术领域
本发明涉及一种双镶嵌(dual damascene)工艺,尤其是指一种应用于部分介层洞(partial-via)双镶嵌工艺中采用两阶段(two-step)去除介层洞光刻胶(via photo)的方法,可以有效地避免碳耗竭(carbon-depletion)以及导线沟渠变形。
背景技术
铜双镶嵌(dual damascene)技术搭配低介电常数(low-k)介电层为目前所知的对于高积集度、高速(high-speed)逻辑集成电路芯片制造以及针对0.18微米以下的深次微米(deep sub-micro)半导体工艺中最佳的金属内连线解决方案。这是由于铜具有低电阻值(比铝低30%)以及较佳的抗电迁(electromigration resistance)的特性,而低介电常数材料则可帮助降低金属导线之间的RC延迟(RC delay),由此可知,低介电常数材料搭配铜金属双镶嵌内连线技术在集成电路工艺中显得日益重要。其中,低介电常数材料由最初的含氟二氧化硅(F-SiO2)、有机硅玻璃(organosilicate,OSG),一直演变到目前的超低介电常数(Ultra low-k,ULK)材料(k<2.5)。
如本领域的技术人员所知,制作组件最小尺寸在90纳米(nm)及以下的微影技术需使用到193nm光刻胶,而由于193nm光刻胶的蚀刻抵挡能力较差,为此,使用193nm光刻胶的双镶嵌工艺往往搭配使用含有金属层的硬蚀刻屏蔽,以补光刻胶抗蚀刻能力的不足。金属层的导入,使得去除光刻胶的蚀刻更加艰辛。这是由于光刻胶层上往往会有等离子体蚀刻所产生的金属衍生物,需要用氧化力较强的氧气等离子体去除,才能将底下的剩余光刻胶去除干净,达到所要的表面洁净度。而由于ULK材料的碳含量比重较高,氧化力较强的蚀刻等离子体会对其造成负面影响。由此可知,传统的双镶嵌工艺已面临新的挑战,需要进一步的改进。
图1至图6显示现有技术中利用193nm光刻胶所进行的部分介层洞(partial-via)双镶嵌工艺六个主要阶段的剖面示意图。如图1所示(阶段1),半导体基底(未显示)上沉积一低介电常数(low-k)介电层1,接着依序形成碳化硅(SiC)层2、金属层3、硅氧(silicon oxide)层4,以及抗反射底层(BARC,bottom anti-reflective coating)5。接着涂布193nm光刻胶6,并以微影工艺配合光罩(mask)在光刻胶6中定义出导线沟渠开口7。193nm光刻胶6是用以定义导线沟渠结构,因此又将其称为“沟渠光刻胶(Trench Photo)”。金属层3可以是氮化钛(TiN)或氮化钽(TaN)。
如图2所示(阶段2),继续通过定义在沟渠光刻胶6内的导线沟渠开口7向下蚀刻,在碳化硅层2、金属层3以及硅氧层4所构成的堆栈屏蔽中形成沟渠开口8,蚀刻并停止在碳化硅层2。然后,将沟渠光刻胶6去除。
接着,如图3所示(阶段3),在沟渠开口8内填入抗反射底层9,并在抗反射底层9上形成193nm光刻胶层10。由于193nm光刻胶层10是用以定义金属内连线中的介层洞(via),因此又将其称为“介层洞光刻胶(ViaPhoto)”。并于光刻胶层10中利用微影工艺定义介层洞(via)开口11。
继续,如图4所示(阶段4),以介层洞光刻胶10为蚀刻屏蔽,通过介层洞开口11向下蚀刻抗反射底层9、碳化硅层2,一直蚀刻至部分的低介电常数(low-k)介电层1停止,形成“部分(partial)”介层洞开口12。之所以称为“部分”介层洞开口12是因为介层洞并未穿过整层的低介电常数(low-k)介电层1。
随后进行到阶段5,以氧化力强的氧气等离子体去除剩下的介层洞光刻胶10以及介层洞光刻胶10表面上的金属衍生物,并去除抗反射底层9。然而,由于ULK等低介电常数材料的碳含量比重较高,长时间暴露在氧化力较强的氧气等离子体环境中,将对其造成所谓的碳耗竭(carbon-depleted)层13,如图5所示。
请同时参阅图5以及图6,图6中所示的第六阶段是利用反应性离子蚀刻将硬屏蔽的沟渠及介层洞图案转移至低介电常数(low-k)介电层1。由于碳耗竭层13中的碳原子已在先前的光刻胶去除(photoresiststripping)步骤中被消耗掉,使得其结构松散,导致在后续的蚀刻步骤中产生导线沟渠结构扭曲变形(distortion)的现象。图6中的虚线即表示原先预计的导线沟渠结构位置及剖面轮廓,而实际上的导线沟渠结构位置则已经外扩变形。
发明内容
本发明的主要目的在于提供一种应用于部分介层洞(partial-via)双镶嵌工艺中采用两阶段(two-step)去除介层洞光刻胶(via photo)的方法,可以有效地避免碳耗竭(carbon-depletion)以及导线沟渠变形。
为达上述目的,本发明提供的一种双镶嵌工艺中两阶段去除介层洞光刻胶的方法,包含有下列步骤:提供一半导体基底,其上依序形成有介电层、形成于该介电层上的硬屏蔽层,以及设于该硬屏蔽层上的第一抗反射底层(BARC),其中所述硬屏蔽层至少包含有一金属层;于第一抗反射底层上形成一沟渠光刻胶层,其具有导线沟渠开口暴露出部分的第一抗反射底层;通过所述导线沟渠开口蚀刻第一抗反射底层以及硬屏蔽层,以在硬屏蔽层蚀刻一凹陷沟渠;去除所述沟渠光刻胶层以及第一抗反射底层;沉积第二抗反射底层,并填满硬屏蔽层上的凹陷沟渠;于第二抗反射底层上形成一介层洞光刻胶层,其具有介层洞开口暴露出部分的第二抗反射底层;通过介层洞开口蚀穿第二抗反射底层、硬屏蔽层以及蚀刻部分介电层,以在介电层蚀刻一介层洞凹陷;以及以两阶段去除介层洞光刻胶层,包含有第一步骤:以惰性气体和氟烷(fluorocarbon)离子体对该介层洞光刻胶进行反应时间小于20秒的短时间接触,然后,进行第二步骤:以还原性(reducing)气体等离子体去除剩余的介层洞光刻胶。
根据本发明的具体实施方案,所述硬屏蔽层还包含有碳化硅层以及硅氧层,而所述金属层夹于该碳化硅层以及硅氧层之间,该金属层可为氮化钛(TiN)或氮化钽(TaN)所构成;所述沟渠光刻胶层或介层洞光刻胶层可分别为193nm光刻胶;所述惰性气体包含有氦气、氩气、氮气;所述氟烷优选包含有四氟甲烷(CF4);所述还原性气体等离子体包含有氮气和氢气、氦气和氢气、或氨气;所述介电层是由k<2.5的超低介电常数(ULK)材料所构成。
同时,本发明提供了一种部分介层洞(partial-via)双镶嵌工艺,包含有下列步骤:提供一半导体基底,其上依序形成有介电层、形成于该介电层上的硬屏蔽层,以及设于该硬屏蔽层上的第一抗反射底层(BARC),其中所述硬屏蔽层至少包含有一金属层;于第一抗反射底层上形成第一光刻胶层,其具有一导线沟渠开口暴露出部分的第一抗反射底层;通过所述导线沟渠开口蚀刻第一抗反射底层以及硬屏蔽层,以在硬屏蔽层蚀刻一凹陷沟渠;去除第一光刻胶层以及第一抗反射底层;沉积第二抗反射底层,并填满硬屏蔽层上的凹陷沟渠;于第二抗反射底层上形成第二光刻胶层,其具有一介层洞开口暴露出部分的第二抗反射底层;通过所述介层洞开口蚀穿第二抗反射底层、硬屏蔽层以及蚀刻部分介电层,以在介电层蚀刻一介层洞凹陷;以惰性气体和四氟甲烷(CF4)等离子体对所述第二光刻胶进行反应时间小于20秒的短时间接触清洗;接着以还原性气体等离子体完全去除剩余的介层洞光刻胶;以及进行一干蚀刻工艺,经由介层洞凹陷蚀刻介电层。
根据本发明的具体实施方案,所述硬屏蔽层还包含有碳化硅层以及硅氧层,而所述金属层是夹于该碳化硅层以及硅氧层之间,该金属层可为氮化钛(TiN)或氮化钽(TaN)所构成;所述第一光刻胶层或第二光刻胶层可分别为193nm光刻胶;所述介电层优选是由超低介电常数(ULK,k<2.5)材料所构成;所述惰性气体包含有氦气、氩气、氮气;所述还原性气体等离子体包含有氮气和氢气、氦气和氢气、或氨气。
本发明提供的双镶嵌工艺中两阶段去除介层洞光刻胶的方法,可避免对含碳量较高的低介电常数材料构成伤害,以有效地避免碳耗竭以及导线沟渠变形。
附图说明
图1至图6分别为现有技术利用193nm光刻胶进行的双镶嵌工艺中六个阶段的剖面示意图。
图7为本发明优选实施例方法的示意图。
图中符号说明:
1介电层            2碳化硅层        3金属层          4硅氧层
5抗反射底层        6光刻胶          7导线沟渠开口
8沟渠开口          9抗反射底层      10介层洞光刻胶
11介层洞开口       12介层洞开口     13碳耗竭层
具体实施方式
为使阅读者能更进一步了解本发明的特征及技术内容,请结合附图参阅以下有关本发明的详细说明,然而所述附图及说明仅供参考,并非用来对本发明加以限制。
请参阅图7中的(a)及(b),为本发明优选实施例方法的示意图。本发明的双镶嵌工艺与前述传统双镶嵌工艺同样可大致区分为六个阶段,本发明的双镶嵌工艺的阶段1至阶段4与前述传统双镶嵌阶段1至阶段4步骤相同,因此不再赘述。本发明第一优选实施例方法仅以阶段4至阶段5开始说明,而相同组件也沿用同样的符号或编号。
首先,如图7中(a)所示,利用193nm光刻胶(介层洞光刻胶)10为蚀刻屏蔽,进行干蚀刻,向下蚀刻抗反射底层9、碳化硅层2,一直蚀刻至部分的介电层1停止,形成介层洞开口(partial via opening)12。依据本发明的优选实施例,金属层3为氮化钛(TiN)或氮化钽(TaN)所构成。介电层1可以为CVD型掺碳硅氧层(CVD-type carbon-doped silicon oxide)、应用材料公司(Applied Materials Co.)的低介电常数黑钻(black diamond)或类似的超低介电常数(ULK)材料。接着,相对于传统技术中以氧气等离子体进行对剩余介层洞光刻胶10的灰化(ashing)去除,本发明为避免传统技术中氧气等离子体对暴露的介电层1构成碳耗竭的问题,则改为两步骤进行光刻胶灰化去除:首先,以惰性气体(如氦气、氩气、氮气等)/四氟甲烷(CF4)等离子体对剩余介层洞光刻胶10以及抗反射底层9进行短时间的接触。根据本发明的优选实施例,以200sccm氩气(Ar)/5-10sccm四氟甲烷的组合为例,其反应时间小于20秒(sec),优选约为10秒。利用四氟甲烷等离子体可以有效去除沉淀于剩余介层洞光刻胶10表面上的金属衍生物。若反应时间拉长至超过20秒,则四氟甲烷(CF4)等离子体对介电层1开始有碳耗竭的顾虑。此外,本实施例优选使用四氟甲烷,因为其它含碳氢的氟烷气体(如CHF3、CH2F2等)可能会形成高分子残留物。接着,以还原性气体等离子体,例如氮气/氢气、氦气/氢气或氨气继续去除剩余的介层洞光刻胶10。
根据本发明的优选具体实施方案,从图7所示(a)到(b)的过程中可包括两个步骤:步骤一,可选用Ar/CF4等离子体对剩余介层洞光刻胶10以及抗反射底层9进行短时间的接触,反应时间小于20秒;步骤二选用N2/H2等离子体继续去除剩余的介层洞光刻胶10。
以上所述仅为本发明的优选实施例,凡依本发明的内容所做的均等变化与修饰,均应属于本发明的保护范围。

Claims (9)

1.一种双镶嵌工艺中两阶段去除介层洞光刻胶的方法,包含有下列步骤:
提供一半导体基底,其上依序形成有介电层、形成于该介电层上的硬屏蔽层,以及设于该硬屏蔽层上的第一抗反射底层,其中所述硬屏蔽层至少包含有一金属层;
于第一抗反射底层上形成一沟渠光刻胶层,其具有导线沟渠开口可暴露出部分的第一抗反射底层;
通过所述导线沟渠开口蚀刻第一抗反射底层以及硬屏蔽层,以在硬屏蔽层蚀刻一凹陷沟渠;
去除所述沟渠光刻胶层以及第一抗反射底层;
沉积第二抗反射底层,并填满硬屏蔽层上的凹陷沟渠;
于第二抗反射底层上形成一介层洞光刻胶层,其具有介层洞开口暴露出部分的第二抗反射底层;
通过介层洞开口蚀穿第二抗反射底层、硬屏蔽层以及蚀刻部分介电层,以在介电层蚀刻一介层洞凹陷;以及
以两阶段去除介层洞光刻胶层,包含有第一步骤:以惰性气体和氟烷等离子体对该介层洞光刻胶进行反应时间小于20秒的短时间接触,然后,进行第二步骤:以还原性气体等离子体去除剩余的介层洞光刻胶。
2.如权利要求1所述的双镶嵌工艺中两阶段去除介层洞光刻胶的方法,其中所述硬屏蔽层还包含有碳化硅层以及硅氧层,而所述金属层夹于该碳化硅层以及硅氧层之间。
3.如权利要求1所述的双镶嵌工艺中两阶段去除介层洞光刻胶的方法,其中所述金属层为氮化钛或氮化钽所构成。
4.如权利要求1所述的双镶嵌工艺中两阶段去除介层洞光刻胶的方法,其中所述沟渠光刻胶层为193nm光刻胶。
5.如权利要求1所述的双镶嵌工艺中两阶段去除介层洞光刻胶的方法,其中所述介层洞光刻胶层为193nm光刻胶。
6.如权利要求1所述的双镶嵌工艺中两阶段去除介层洞光刻胶的方法,其中所述惰性气体包含有氦气、氩气、氮气。
7.如权利要求1所述的双镶嵌工艺中两阶段去除介层洞光刻胶的方法,其中所述氟烷包含有四氟甲烷。
8.如权利要求1所述的双镶嵌工艺中两阶段去除介层洞光刻胶的方法,其中所述还原性气体等离子体包含有氮气和氢气、氦气和氢气、或氨气。
9.如权利要求1所述的双镶嵌工艺中两阶段去除介层洞光刻胶的方法,其中所述介电层是由k<2.5的超低介电常数材料所构成。
CNB200410037530XA 2004-04-28 2004-04-28 双镶嵌工艺中两阶段去除介层洞光刻胶的方法 Expired - Lifetime CN1299349C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200410037530XA CN1299349C (zh) 2004-04-28 2004-04-28 双镶嵌工艺中两阶段去除介层洞光刻胶的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200410037530XA CN1299349C (zh) 2004-04-28 2004-04-28 双镶嵌工艺中两阶段去除介层洞光刻胶的方法

Publications (2)

Publication Number Publication Date
CN1691306A CN1691306A (zh) 2005-11-02
CN1299349C true CN1299349C (zh) 2007-02-07

Family

ID=35346607

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410037530XA Expired - Lifetime CN1299349C (zh) 2004-04-28 2004-04-28 双镶嵌工艺中两阶段去除介层洞光刻胶的方法

Country Status (1)

Country Link
CN (1) CN1299349C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420121B (zh) * 2011-05-26 2013-12-04 上海华力微电子有限公司 一种针对氟基等离子体刻蚀后的氮化钛薄膜的处理方法
CN102610496B (zh) * 2012-03-31 2017-11-07 上海集成电路研发中心有限公司 大高宽比结构的去胶方法
US8710660B2 (en) * 2012-07-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect scheme including aluminum metal line in low-k dielectric

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847460A (en) * 1995-12-19 1998-12-08 Stmicroelectronics, Inc. Submicron contacts and vias in an integrated circuit
US6365504B1 (en) * 1999-10-15 2002-04-02 Tsmc-Acer Semiconductor Manufacturing Corporation Self aligned dual damascene method
CN1459844A (zh) * 2002-04-17 2003-12-03 三星电子株式会社 使用低-k介电材料形成双大马士革互连的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847460A (en) * 1995-12-19 1998-12-08 Stmicroelectronics, Inc. Submicron contacts and vias in an integrated circuit
US6365504B1 (en) * 1999-10-15 2002-04-02 Tsmc-Acer Semiconductor Manufacturing Corporation Self aligned dual damascene method
CN1459844A (zh) * 2002-04-17 2003-12-03 三星电子株式会社 使用低-k介电材料形成双大马士革互连的方法

Also Published As

Publication number Publication date
CN1691306A (zh) 2005-11-02

Similar Documents

Publication Publication Date Title
US7319274B2 (en) Methods for selective integration of airgaps and devices made by such methods
JP5186086B2 (ja) デュアル・ダマシン・パターニング・アプローチ
US20060246717A1 (en) Method for fabricating a dual damascene and polymer removal
US6225217B1 (en) Method of manufacturing semiconductor device having multilayer wiring
US7125792B2 (en) Dual damascene structure and method
US6583067B2 (en) Method of avoiding dielectric layer deterioration with a low dielectric constant
US20120061840A1 (en) Damascene interconnection structure and dual damascene process thereof
US6797627B1 (en) Dry-wet-dry solvent-free process after stop layer etch in dual damascene process
US7067435B2 (en) Method for etch-stop layer etching during damascene dielectric etching with low polymerization
CN100561729C (zh) 双镶嵌结构的制造方法
US7378343B2 (en) Dual damascence process utilizing teos-based silicon oxide cap layer having reduced carbon content
CN100353520C (zh) 制作双镶嵌结构以及清除其残余聚合物的方法
US20060205207A1 (en) Method for forming dual damascene with improved etch profiles
US20040219796A1 (en) Plasma etching process
US7172976B2 (en) Extrusion-free wet cleaning process for copper-dual damascene structures
US20050239286A1 (en) Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene features
KR101192410B1 (ko) 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법
US6790772B2 (en) Dual damascene processing method using silicon rich oxide layer thereof and its structure
CN1299349C (zh) 双镶嵌工艺中两阶段去除介层洞光刻胶的方法
US8053359B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US20060134921A1 (en) Plasma etching process
EP1646083B1 (en) Alternative dual damascene patterning approach
KR20010059540A (ko) 반도체 소자의 금속배선 형성방법
Oehrlein et al. Pattern transfer into low dielectric constant materials by high-density plasma etching
TW200412650A (en) Dual damascene process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070207