CN103545245A - 半导体结构的形成方法及处理方法 - Google Patents

半导体结构的形成方法及处理方法 Download PDF

Info

Publication number
CN103545245A
CN103545245A CN201210238582.8A CN201210238582A CN103545245A CN 103545245 A CN103545245 A CN 103545245A CN 201210238582 A CN201210238582 A CN 201210238582A CN 103545245 A CN103545245 A CN 103545245A
Authority
CN
China
Prior art keywords
low dielectric
dielectric material
material layer
hole
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210238582.8A
Other languages
English (en)
Other versions
CN103545245B (zh
Inventor
刘焕新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210238582.8A priority Critical patent/CN103545245B/zh
Publication of CN103545245A publication Critical patent/CN103545245A/zh
Application granted granted Critical
Publication of CN103545245B publication Critical patent/CN103545245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体结构的形成方法和处理方法，所述半导体结构的形成方法包括：提供半导体基底；在所述半导体基底上形成低介电材料层；刻蚀所述低介电材料层，在所述低介电材料层内形成通孔或沟槽；对所述形成有通孔或沟槽的低介电材料层进行退火，所述退火在氮气、氘气和氢气的混合气体、氮气和氘气的混合气体或氮气和氢气的混合气体的氛围下进行；在所述退火之后在所述通孔或沟槽内填充金属材料。与现有技术相比，本发明通过对低介电材料层形成的层间介质层在氮气为主的混合气体中进行退火，使得所述层间介质层在形成通孔或者沟槽时候升高的介电常数值得到降低。

Description

半导体结构的形成方法及处理方法
技术领域
本发明涉及半导体制作工艺，尤其涉及一种对金属互连结构的的形成方法及处理方法。
背景技术
随着超大规模集成电路（ULSI）的发展，半导体器件的特征尺寸不断缩小，线宽变窄，导致互连线之间阻容耦合增大，从而使得信号传送延时、干扰噪声增强和功率耗散增大，器件频率受到抑制。这些问题，已经成为发展高速、高密度、低功耗和多功能集成电路的瓶颈。采用低介电常数（Low k）介质薄膜代替传统SiO2介质（k≈4）作为层间介质材料是降低互连延迟、串扰和能耗的重要手段。
美国半导体工业协会1997年发布的《美国国家半导体技术发展目标》报告认为，当集成电路的特征尺寸为0.18μm时需要介电常数k为2.5~3.0的介电材料；特征尺寸为0.15μm时需要介电常数k为2.0~2.5的介电材料；特征尺寸为0.13μm时则需要介电常数k小于2.0的超低介电材料。
由于空气是目前能获得的最低K值的材料（K=1.0），在介质层中形成空气隙或孔洞可以有效的降低介质层的K值。因此，为了能使得介电常数低于2.0，现在广泛应用的超低介电材料为多孔材料。但是由于多孔材料的多孔性，在除去光刻胶、湿法刻蚀或清洗的过程中，多孔材料容易吸附水汽或者有机杂质，且所述水汽和有机杂质可能与多孔材料发生反应，使得原本具有低介电常数的超低介质层受到损伤，超低介质层的介电常数增大，影响了互连结构的电学性能。类似的，低介电材料也会出现相似的问题，只是受影响的程度较低。
发明内容
本发明解决的问题是：由于除去光刻胶、湿法刻蚀或清洗等步骤，使低介电膜层中滞留或吸附大量水汽和有机物，导致介电常数K升高。
为解决上述问题，本发明提出了一种半导体结构的形成方法，包括：
提供半导体基底；
在所述半导体基底上形成低介电材料层；
刻蚀所述低介电材料层，在所述低介电材料层内形成通孔或沟槽；
对形成有通孔或沟槽的低介电材料层进行退火，所述退火在氮气、氘气和氢气的混合气体、氮气和氘气的混合气体或氮气和氢气的混合气体的氛围下进行；
在所述退火之后在所述通孔或沟槽内填充金属材料。
可选的，所述低介电材料层为介电常数小于2.55的超低介电材料层。
可选的，所述低介电材料层为多孔膜层。
可选的，所述低介电材料层是利用甩胶技术制备的多孔SiO2或多孔高聚物，或者是利用电子回旋共振等离子体制备的SiCOH膜层，或者是利用等离子体增强化学气相沉积技术制备的硅基纳米多孔膜层。
可选的，在所述低介电材料层内形成通孔或沟槽，包括：
利用双大马士革工艺在所述低介电材料层内形成通孔及连接通孔的沟槽。
可选的，刻蚀所述低介电材料层，在所述低介电材料层内形成通孔或沟槽，包括：
在所述低介电材料层上形成光刻胶图案；
利用所述光刻胶图案刻蚀所述低介电材料层；
利用灰化法去除所述光刻胶图案。
可选的，刻蚀所述低介电材料层，在所述低介电材料层内形成通孔或沟槽，包括：
在所述低介电材料层上形成硬掩膜层；
在所述硬掩膜层上形成光刻胶图案；
利用所述光刻胶图案刻蚀所述硬掩膜层；
利用刻蚀后的硬掩膜层作为掩模刻蚀所述低介电材料层。
可选的，在所述低介电材料层内形成通孔或沟槽后，退火之前还包括进行湿法清洗的步骤。
可选的，在所述通孔或沟槽内填充金属材料，包括：
在所述通孔或沟槽中沉积籽晶层；
利用电镀的方式在所述通孔或沟槽中填满金属材料。
可选的，所述填充金属材料的步骤中，所填充的金属材料为钨或铜。
可选的，所述退火的温度范围为280℃~450℃。
可选的，所述退火的时间范围为20min~60min。
可选的，所述退火的混合气体中，氮气所占体积流量比为90%~95%、氘气所占体积流量比为0~10%、氢气所占体积流量比为0~10%。
可选的，在所述湿法清洗后进行退火和填充金属的步骤，所述填充金属的方式包括：在所述通孔或沟槽中沉积籽晶层；
从所述湿法清洗结束到开始退火或从退火结束到开始沉积填充金属材料，之间的时间间隔控制在2小时以内。
本发明还提供了一种半导体结构的处理方法，所述半导体结构用于形成半导体金属互连结构，其包括低介电材料层、位于所述低介电材料层内的通孔或沟槽，所述处理方法用于减小所述导体金属互连结构的互连寄生电阻电容，包括：
对所述低介电材料层进行退火；
所述退火在氮气、氘气和氢气的混合气体的氛围下进行。
与现有技术相比，本发明具有以下优点：通过对低介电材料层形成的层间介质层在氮气、氘气和氢气的混合气体、氮气和氘气的混合气体或氮气和氢气的混合气体中进行退火，使得所述层间介质层具有如下的优点：其在形成通孔或者沟槽时候升高的介电常数值得到降低，从而降低了金属互连结构中的电流滞留；增强了阻挡层/籽晶层与层间介质层之间的黏附力；减少铜电镀时产生的空洞。
附图说明
图1至图7为本发明提供的实施方式中的工艺过程中各步骤的示意图。
具体实施方式
如背景技术所述，利用多孔的超低介电材料作为层间介质材料经常会出现超低介电材料的介电常数升高，从而并不能使得集成电路获得理想或预期的降低互连寄生电容电阻效果的情况。本发明的发明人经过多种处理方法的尝试和试验分析，最终将解决方案聚集到对低介电材料层特别是超低介电材料层在氮气、氘气和氢气的混合气体的氛围下进行退火的方法上。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
本实施例以低介电材料层作为金属互连层中的层间介质层为例来阐述本发明的主要构思。其中金属互连层为集成电路上将有源器件按照设计要求连接起来形成一个完整的电路和系统的材料层，其包括层间介质层和金属层。所述层间介质层中形成有连接上下两金属层的通孔和连接若干通孔的沟槽，所述金属层填充在所述通孔和沟槽中。现有半导体工艺一般采用大马士革工艺来形成所述金属互连层的结构。所述大马士革工艺一般在一层层间介质层中形成通孔或者沟槽，或者在上下两层层间介质层中通过光刻、刻蚀形成通孔和沟槽，通过清洗去除光刻胶或刻蚀中形成的聚合物，再在所述通孔或者沟槽中填充金属。所述填充金属的方法一般为电镀。整个过程中，所述层间介质层中的孔隙都不断的吸附入湿气或者别的杂质气体，其中所述清洗的过程为使得所述作为层间介质层的低介电材料层中吸附入湿气的主要过程。本实施例以在这样一个过程中形成的其层间介质层保持有低介电常数的金属互连层的半导体结构为例来进行详细说明。
具体的，本实施例的工艺过程包括：
执行步骤S1：提供半导体基底；
所述半导体基底可以为已形成有晶体管、电容器或电阻器等功能器件的硅衬底、SOI衬底或砷化镓衬底等。
结合图1所示，在本实施例中，所提供的半导体基底100是形成有MOS晶体管的硅衬底100，其包括大体由源区1、漏区2以及栅极3组成的MOS晶体管。
执行步骤S2：在所述半导体基底上形成低介电材料层；
所述低介电材料层101可以是介电常数（k）小于4的普通低介电材料层，也可以是介电常数（k）小于2的超低介电材料层。在实际工艺中，可以根据工艺的精度选择低介电材料层。比如，当工艺的特征尺寸为0.18μm时，选择介电常数（k）为2.55~3.0的介电材料层；特征尺寸为0.15μm时，选择介电常数（k）为2.0~2.55的介电材料层；特征尺寸为0.13μm时，选择介电常数（k）小于2.0的超低介电材料。优选的，本实施例中，采用介电常数小于2.55的超低介电材料层。
在已知技术中，介电材料的多孔化处理是降低其介电常数而将其转变为超低介电材料的方法，并且它也将在纳米级半导体结构中成为主流的层间介电材料。在本实施例中，所述低介电材料层可以是利用甩胶技术（SOD）制备的多孔SiO2层或多孔高聚物层，也可以是利用电子回旋共振（ECR）等离子体制备的SiCOH薄膜，还可以是采用等离子体增强化学气相沉积（PECVD，Plasma Enhanced Chemical Vapor Deposition）技术制备的硅基纳米多孔薄膜。仍然结合图1所示，利用上述方法制备的低介电材料层101形成在半导体基底100上。而后，可以利用平坦化工艺，例如化学机械研磨（CMP），对其表面进行处理而获得平整表面，以方便后续加工。
执行步骤S3：利用光刻在所述低介电材料层上形成具有通孔或者沟槽图案的光刻胶；
优选的，在低介电材料层101上形成光刻胶之前，在所述低介电材料层101上沉积一层硬掩膜层102，如图1所示。所述硬掩膜层102可以为利用化学气相沉积工艺形成的氮化硅层。而后，在所述硬掩膜层102上形成作为抗反射层的底部有机涂层（未图示）。
然后，再在底部有机涂层上旋涂光刻胶，通过对光刻胶进行曝光、显影，以形成光刻胶图案103。所述光刻胶图案103与后续步骤中待形成的通孔或沟槽的图形相一致，其具体结构如图2所示。
执行步骤S4：以光刻胶为掩模刻蚀所述低介电材料层，以形成通孔或沟槽；
以光刻胶图案103作为掩模，刻蚀所述硬掩膜层102，在硬掩膜层102中形成所要刻蚀的通孔或沟槽的图形。再以所述硬掩膜层102作为掩模，刻蚀所述低介电材料层101，在所述低介电材料层101内形成通孔（未标示）或者沟槽，形成的结构如图3所示。在本实施例中，所述低介电材料层101内形成的是金属插塞的通孔。在其它实施例中，也可以利用双大马士革工艺同时在所述低介电材料层内形成通孔及连接多个通孔的沟槽。
在其它实施例中，直接在低介电材料层101上形成光刻胶，则也可以直接以光刻胶图案作为掩模对低介电材料层101进行刻蚀而形成通孔或沟槽。
所述刻蚀的方法为等离子体干法刻蚀。并且，在刻蚀所述低介电材料层101的过程中，刻蚀剂和被刻蚀的物质会产生聚合物4，堆积在所刻蚀的通孔或者沟槽底部和侧壁。
执行步骤S5：利用灰化法去除光刻胶；
光刻胶一般为有机物，去除的方法一般采用灰化法。具体操作在等离子腔室中进行，腔室内的温度为200-300℃，压力为500~2000mTorr，功率为500~3000W，导入的O2流量为200~1000sccm。
执行步骤S6：用清洗液清洗所述通孔或者沟槽；
由于前面步骤S4中刻蚀产生的聚合物4堆积在通孔或沟槽的底部和侧壁。为了防止其对后续结构的制作或最终形成的集成电路的性能产生影响，需要在后续步骤进行之前进行去除在通孔或沟槽的侧壁堆积的聚合物4的步骤。
所述去除在通孔或沟槽的侧壁堆积的聚合物4的方法为清洗。有很多种清洗液能够实现本步骤的去除通孔或沟槽侧壁的聚合物的目的，如HF水溶液，特殊药液+H2O2溶液等等。经过步骤S5的去除光刻胶，以及本步骤的清洗掉聚合物4后，形成结构如图4所示。
需要说明的是，由于低介电材料层101为多孔薄膜，在清洗步骤中，其不可避免的会吸收清洗溶液中的水分而受潮。
事实上，不只是去除聚合物4的步骤，去除光刻胶残留物的步骤或其它清洗步骤，甚至只是长时间的将其直接暴露在空气中，也会使得低介电材料层101吸水受潮或者吸入别的杂质气体，从而导致最终形成的半导体结构的互连线的电阻电容增大，也就是使得RC系数增大。
执行步骤S7：对所述形成好通孔或沟槽的低介电材料层进行退火，所述退火在氮气、氘气和氢气的混合气体的氛围下进行；
其中，经过发明人对不同方案的多次实践，得到对低介电材料层在纯氮气环境下进行退火能够驱除低介电材料层中的湿气和其它杂质气体；在氮气中增加氢气作为退火环境，能够有助于氮气和氢气在低介电材料层的孔隙中钻得更深，而能实现比纯氮气更好的驱除湿气和其它杂质气体的效果；在氮气和氢气中再增加氘气作为退火环境，驱除效果会比只用氮气和氢气作为退火环境时更好，而且氘气能够对低介电材料层有钝化保护作用，防止退火结束后湿气或者别的杂质气体进一步的被吸附到低介电材料层的孔隙内。
具体的，所述退火的温度范围为280℃~450℃，所述退火的时间范围为20min~60min，所述退火的混合气体中，氮气所占流量体积流量比为90%~95%、氘气所占流量体积流量比为0~10%、氢气所占流量体积流量比为0~10%。当氘气为零时，即为氮气和氢气的混合气体；当氢气为零时，，即为氮气和氘气的混合气体。
执行步骤S8：在所述退火之后在所述通孔或沟槽内填充金属材料。
形成好通孔或者沟槽之后，就需要在其中填充金属材料以形成金属互连线。所填充的金属材料可以是铜、钨或其它金属。在本实施例中，填充的金属材料为铜。
如图5所示，填充金属材料前，可以预先沉积阻挡层104在所述通孔或者沟槽的底部和侧壁，以阻挡铜的扩散。所述阻挡层可以为氮化钽。
填充金属材料的步骤包括以下两个步骤：
步骤S81：在所述通孔或沟槽的底部及侧壁沉积籽晶层；
沉积籽晶层的方式可以为溅射。所述籽晶层为铜籽晶层（未图示），其作用是为后续的铜电镀工艺提供导电层。
步骤S82：利用电镀(ECP）的方式在所述通孔或沟槽内填满金属材料105。
电镀前，将形成有籽晶层的通孔或沟槽浸没在电镀槽的电镀液中。所述电镀液是包含有铜离子的溶液，比如硫酸铜。电镀过程中，将电镀液接阳极，籽晶层作为阴极，在阳极和阴极之间通电；在电场作用下，解析出的铜会附着在所述通孔或沟槽的籽晶层上。铜电镀层完全填满所述通孔或沟槽后，终止电镀。
如果之前的层间介质层中仍有水分或者杂质气体，在这一步骤中，水汽或者杂质气体会渗出来影响，使得形成阻挡层/籽晶层不能很好的粘附在通孔或者沟槽的内壁上，并且在电镀铜的时候，会影响铜的填充，在填充的铜中形成空洞。所以，本实施例中提供的在氮气为主的混合气体下进行退火的方法，不仅使得在形成通孔或者沟槽时候升高的介电常数值得到降低，还改善了阻挡层/籽晶层与超低介电材料层之间的黏附力和减少铜电镀时产生的空洞。
另外，优选的，从所述湿法清洗结束到开始热退火或从热退火结束到开始沉积籽晶层，之间的时间间隔控制在2小时以内，以能较好的实现或者维持降低介电常数的效果。
电镀过程中形成的金属材料105通常会超出所述通孔或沟槽，并可能会形成在两侧的硬掩膜层102表面。因而，本实施例采用化学机械研磨工艺将其表面磨平，至露出硬掩膜层102方终止研磨。最终形成结构如图6所示。
可以采用等离子体增强化学气相沉积技术制备硅基纳米多孔薄膜的工艺形成另一层低介电材料层101'。形成结构如图7所示。然后，可以按照与前面类似的方法对其处理，比如形成通孔、退火、填充金属材料等，从而形成另一层的互连孔。并且，对于具有多层互连孔的半导体结构而言，其每一层互连孔都可以以上述方法形成或处理。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体基底；
在所述半导体基底上形成低介电材料层；
刻蚀所述低介电材料层，在所述低介电材料层内形成通孔或沟槽；
对所述形成有通孔或沟槽的低介电材料层进行退火，所述退火在氮气、氘气和氢气的混合气体、氮气和氘气的混合气体或氮气和氢气的混合气体的氛围下进行；
在所述退火之后在所述通孔或沟槽内填充金属材料。
2.如权利要求1所述的形成方法，其特征在于，所述低介电材料层为介电常数小于2.55的超低介电材料层。
3.如权利要求1所述的形成方法，其特征在于，所述低介电材料层为多孔膜层。
4.如权利要求3所述的形成方法，其特征在于，所述低介电材料层是利用甩胶技术制备的多孔SiO2或多孔高聚物，或者是利用电子回旋共振等离子体制备的SiCOH膜层，或者是利用等离子体增强化学气相沉积技术制备的硅基纳米多孔膜层。
5.如权利要求1所述的形成方法，其特征在于，在所述低介电材料层内形成通孔或沟槽，包括：
利用双大马士革工艺在所述低介电材料层内形成通孔及连接通孔的沟槽。
6.如权利要求1所述的形成方法，其特征在于，刻蚀所述低介电材料层，在所述低介电材料层内形成通孔或沟槽，包括：
在所述低介电材料层上形成光刻胶图案；
利用所述光刻胶图案刻蚀所述低介电材料层；
利用灰化法去除所述光刻胶图案。
7.如权利要求1所述的形成方法，其特征在于，刻蚀所述低介电材料层，在所述低介电材料层内形成通孔或沟槽，包括：
在所述低介电材料层上形成硬掩膜层；
在所述硬掩膜层上形成光刻胶图案；
利用所述光刻胶图案刻蚀所述硬掩膜层；
利用刻蚀后的硬掩膜层作为掩模刻蚀所述低介电材料层。
8.如权利要求1所述的形成方法，其特征在于，在所述低介电材料层内形成通孔或沟槽后，退火之前还包括进行湿法清洗的步骤。
9.如权利要求1所述的形成方法，其特征在于，在所述通孔或沟槽内填充金属材料，包括：
在所述通孔或沟槽中沉积籽晶层；
利用电镀的方式在所述通孔或沟槽中填满金属材料。
10.如权利要求1的形成方法，其特征在于，所述填充金属材料的步骤中，所填充的金属材料为钨或铜。
11.如权利要求1所述的形成方法，其特征在于，所述退火的温度范围为280℃~450℃。
12.如权利要求1所述的形成方法，其特征在于，所述退火的时间范围为20min~60min。
13.如权利要求1所述的形成方法，其特征在于，所述退火的混合气体中，氮气所占体积流量比为90%~95%、氘气所占体积流量比为0~10%、氢气所占体积流量比为0~10%。
14.如权利要求8所述的形成方法，其特征在于，从所述湿法清洗结束到开始退火或从退火结束到开始沉积填充金属材料，之间的时间间隔控制在2小时以内。
15.一种半导体结构的处理方法，其特征在于，所述半导体结构用于形成半导体金属互连结构，其包括低介电材料层、位于所述低介电材料层内的通孔或沟槽，所述处理方法用于减小所述导体金属互连结构的互连寄生电阻电容，包括：
对所述低介电材料层进行退火；
所述退火在氮气、氘气和氢气的混合气体的氛围下进行。
16.如权利要求15所述的处理方法，其特征在于，所述低介电材料层为介电常数小于2.55的超低介电材料层。
17.如权利要求15所述的处理方法，其特征在于，所述低介电材料层为多孔膜层。
18.如权利要求15所述的处理方法，其特征在于，所述退火的的温度范围为280℃~450℃。
19.如权利要求15所述的处理方法，其特征在于，所述退火的时间范围为20min~60min。
20.如权利要求15所述的处理方法，其特征在于，所述退火的混合气体中，氮气所占体积流量比为90%~95%、氘气所占体积流量比为0~10%、氢气所占体积流量比为0~10%。
CN201210238582.8A 2012-07-10 2012-07-10 半导体结构的形成方法及处理方法 Active CN103545245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210238582.8A CN103545245B (zh) 2012-07-10 2012-07-10 半导体结构的形成方法及处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210238582.8A CN103545245B (zh) 2012-07-10 2012-07-10 半导体结构的形成方法及处理方法

Publications (2)

Publication Number Publication Date
CN103545245A true CN103545245A (zh) 2014-01-29
CN103545245B CN103545245B (zh) 2016-04-20

Family

ID=49968581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210238582.8A Active CN103545245B (zh) 2012-07-10 2012-07-10 半导体结构的形成方法及处理方法

Country Status (1)

Country Link
CN (1) CN103545245B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028269A (zh) * 2015-09-14 2018-05-11 高通股份有限公司 背侧耦合式对称变容管结构
CN114267736A (zh) * 2021-06-02 2022-04-01 青岛昇瑞光电科技有限公司 一种堆叠式全栅纳米片器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528462B1 (en) * 1999-07-29 2003-03-04 Rhein Chemie Rheinau Gmbh Process for inhibiting the emission of hydrogen sulfide and/or mercaptans from sulfurized organic compounds
US20050142854A1 (en) * 2003-12-31 2005-06-30 Lee Date G. Methods for preventing copper oxidation in a dual damascene process
CN1801474A (zh) * 2005-01-07 2006-07-12 联华电子股份有限公司 制作双镶嵌结构以及清除其残余聚合物的方法
CN102054783A (zh) * 2009-11-05 2011-05-11 上海华虹Nec电子有限公司 采用nd3和n2混合气体退火制造sonos闪存器件的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528462B1 (en) * 1999-07-29 2003-03-04 Rhein Chemie Rheinau Gmbh Process for inhibiting the emission of hydrogen sulfide and/or mercaptans from sulfurized organic compounds
US20050142854A1 (en) * 2003-12-31 2005-06-30 Lee Date G. Methods for preventing copper oxidation in a dual damascene process
CN1801474A (zh) * 2005-01-07 2006-07-12 联华电子股份有限公司 制作双镶嵌结构以及清除其残余聚合物的方法
CN102054783A (zh) * 2009-11-05 2011-05-11 上海华虹Nec电子有限公司 采用nd3和n2混合气体退火制造sonos闪存器件的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028269A (zh) * 2015-09-14 2018-05-11 高通股份有限公司 背侧耦合式对称变容管结构
CN108028269B (zh) * 2015-09-14 2019-06-28 高通股份有限公司 背侧耦合式对称变容管结构
CN114267736A (zh) * 2021-06-02 2022-04-01 青岛昇瑞光电科技有限公司 一种堆叠式全栅纳米片器件及其制造方法

Also Published As

Publication number Publication date
CN103545245B (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
KR102087183B1 (ko) 상호접속 구조체 및 방법
CN100403514C (zh) 半导体元件及其制造方法
CN101366116B (zh) 制造厚布线结构的双镶嵌工艺
CN102222643B (zh) 集成电路制作过程中冗余金属填充的方法及半导体器件
CN107731739B (zh) 半导体结构的形成方法
CN102412196A (zh) 金属铜大马士革互联结构的制造方法
CN104425357B (zh) 双镶嵌结构的形成方法
CN102364670A (zh) 金属铜大马士革互联结构的制造方法
CN103066014B (zh) 一种铜/空气隙的制备方法
CN103545245B (zh) 半导体结构的形成方法及处理方法
CN103545196B (zh) 金属互连线的制造方法
CN103377987B (zh) 半导体结构的形成方法及处理方法
CN102881639A (zh) 一种改善双大马士革工艺中kink缺陷的方法
CN103050433A (zh) 半导体的接触孔结构及其制作方法
CN103928389B (zh) 半导体结构的形成方法
CN102487038B (zh) 铜互连结构及其形成方法
CN103165514B (zh) 半导体结构及其形成方法
CN103730409A (zh) 半导体器件的制作方法、清洗方法和清洗系统
CN112885773A (zh) 半导体结构及其制作方法
CN105280550B (zh) 后道互连中实现空气隙的方法
CN211480005U (zh) 半导体结构
CN104851835A (zh) 金属互连结构及其形成方法
CN104658967A (zh) 一种半导体器件及其制造方法
CN104022071B (zh) 互连结构的形成方法
CN102543859A (zh) 改善金属互联工艺中多孔介质薄膜密封性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant