CN102543859A - 改善金属互联工艺中多孔介质薄膜密封性的方法 - Google Patents

改善金属互联工艺中多孔介质薄膜密封性的方法 Download PDF

Info

Publication number
CN102543859A
CN102543859A CN2012100487441A CN201210048744A CN102543859A CN 102543859 A CN102543859 A CN 102543859A CN 2012100487441 A CN2012100487441 A CN 2012100487441A CN 201210048744 A CN201210048744 A CN 201210048744A CN 102543859 A CN102543859 A CN 102543859A
Authority
CN
China
Prior art keywords
film
thin film
porous media
metal interconnection
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100487441A
Other languages
English (en)
Inventor
张景春
顾梅梅
陈建维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2012100487441A priority Critical patent/CN102543859A/zh
Publication of CN102543859A publication Critical patent/CN102543859A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种改善金属互联工艺中多孔介质薄膜密封性的方法。根据本发明的金属互联工艺方法包括：在多孔介质薄膜密封性上淀积阻挡薄膜；在所述阻挡薄膜上淀积介质薄膜；在所述介质薄膜上淀积硬掩膜以及硬掩膜覆盖层；执行单大马士革刻蚀工艺和/或双大马士革刻蚀工艺以刻蚀所述介质薄膜、所述硬掩膜以及所述硬掩膜覆盖层，从而暴露多孔介质薄膜的至少一部分孔；以及执行NH3等离子体处理，从而在所述多孔介质薄膜中的暴露的孔中的侧壁表面形成封闭层；然后淀积金属互联层。本发明针对大马士革刻蚀后的多孔介质薄膜，在淀积TaN/Ta之前，增加NH3等离子体处理工艺，对裸露的多孔介质薄膜进行封孔，提高器件的可靠性。

Description

改善金属互联工艺中多孔介质薄膜密封性的方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及改善金属互联中的多孔介质薄膜密封性的方法、以及采用了该金属互联中的改善多孔介质薄膜密封性的方法的金属互联制造方法。
背景技术
在半导体制造业中，低k(介电常数)材料的用途是为减小布线间的电容。特别是在亚45nm技术平台下，多孔低k材料作为用超低K(Ultra Low-k)材料可以缓和由于线宽减小导致的导线和介质层的电耦合增强效应。
但同时，这种多孔材料若长久暴露在空气中，容易吸收空气中的水汽，使介电常数增大，进而影响器件的可靠性和稳定性。
因此，在低K介质薄膜工艺中，用密封工艺(sealing process)来防止空气中潮湿气体进入并粘附在多孔中，从而保证器件的可靠性和稳定性。
J.Shoeb等人的文章(Juline Shoeb and Mark J.Kushner.Mechanisms forsealing of porous low-k SiOCH by combined He and NH3 plasma treatment.J.Vac.Sci.Technol.A 29，051305(2011)；doi：10.1116/1.3626534)报道过，多孔低K介质薄膜的密封可通过NH3等离子体处理来实现。在低介电常数电介质阻挡层工艺中，淀积之前存在前处理(NH3等离子体)的步骤，可将低K介质薄膜的微孔封住。
但是，在Cu互联工艺中，大马士革刻蚀后，TaN/Ta淀积工艺之前，尚缺乏这样的封孔工艺。实际上，如果低K介质薄膜长时间暴露于空气中，则水汽会进入低K介质薄膜，增加RC延迟，影响器件的可靠性。
具体地说，目前，Cu金属互联工艺步骤通常如下(以多层金属互联介质薄膜沉积为例)：
1)首先在多孔低K介质薄膜1上淀积多层金属互联中的低K阻挡薄膜3，并且，在低K阻挡薄膜3(例如SiHCN)淀积前，可以执行一步NH3等离子体处理的步骤，NH3等离子体处理的目的一是去除铜表面的氧化层，二是可以形成密封层2来将多孔低K介质薄膜1密封住；
2)多层金属互联中的低K介质薄膜4淀积：45nm工艺以下通常采用AMAT公司的多孔SiOC介质薄膜(例如SiHCON)；
3)多层金属互联中的氧化物/金属硬掩膜5以及硬掩膜覆盖层6的淀积；此后沉积光刻胶7，由此得到的结构如图1所示；
4)双大马士革刻蚀工艺；由此得到的结构如图2所示；
5)多层金属互联中的Cu阻挡层/晶种层8的淀积；由此得到的结构如图3所示。
大马士革刻蚀后，低k介质薄膜裸露于空气中，在Cu阻挡层/晶种层淀积之前，缺少对低K多孔介质薄膜表面的封孔处理工艺，若低K多孔介质薄膜与TaN阻挡层之间粘附性差，潮湿空气很容易进入孔隙，使低K材料介电常数增加，增加电路的RC延迟，降低器件的可靠性。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述问题，提供一种金属互联中的多孔介质薄膜制造方法以及金属互联制造方法，其能够在不影响Cu互联工艺集成的前提下，对大马士革工艺中裸露在外的多孔介质薄膜(尤其是低k多孔介质薄膜)增加封孔处理工艺，防止水汽进入低k介质薄膜导致的RC延迟增加，增强低k多孔介质薄膜与TaN界面的粘附力，提高器件的可靠性。
根据本发明的第一方面，提供了一种改善金属互联中的多孔介质薄膜密封性的方法，其包括：在多孔介质薄膜密封性上淀积阻挡薄膜；在所述阻挡薄膜上淀积介质薄膜；在所述介质薄膜上淀积硬掩膜以及硬掩膜覆盖层；执行单大马士革刻蚀工艺和/或双大马士革刻蚀工艺以刻蚀所述介质薄膜、所述硬掩膜以及所述硬掩膜覆盖层，从而暴露多孔介质薄膜的至少一部分孔；以及执行NH3等离子体处理，从而在所述多孔介质薄膜中的暴露的孔中的侧壁表面形成封闭层，然后淀积金属互联层。
优选地，所述改善金属互联中的多孔介质薄膜密封性的方法进一步包括：执行多层金属互联中的Cu阻挡层和/或晶种层的淀积。
优选地，所述改善金属互联中的多孔介质薄膜密封性的方法进一步包括：在多孔介质薄膜密封性上淀积阻挡薄膜之前，执行NH3等离子体处理。
根据本发明的第二方面，提供了一种金属互联制造方法，其采用了根据本发明第一方面所述的改善金属互联中的多孔介质薄膜密封性的方法。
本发明针对Cu金属互联工艺，在大马士革刻蚀后的多孔介质薄膜，在淀积例如TaN/Ta之前，增加NH3等离子体处理工艺，对裸露的多孔介质薄膜进行封孔，提高器件的可靠性。并且，NH3等离子体处理大马士革刻蚀后裸露的多孔介质薄膜，有效防止水汽进入多孔介质薄膜，增强多孔介质薄膜与例如TaN界面粘附力，从而达到提高器件稳定性的目的。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图3是根据现有技术的金属互联中的多孔介质薄膜制造方法的示意图。
图4是根据本发明实施例的金属互联中的多孔介质薄膜制造方法的示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明是针对Cu金属互联工艺，在大马士革刻蚀后，TaN/Ta淀积工艺之前，增加了一道NH3等离子体处理工艺，对裸露的低k介质薄膜的封孔工艺，防止水汽进入低k多孔介质薄膜，增强低k多孔介质薄膜与TaN界面粘附力，改善器件的可靠性和稳定性。
本发明方法原理是：NH3等离子体对多孔的低k介质薄膜封孔原理，是利用NH3在等离子体环境中形成NH自由基，与多孔低k介质薄膜反应形成例如C-N，Si-N，N-N键(sealed layer)将孔封住。本发明是针对大马士革刻蚀后裸露的多孔低k介质薄膜，在淀积金属层(例如TaN/Ta)之前，增加NH3等离子体处理工艺，对低k介质薄膜进行封孔，提高器件的可靠性。
下面将描述根据本发明实施例的改进后的工艺流程。
在第一步骤中，与现有技术一样，首先在多孔低K介质薄膜1上淀积多层金属互联中的低K阻挡薄膜3，并且优选地，在低K阻挡薄膜3(例如SiHCN)淀积前，可以执行一步NH3等离子体处理的步骤，NH3等离子体处理的目的一是去除铜表面的氧化层，二是可以形成密封层2来将多孔低K介质薄膜1密封住。
在第二步骤中，与现有技术一样，多层金属互联中的低K介质薄膜4淀积，例如，在45nm工艺以下通常采用AMAT公司的多孔SiOC介质薄膜，例如SiHCON。
在第三步骤中，执行多层金属互联中的氧化物/金属硬掩膜5以及硬掩膜覆盖层6的淀积；第三步骤之后得到的结构如图1所示。
在第四步骤中，执行双大马士革刻蚀工艺和/或单大马士革刻蚀工艺以刻蚀低K介质薄膜4、硬掩膜5以及硬掩膜覆盖层6，从而暴露多孔介质薄膜的至少一部分孔；由此在多孔低k介质薄膜中的暴露的孔中的侧壁表面形成封闭层。由此得到的结构如图2所示。
在第五步骤中，在大马士革刻蚀工艺之后执行NH3等离子体处理；第五步骤如图4所示。
随后可以在第六步骤中，执行多层金属互联中的Cu阻挡层和/或晶种层的淀积。
具体地说，以第一金属互联层淀积为例，大马士革刻蚀后，经NH3等离子体处理，多孔低k介质薄膜中的孔中的侧壁表面形成封闭层。通过测试可知，多孔低k介质薄膜经NH3等离子处理后，反射率值有所增加，膜厚下降，且随着处理时间增长，变化越来越明显，这说明NH3等离子处理后，低k介质薄膜孔中的侧壁表面的确形成一层不同于低k的致密介质薄膜，可对水汽进行阻挡。
根据本发明的另一实施例，还提供了一种采用了上述金属互联中的改善多孔介质薄膜密封性的方法的金属互联制造方法。
需要说明的是，虽然以“低k多孔介质薄膜”和“低k介质薄膜”说明了本发明，但是本发明适合于各种多孔介质薄膜和介质薄膜，说明书仅仅以“低k多孔介质薄膜”和“低k介质薄膜”表明本发明对于介电常数越低的介质薄膜来说效果越好。因此，应该广义地理解术语“低k多孔介质薄膜”和“低k介质薄膜”。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (4)

1.一种改善金属互联中的多孔介质薄膜密封性的方法，其特征在于包括：
以多层金属互联为例：
在多孔介质薄膜上淀积阻挡薄膜；
在所述阻挡薄膜上淀积介质薄膜；
在所述介质薄膜上淀积硬掩膜以及硬掩膜覆盖层；
执行单大马士革刻蚀工艺和/或双大马士革刻蚀工艺以刻蚀所述介质薄膜、所述硬掩膜以及所述硬掩膜覆盖层，从而暴露多孔介质薄膜的至少一部分孔；以及执行NH3等离子体处理，从而在所述多孔介质薄膜中的暴露的孔中的侧壁表面形成封闭层，然后淀积金属互联层。
2.根据权利要求1所述的改善金属互联中的多孔介质薄膜密封性的方法，其特征在于进一步包括：执行多层金属互联中的Cu阻挡层和/或晶种层的淀积。
3.根据权利要求1或2所述的改善金属互联中的多孔介质薄膜密封性的方法，其特征在于进一步包括：在多孔介质薄膜上淀积阻挡薄膜之前，执行NH3等离子体处理。
4.一种金属互联制造方法，其特征在于采用了根据权利要求1至3之一所述的改善金属互联中的多孔介质薄膜密封性的方法。
CN2012100487441A 2012-02-28 2012-02-28 改善金属互联工艺中多孔介质薄膜密封性的方法 Pending CN102543859A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100487441A CN102543859A (zh) 2012-02-28 2012-02-28 改善金属互联工艺中多孔介质薄膜密封性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100487441A CN102543859A (zh) 2012-02-28 2012-02-28 改善金属互联工艺中多孔介质薄膜密封性的方法

Publications (1)

Publication Number Publication Date
CN102543859A true CN102543859A (zh) 2012-07-04

Family

ID=46350403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100487441A Pending CN102543859A (zh) 2012-02-28 2012-02-28 改善金属互联工艺中多孔介质薄膜密封性的方法

Country Status (1)

Country Link
CN (1) CN102543859A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646919A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 双大马士革结构的制造方法
CN104124199A (zh) * 2013-04-27 2014-10-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN109148358A (zh) * 2017-06-27 2019-01-04 台湾积体电路制造股份有限公司 半导体装置结构的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184397A1 (en) * 2004-02-19 2005-08-25 International Business Machines Corporation Structures and methods for intergration of ultralow-k dielectrics with improved reliability

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184397A1 (en) * 2004-02-19 2005-08-25 International Business Machines Corporation Structures and methods for intergration of ultralow-k dielectrics with improved reliability

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124199A (zh) * 2013-04-27 2014-10-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104124199B (zh) * 2013-04-27 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103646919A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 双大马士革结构的制造方法
CN103646919B (zh) * 2013-11-29 2016-03-16 上海华力微电子有限公司 双大马士革结构的制造方法
CN109148358A (zh) * 2017-06-27 2019-01-04 台湾积体电路制造股份有限公司 半导体装置结构的制造方法

Similar Documents

Publication Publication Date Title
US9070690B2 (en) Semiconductor device and method of manufacturing the same
TWI484593B (zh) 半導體結構之一層中之密封氣隙之方法及半導體結構
CN100501937C (zh) 在半导体制造工艺中形成低k电介质的方法
KR20060065512A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US20120032344A1 (en) Semiconductor device and method of manufacturing semiconductor device
TW201706455A (zh) 具有表面官能基化石墨烯覆蓋層之銅內連線裝置及其製造方法
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
CN104347476A (zh) 一种半导体器件及其制造方法
US20190229015A1 (en) Semiconductor interconnect structure and manufacturing method thereof
JP2002057212A (ja) 半導体装置、及び半導体装置の製造方法
US6417098B1 (en) Enhanced surface modification of low K carbon-doped oxide
CN104425210B (zh) 半导体结构的形成方法
CN102543859A (zh) 改善金属互联工艺中多孔介质薄膜密封性的方法
JP2007294625A (ja) 半導体装置の製造方法
JP2010206058A (ja) 半導体集積回路装置の製造方法
US9941214B2 (en) Semiconductor devices, methods of manufacture thereof, and inter-metal dielectric (IMD) structures
JP4716316B2 (ja) 半導体装置の製造方法
JP2007305755A (ja) 半導体装置の製造方法
US8390135B2 (en) Semiconductor device
CN102760685A (zh) 铜互连线的刻蚀后处理方法
US7767585B2 (en) Method of cleaning and process for producing semiconductor device
JP4868742B2 (ja) 半導体装置
JP2009004633A (ja) 多層配線構造および製造方法
JP4160489B2 (ja) 半導体装置の製造方法
JP2006303422A (ja) プラズマ処理方法および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120704