CN104124199A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN104124199A
CN104124199A CN201310151401.2A CN201310151401A CN104124199A CN 104124199 A CN104124199 A CN 104124199A CN 201310151401 A CN201310151401 A CN 201310151401A CN 104124199 A CN104124199 A CN 104124199A
Authority
CN
China
Prior art keywords
dielectric
dielectric layer
low
layer
porous low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310151401.2A
Other languages
English (en)
Other versions
CN104124199B (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310151401.2A priority Critical patent/CN104124199B/zh
Publication of CN104124199A publication Critical patent/CN104124199A/zh
Application granted granted Critical
Publication of CN104124199B publication Critical patent/CN104124199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在半导体衬底上形成蚀刻停止层；在所述蚀刻停止层上形成致密低k介电层；在所述致密低k介电层上形成多孔低k介电层。根据本发明，可以增强芯片结构中的多孔低k介电层和蚀刻停止层之间的附着性，从而减轻芯片-封装相互作用所造成的封装失效。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种提高多孔低k介电层与其下方的蚀刻停止层之间的附着性的方法。
背景技术
近几年来，倒装芯片（Flip-Chip）已经发展成为高端半导体器件以及高密度器件封装领域中经常采用的封装形式。该封装技术是在芯片的焊盘上沉积铅锡焊球，然后将芯片翻转加热，利用熔融的铅锡焊球与陶瓷基板的粘合来实现芯片与基板之间的互连。
在如图1所示的芯片结构中，半导体衬底100上形成有有源器件层。所述有源器件层包括栅极结构，作为一个示例，栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。在半导体衬底100中位于栅极结构的正下方的两侧形成有源/漏区，在源/漏区之间是沟道区；在栅极结构以及源/漏区上形成有自对准硅化物。所述有源器件层中还形成有一层或多层互连金属层，为了简化，图1只示出半导体衬底100。
在半导体衬底100上形成有自下而上依次层叠的蚀刻停止层101和层间介电层102。蚀刻停止层101的材料优选掺杂氮的碳化硅，其作用是防止铜互连金属的纵向扩散以及作为蚀刻层间介电层102以在其中形成用于填充铜互连金属的沟槽和通孔的蚀刻停止层。为了使层间介电层102具有较低的介电常数（即k值），通常在形成层间介电层102的材料中含有造孔剂前体，通过紫外辐照的方式，提高层间介电层102的孔隙度，使层间介电层102转变为多孔低k介电层。
采用倒装芯片技术封装如图1所示的芯片结构时，由于多孔低k介电层的机械强度较差进而导致其与蚀刻停止层之间的附着性变差，因此，在多孔低k介电层与蚀刻停止层的界面位置会发生封装失效现象，导致芯片结构的部分脱落。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成蚀刻停止层；在所述蚀刻停止层上形成致密低k介电层；在所述致密低k介电层上形成多孔低k介电层。
进一步，形成所述多孔低k介电层的工艺步骤包括：在所述致密低k介电层上形成层间介电层；采用紫外辐照工艺使所述层间介电层转变为所述多孔低k介电层。
进一步，所述蚀刻停止层的材料为氮化硅、掺杂氮的碳化硅或者掺杂碳的氮化硅。
进一步，在所述致密低k介电层的下方还形成有氧化物层。
进一步，所述氧化物层的介电常数为3.8-4.6。
进一步，所述致密低k介电层的介电常数为2.7-3.0。
进一步，所述层间介电层的构成材料为具有低介电常数的材料。
进一步，所述层间介电层的构成材料中含有造孔剂前体。
进一步，所述多孔低k介电层的介电常数小于2.7且与所述致密低k介电层的介电常数相近。
进一步，所述多孔低k介电层的介电常数为2.55，所述致密低k介电层的介电常数为2.7。
进一步，所述致密低k介电层的介电常数为3.0，所述多孔低k介电层包括自下而上依次层叠的第一多孔低k介电层和第二多孔低k介电层，其中，所述第一多孔低k介电层的介电常数为2.55，所述第二多孔低k介电层的介电常数为2.65
根据本发明，可以增强芯片结构中的多孔低k介电层和蚀刻停止层之间的附着性，从而减轻芯片-封装相互作用（CPI）所造成的封装失效。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为根据现有技术形成的芯片结构的示意性剖面图；
图2A-图2D为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图3为本发明示例性实施例的方法提高多孔低k介电层与其下方的蚀刻停止层之间的附着性的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的提高多孔低k介电层与其下方的蚀刻停止层之间的附着性的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面，参照图2A-图2D和图3来描述根据本发明示例性实施例的方法提高多孔低k介电层与其下方的蚀刻停止层之间的附着性的的详细步骤。
参照图2A-图2D，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。在半导体衬底200中形成有隔离结构和各种阱(well)结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，其将半导体衬底200分为NMOS区和PMOS区，为了简化，在图2A中只示出半导体衬底200。
在半导体衬底200上形成有有源器件层。所述有源器件层包括栅极结构，作为一个示例，栅极结构可包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。在半导体衬底200中位于栅极结构的正下方的两侧形成有源/漏区，在源/漏区之间是沟道区；在栅极结构以及源/漏区上形成有自对准硅化物。所述有源器件层中还形成有一层或多层互连金属层，为了简化，在图2A中只示出半导体衬底200。
接下来，在半导体衬底200上形成蚀刻停止层201。蚀刻停止层201的材料包括氮化硅、掺杂氮的碳化硅或者掺杂碳的氮化硅，其作用是防止铜互连金属的纵向扩散以及作为蚀刻后续形成的层间介电层以在其中形成用于填充铜互连金属的沟槽和通孔的蚀刻停止层。形成蚀刻停止层201的工艺可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如化学气相沉积工艺。
接着，如图2B所示，在蚀刻停止层201上依次形成氧化物层202和致密低k介电层203。形成氧化物层202和致密低k介电层203的工艺可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如采用化学气相沉积工艺形成氧化物层202，采用化学气相沉积工艺或旋涂介电层工艺形成致密低k介电层203。氧化物层202的介电常数为3.8-4.6，致密低k介电层203的介电常数为2.7-3.0。需要说明的是，氧化物层202的形成是可选步骤。
接着，如图2C所示，在致密低k介电层203上形成层间介电层204。形成层间介电层204的工艺可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如化学气相沉积工艺或旋涂介电层工艺。层间介电层204的构成材料为具有低介电常数（k值）的材料，为了进一步降低层间介电层204的k值，形成层间介电层202的构成材料中含有造孔剂前体，例如C10H16(ATRP)。需要说明的是，形成致密低k介电层203的构成材料中没有造孔剂前体。
接着，如图2D中的箭头所示，通过紫外辐照的方式，提高层间介电层204的孔隙度，使层间介电层204转变为多孔低k介电层204’，从而进一步降低层间介电层204的k值，同时，还可以增强多孔低k介电层204’和致密低k介电层203之间的附着性。需要说明的是，多孔低k介电层204’的k值小于2.7且与致密低k介电层203的k值相近，例如，在本实施例中，多孔低k介电层204’的k值为2.55，致密低k介电层203的k值为2.7；在另一实施例中，致密低k介电层203的k值为3.0，多孔低k介电层204’包括自下而上依次层叠的第一多孔低k介电层和第二多孔低k介电层，其中，第一多孔低k介电层的k值为2.55，第二多孔低k介电层的k值为2.65，并且，第二多孔低k介电层的厚度与致密低k介电层203的厚度相近，第一多孔低k介电层的厚度大于第二多孔低k介电层的厚度。
至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以在上述形成于半导体衬底200上的层叠结构中形成铜互连金属，形成所述铜互连金属的工艺与传统工艺完全相同。需要说明的是，在本实施例中，所述层叠结构包括自下而上依次层叠的蚀刻停止层201、氧化物层202、致密低k介电层203和多孔低k介电层204’。根据本发明，通过在蚀刻停止层201和多孔低k介电层204’之间设置自下而上依次层叠的氧化物层202、致密低k介电层203，可以增强芯片结构中的多孔低k介电层和蚀刻停止层之间的附着性，从而减轻芯片-封装相互作用所造成的封装失效。
参照图3，其中示出了根据本发明示例性实施例的方法提高多孔低k介电层与其下方的蚀刻停止层之间的附着性的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在半导体衬底上形成蚀刻停止层；
在步骤302中，在蚀刻停止层上形成致密低k介电层；
在步骤303中，在致密低k介电层上形成多孔低k介电层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成蚀刻停止层；
在所述蚀刻停止层上形成致密低k介电层；
在所述致密低k介电层上形成多孔低k介电层。
2.根据权利要求1所述的方法，其特征在于，形成所述多孔低k介电层的工艺步骤包括：在所述致密低k介电层上形成层间介电层；采用紫外辐照工艺使所述层间介电层转变为所述多孔低k介电层。
3.根据权利要求1所述的方法，其特征在于，所述蚀刻停止层的材料为氮化硅、掺杂氮的碳化硅或者掺杂碳的氮化硅。
4.根据权利要求1所述的方法，其特征在于，在所述致密低k介电层的下方还形成有氧化物层。
5.根据权利要求4所述的方法，其特征在于，所述氧化物层的介电常数为3.8-4.6。
6.根据权利要求1或4所述的方法，其特征在于，所述致密低k介电层的介电常数为2.7-3.0。
7.根据权利要求1所述的方法，其特征在于，所述层间介电层的构成材料为具有低介电常数的材料。
8.根据权利要求7所述的方法，其特征在于，所述层间介电层的构成材料中含有造孔剂前体。
9.根据权利要求1所述的方法，其特征在于，所述多孔低k介电层的介电常数小于2.7且与所述致密低k介电层的介电常数相近。
10.根据权利要求9所述的方法，其特征在于，所述多孔低k介电层的介电常数为2.55，所述致密低k介电层的介电常数为2.7。
11.根据权利要求9所述的方法，其特征在于，所述致密低k介电层的介电常数为3.0，所述多孔低k介电层包括自下而上依次层叠的第一多孔低k介电层和第二多孔低k介电层，其中，所述第一多孔低k介电层的介电常数为2.55，所述第二多孔低k介电层的介电常数为2.65。
CN201310151401.2A 2013-04-27 2013-04-27 一种半导体器件的制造方法 Active CN104124199B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310151401.2A CN104124199B (zh) 2013-04-27 2013-04-27 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310151401.2A CN104124199B (zh) 2013-04-27 2013-04-27 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN104124199A true CN104124199A (zh) 2014-10-29
CN104124199B CN104124199B (zh) 2018-02-06

Family

ID=51769565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310151401.2A Active CN104124199B (zh) 2013-04-27 2013-04-27 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN104124199B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060003572A1 (en) * 2004-07-03 2006-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a semiconductor device delamination resistance
US20060019485A1 (en) * 2004-07-21 2006-01-26 Sony Corporation Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them
CN101390204A (zh) * 2006-03-01 2009-03-18 国际商业机器公司 用于金属集成的新颖结构和方法
CN102468219A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN102543859A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 改善金属互联工艺中多孔介质薄膜密封性的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060003572A1 (en) * 2004-07-03 2006-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving a semiconductor device delamination resistance
US20060019485A1 (en) * 2004-07-21 2006-01-26 Sony Corporation Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them
CN101390204A (zh) * 2006-03-01 2009-03-18 国际商业机器公司 用于金属集成的新颖结构和方法
CN102468219A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN102543859A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 改善金属互联工艺中多孔介质薄膜密封性的方法

Also Published As

Publication number Publication date
CN104124199B (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
US9202888B2 (en) Trench high electron mobility transistor device
TW201901963A (zh) 包含超晶格作為吸除層之半導體元件及方法
CN103633042B (zh) 半导体器件封装件及其封装方法
CN110235229A (zh) 半导体装置及其制造方法
TWI626713B (zh) 具有埋置介電層以防止銅擴散的ｓｏｉ晶圓
US10896852B2 (en) Methods for doping a sub-fin region of a semiconductor fin structure and devices containing the same
US20230005873A1 (en) Semiconductor structure and method of forming the same
CN106257620B (zh) 一种半导体器件及其制造方法、电子装置
TW201411734A (zh) 半導體元件與其形成方法及電晶體的形成方法
CN102856246B (zh) 制造半导体器件的方法和半导体器件
CN104425258B (zh) 反向导通场截止绝缘栅双极型晶体管的制造方法
US20220013425A1 (en) Semiconductor device with protection layers and method for fabricating the same
JP2007266044A (ja) 半導体装置の製造方法
CN104347482A (zh) 一种半导体器件及其制造方法
CN104124199A (zh) 一种半导体器件的制造方法
CN103633008B (zh) 浅沟槽隔离制造方法
CN105336628A (zh) 一种晶圆表面键合工艺及一种半导体器件结构
CN102237396A (zh) 半导体器件及其制造方法
CN104347548A (zh) 一种半导体器件及其制造方法
KR101003542B1 (ko) 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원반도체 장치
CN103165519B (zh) 一种半导体器件的制造方法
CN105633009B (zh) 一种半导体器件及其制造方法、电子装置
TW201017881A (en) Lateral double-diffused metal oxide semiconductor
CN103367395B (zh) 半导体器件及其制造方法
CN103151297A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant