TWI626713B - 具有埋置介電層以防止銅擴散的ｓｏｉ晶圓 - Google Patents

具有埋置介電層以防止銅擴散的ｓｏｉ晶圓 Download PDF

Info

Publication number
TWI626713B
TWI626713B TW105138373A TW105138373A TWI626713B TW I626713 B TWI626713 B TW I626713B TW 105138373 A TW105138373 A TW 105138373A TW 105138373 A TW105138373 A TW 105138373A TW I626713 B TWI626713 B TW I626713B
Authority
TW
Taiwan
Prior art keywords
layer
wafer
oxide layer
semiconductor device
oxide
Prior art date
Application number
TW105138373A
Other languages
English (en)
Other versions
TW201735246A (zh
Inventor
安東尼Ｋ 史塔佩爾
馬克塔Ｇ 法羅
約翰Ａ 福特席夢斯
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201735246A publication Critical patent/TW201735246A/zh
Application granted granted Critical
Publication of TWI626713B publication Critical patent/TWI626713B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種SOI半導體裝置包括具有主動半導體層及第一氧化物層的第一晶圓，以及具有半導體基板及第二氧化物層的第二晶圓，該第一氧化物層與該第二氧化物層接合，且該第一晶圓及該第二晶圓的其中之一包括氮化物層。該氮化物層可形成於該半導體基板與該第二氧化物層之間。在該半導體基板上可形成第三氧化物層，且該氮化物層形成於該第二氧化物層與該第三氧化物層之間。該氮化物層可形成於該主動半導體層與該第一氧化物層之間。該第一晶圓可包括形成於該主動半導體層上的第三氧化物層，且該氮化物層形成於該第三氧化物層與該第一氧化物層之間。

Description

具有埋置介電層以防止銅擴散的SOI晶圓
本發明通常關於埋置SOI晶圓，尤其關於在埋置SOI層中具有擴散阻擋物的埋置SOI晶圓。
矽通孔(through silicon via；TSV)半導體裝置包含銅並使用遷移離子例如鈉或鉀，包含例如化學機械拋光(chemical mechanical polish；CMP)製程。銅或遷移離子在封裝或芯片使用期間可擴散穿過矽或氧化物並抵達裝置例如FET或MOS電容器，從而導致閾值電壓漂移以及其它裝置退化。使用埋置氧化物(buried oxide；BOX)的絕緣體上矽晶圓被用來形成積體電路，而該BOX可為遷移離子或銅提供非預期的擴散路徑。目前的趨勢是使用具有較大弓形度及較高深寬比TSV(更短且更窄TSV)的較薄矽晶圓，從而進一步增加污染問題。
在一個實施例中，一種SOI半導體裝置包括：具有主動半導體層及第一氧化物層的第一晶圓；以及具有操作基板及第二氧化物層的第二晶圓，該第一晶圓的 該第一氧化物層與該第二晶圓的該第二氧化物層接合，其中，該第一晶圓及該第二晶圓的其中之一包括氮化物層。在一個實施例中，該第二晶圓包括形成於該操作基板與該第二氧化物層之間的該氮化物層。在另一個實施例中，該第二晶圓包括形成於該操作基板上的第三氧化物層，且該氮化物層形成於該第二晶圓的該第二氧化物層與該第三氧化物層之間。在又一個實施例中，該氮化物層形成於該第一晶圓的該主動半導體層與該第一氧化物層之間。在另一個實施例中，該第一晶圓包括形成於該主動半導體層上的第三氧化物層，且該氮化物層形成於該第一晶圓上的該第三氧化物層與該第一氧化物層之間。
在一個實施例中，一種矽通孔(through silicon via；TSV)半導體裝置包括：半導體裝置層，包括銅接觸墊；埋置氧化物(buried oxide；BOX)層，該BOX層包括具有主動半導體層及第一氧化物層的第一晶圓；以及具有操作基板及第二氧化物層的第二晶圓，該第二氧化物層與該第一氧化物層接合，其中，該第一晶圓及該第二晶圓的其中之一包括氮化物層；以及操作基板層。在一個實施例中，該半導體裝置層形成於該BOX層的頂部上。在另一個實施例中，該半導體裝置層穿過該BOX層形成。在另一個實施例中，該半導體裝置層為環形層及線性銅填充層的其中之一。在又一個實施例中，該半導體裝置層包括絕緣體層。
在一個實施例中，一種形成SOI半導體裝 置的方法包括：在半導體基板上形成主動層；在該主動層上形成第一氧化物層；在操作基板上形成第二氧化物層；在該半導體基板及該操作基板的其中之一上形成氮化物層；以及將該半導體基板的該第一氧化物層與該操作基板的該第二氧化物層接合。在一個實施例中，該氮化物層形成於該操作基板與該第二氧化物層之間。在另一個實施例中，在該操作基板上形成第三氧化物層，且該氮化物層形成於該操作基板上的該第二氧化物層與該第三氧化物層之間。在又一個實施例中，該氮化物層形成於該半導體基板的該主動層與該第一氧化物層之間。在另一個實施例中，在該主動層上形成第三氧化物層，且該氮化物層形成於該第一半導體基板上的該第三氧化物層與該第一氧化物層之間。
在一個實施例中，一種形成矽通孔(TSV)半導體裝置的方法包括：形成包括銅接觸墊的半導體裝置層；以及在操作基板層上形成埋置氧化物(BOX)層，該BOX層包括具有主動半導體層及第一氧化物層的第一晶圓；以及具有操作基板及第二氧化物層的第二晶圓，該第二氧化物層與該第一氧化物層接合，其中，該第一晶圓與該第二晶圓的其中之一包括氮化物層。在一個實施例中，該半導體裝置層形成於該BOX層的頂部上。在另一個實施例中，該半導體裝置層穿過該BOX層形成。在又一個實施例中，該半導體裝置層為環形層及線性銅填充層的其中之一。在另一個實施例中，該半導體裝置層包括絕緣體層。
10‧‧‧半導體晶圓、第一基板、基板
12‧‧‧第二基板、基板
14‧‧‧二氧化矽層、氧化物層、層、絕緣層
16‧‧‧注入區、離子注入施體區、施體層
18‧‧‧主動區、主動層、主動半導體層
20‧‧‧擴散阻擋層、擴散層
22‧‧‧氮化物層、擴散阻擋層、阻擋擴散層
24‧‧‧二氧化矽層、氧化物層、層
26‧‧‧複合結構
28‧‧‧BOX結構
30‧‧‧擴散阻擋層
32、60‧‧‧氧化物層
34、38、42‧‧‧SOI晶圓
36、40、44‧‧‧BOX結構
50‧‧‧裝置
52‧‧‧半導體裝置層
54‧‧‧銅接觸墊
56‧‧‧TiW層
58‧‧‧氮化物層
62、66、68、69、70‧‧‧層
64‧‧‧BOX層
130‧‧‧複合基板
通過結合圖式閱讀下面有關本發明的示例實施例的詳細說明，本發明的這些及其它目的、特徵及優點將變得清楚，圖式中：第1a圖顯示依據一個實施例的施體晶圓的製程。
第1b圖顯示依據一個實施例的操作晶圓的製程。
第1c圖顯示依據一個實施例的接合該施體與操作晶圓的步驟。
第1d圖顯示依據一個實施例的接合後的施體與操作晶圓。
第1e圖顯示依據一個實施例的移除施體層的製程。
第2a圖顯示依據另一個實施例的製程步驟。
第2b圖顯示依據一個實施例的操作晶圓的製程。
第2c圖顯示依據一個實施例的接合該施體與操作晶圓的步驟。
第2d圖顯示依據一個實施例的接合後的施體與操作晶圓。
第2e圖顯示依據一個實施例的移除施體層的製程。
第3a圖顯示依據另一個實施例的製程步驟。
第3b圖顯示依據一個實施例的操作晶圓的製程。
第3c圖顯示依據一個實施例的接合該施體與操作晶圓的步驟。
第3d圖顯示依據一個實施例的接合後的施體與操作晶圓。
第3e圖顯示依據一個實施例的移除施體層的製程。
第4a圖顯示依據另一個實施例的製程步驟。
第4b圖顯示依據一個實施例的操作晶圓的製程。
第4c圖顯示依據一個實施例的接合該施體與操作晶圓的步驟。
第4d圖顯示依據一個實施例的接合後的施體與操作晶圓。
第4e圖顯示依據一個實施例的移除施體層的製程。
第5圖顯示依據一個實施例的TSV結構。
本發明涉及在厚度為十分之幾奈米至數百奈米的範圍內的二氧化矽層上依據要形成的半導體裝置的 類型，具有厚度為幾十奈米至幾百奈米的高質量矽層的SOI基板的形成。另外，採用晶圓接合技術，其中，提供第一晶圓(常常被稱為施體晶圓)並提供第二晶圓(常常被稱為操作晶圓)。在該些晶圓的至少其中之一上生長或沉積具有所需厚度的二氧化矽層。該第一晶圓及該第二晶圓的至少其中之一包括氮化物層。隨後，對該第一晶圓較佳地利用氫離子執行離子注入，其中，在該第一晶圓的良好定義的深度穿過該二氧化矽層注入離子，從而在該二氧化矽層與該氫的峰值濃度之間保持具有特定厚度的半導體層。可使用熟知的智能剝離(Smart-cut)製程。在該注入以後，將該第一晶圓與該第二晶圓接合在一起，其中，該第一晶圓的該二氧化矽與該第二晶圓的該二氧化矽形成接合界面；或者該第一晶圓的該二氧化矽與該第二晶圓的該矽形成接合界面。在該接合製程(其包括退火步驟)以後，該第一晶圓與該第二晶圓的複合物經歷切割製程，其中，包括該注入氫離子的區域充當分隔層，以最終獲得具有形成於二氧化矽層上的高質量矽層的SOI晶圓。接著，通過化學機械拋光(chemical mechanical polishing；CMP)和/或快速熱退火處理該矽層，以獲得所需的表面質量，如現有技術所已知。
請參照第1a至1e圖，現在將說明本發明的示例實施例，其原則上可採用如上所述的序列。在第1a圖及第1b圖中，提供第一基板10，例如矽晶圓或任意其它合適的半導體基板，以及第二基板12，例如矽晶圓、玻 璃晶圓或任意其它合適的操作晶圓。例如，第一及第二基板10及12可為可從多個供應商處獲得的用於標準積體電路製造的標準矽晶圓。基板12經歷標準背面處理，例如步驟：旋轉沖洗-乾燥(spin rinse-dry；SRD)、BW背接觸、氫氧化鉀(KOH)清洗、切割、背接觸後清洗(其中氫氟酸將氧化物自操作晶圓剝離、含硫、標準清洗1、標準清洗2)以及接合清洗。半導體基板10例如可包括矽、SiGe、SiC、GaN、InP、GaAs、AlGaN、InAlN、AlGaN，或其組合的至少其中一種。應當瞭解，依據應用，該操作或半導體晶圓可為N或P型，具有低或高的摻雜濃度。
第一基板10具有形成於其上的具有所需厚度的絕緣層14。在一個特定實施例中，絕緣層14為二氧化矽層，具有約50奈米至0.05微米範圍內的厚度。絕緣層14可通過現有技術中已知的任意合適的生長和/或沉積方法形成。例如，當作為二氧化矽層設置時，絕緣層14可通過氧化第一基板10以形成熱氧化物層而形成。
第一基板10經歷離子注入，以形成注入區16，其峰值濃度位於預定義深度，該預定義深度可通過注入參數及絕緣層14的厚度進行良好控制。較佳地，以適於在絕緣層16約10至500奈米下方設置注入區16的劑量及能量來注入氫離子。在二氧化矽層14與離子注入施體區16之間形成主動區18。
第二基板12具有形成於其上的擴散阻擋層20，其組成及厚度經選擇以在半導體裝置製造期間可能發 生的升高溫度下充當銅原子及離子的擴散阻擋層。在第1b圖的實施例中，擴散阻擋層20為氮化物層22(其是有效防止銅原子及離子形式減輕其穿過的熟知介電材料)以及二氧化矽層24。依據製程要求，擴散阻擋層20的厚度可在10奈米至數百奈米的範圍內。例如，如果第二基板12是將作為操作晶圓被用於半導體裝置的進一步製程及形成的矽晶圓，則擴散層20具有50奈米的厚度以在基板12的製程期間降低或消除銅污染的可能性是有利的。若基板12是其中銅具有明顯較小的擴散係數的材料(與矽相比)，則可選擇擴散層20的厚度在10至200奈米範圍內。擴散阻擋層20的形成可包括任意適當的沉積方法，例如等離子體增強型或低壓化學及物理氣相沉積，以形成例如氮化矽層22及二氧化矽層24。
第1c圖示意顯示即將執行接合製程之前的第一基板10及第二基板12，其中，將擴散阻擋層20的氧化物層24與絕緣層14彼此相向佈置。
在第1d圖中，形成複合結構26，包括基板12、氮化物層22、氧化物層24、氧化物層14，以及基板10的主動層18及施體層16。如前面所述，將基板10與基板12接合可能需要退火步驟，以確保複合基板130的所需穩定性，其全部可通過使用已知的現有技術實現。
第1e圖示意顯示在基板10的注入區16的分離以後的基板12。該兩個基板的該分離可通過在對應注入區16的位置的複合基板26的周邊的水射流來實現。接 著，所形成的BOX結構28(其頂部上形成有主動層18)可經歷任意表面處理，例如CMP，以針對該基板的進一步製程獲得所需的表面屬性。
如上所述，本發明涉及形成具有嵌埋於SOI絕緣體中的氮化物或其它遷移離子和/或銅擴散阻擋物的SOI BOX晶圓的方法及結構。因此，與傳統SOI基板相反，依據本發明，BOX結構26包括擴散阻擋層30，其有效防止銅原子及遷移離子擴散穿過擴散阻擋層30進入主動層18。在此實施例中，擴散阻擋層30包括氮化物層22、氧化物層24以及氧化物層14。由於層14與24之間的氧化物：氧化物接合，BOX結構28的穩定性相對現有技術結構得到改進。
第1a至1e圖揭示本發明的BOX結構的一個實施例，其中，具有氮化物層及氧化物層的操作晶圓與具有氧化物層及智能剝離(smart cut)施體層的半導體晶圓接合。
第2a至2e圖揭示通過將具有氧化物層、氮化物層及氧化物層的操作晶圓與具有氧化物層及智能剝離(smart cut)施體層的半導體晶圓接合來形成BOX結構的製程。在此實施例中，基板12包括形成於半導體基板12上的氧化物層32，且氮化物層22形成於基板12的氧化物層24與氧化物層32之間。在第2e圖中，所形成的SOI晶圓34 BOX結構36包括擴散阻擋層22，其包括氧化物層14、24以及32。
第3a至3e圖揭示通過將具有氧化物層的操作晶圓與具有氧化物層、氮化物層以及智能剝離(smart cut)施體層的半導體晶圓接合來形成BOX結構的製程。在此實施例中，氮化物層22形成於半導體晶圓10的主動半導體層18與氧化物層14之間。在第3e圖中，所形成的SOI晶圓38包括BOX結構40，其包括氧化物層14、24以及氮化物層22。
第4a至4e圖揭示通過將具有氧化物層的操作晶圓與具有氧化物層、氮化物層、氧化物層以及智能剝離(smart cut)施體層的半導體晶圓接合來形成BOX結構的製程。在此實施例中，半導體晶圓10包括形成於主動半導體層18上的氧化物層32，且氮化物層22形成於氧化物層32與氧化物層14之間。在第4e圖中，所形成的SOI晶圓42具有BOX結構44，該BOX結構包括阻擋擴散層22，其包括氧化物層14、24以及32。
第5圖顯示矽通孔(TSV)半導體裝置50，其具有半導體裝置層52，該半導體裝置層52包括銅接觸墊54以及TiW層56。裝置50包括氮化物層58、氧化物層60以及層62。BOX層64包括具有主動半導體層及第一氧化物層的第一晶圓，以及具有半導體基板及第二氧化物層的第二晶圓，該第二氧化物層與該第一氧化物層接合，其中，該第一晶圓及該第二晶圓的其中之一包括氮化物層；以及操作基板層，如第1e至4e圖的其中一個中所示。層66包含半導體裝置例如FET。層68為後端線路層，其事先被構 建於該半導體基板上。層69為最終金屬終端，也被稱為凸塊下金屬化層(under bump metallurgy)。層70為矽通孔，其將位於該半導體基板的正面上的後端佈線與該半導體基板的背面連接。
TSV裝置50形成自晶圓頂部(在BOX上方)，穿過BOX，抵達薄化的操作晶圓背面。該TSV裝置可為環形TSV、襯裡/銅填充TSV或絕緣TSV。BOX中的SiN層可能需要在接合溫度或更高溫度下緻密化，以避免在接合期間逸氣或收縮。
儘管已就本發明的示例及所執行的實施例特別顯示並說明了本發明，但本領域的技術人員將理解，可在其中在形式及細節上作上述及其它變更，而不背離本發明的精神及範圍，本發明的精神及範圍應當僅受所附申請專利範圍限制。

Claims (19)

  1. 一種SOI半導體裝置，包括：第一晶圓，具有主動半導體層及第一氧化物層；以及第二晶圓，具有操作基板及第二氧化物層，該第一晶圓的該第一氧化物層與該第二晶圓的該第二氧化物層接合，其中，該第二晶圓包括形成於該操作基板上的第三氧化物層，且該氮化物層形成於該第二晶圓的該第二氧化物層與該第三氧化物層之間；其中，該第一晶圓及該第二晶圓的其中之一包括氮化物層。
  2. 如申請專利範圍第1項所述之SOI半導體裝置，其中：該第二晶圓包括形成於該操作基板與該第二氧化物層之間的該氮化物層。
  3. 如申請專利範圍第1項所述之SOI半導體裝置，其中：該氮化物層形成於該第一晶圓的該主動半導體層與該第一氧化物層之間。
  4. 如申請專利範圍第1項所述之SOI半導體裝置，其中：該第一晶圓包括形成於該主動半導體層上的第三氧化物層，且該氮化物層形成於該第一晶圓上的該第三氧化物層與該第一氧化物層之間。
  5. 一種矽通孔(TSV)半導體裝置，包括：半導體裝置層，包括銅接觸墊； 埋置氧化物(BOX)層，該BOX層包括具有主動半導體層及第一氧化物層的第一晶圓；以及具有操作基板及第二氧化物層的第二晶圓，該第二氧化物層與該第一氧化物層接合，其中，該第一晶圓及該第二晶圓的其中之一包括氮化物層；以及操作基板層。
  6. 如申請專利範圍第5項所述之TSV半導體裝置，其中，該半導體裝置層形成於該BOX層的頂部上。
  7. 如申請專利範圍第5項所述之TSV半導體裝置，其中，該半導體裝置層穿過該BOX層形成。
  8. 如申請專利範圍第5項所述之TSV半導體裝置，其中，該半導體裝置層為環形層及線性銅填充層的其中之一。
  9. 如申請專利範圍第5項所述之TSV半導體裝置，其中，該半導體裝置層包括絕緣體層。
  10. 一種形成SOI半導體裝置之方法，包括：在半導體基板上形成主動層；在該主動層上形成第一氧化物層；在操作基板上形成第二氧化物層；在該半導體基板或該操作基板的其中之一上形成氮化物層；以及將該半導體基板的該第一氧化物層與該操作基板的該第二氧化物層接合。
  11. 如申請專利範圍第10項所述之形成SOI半導體裝置之方法，其中，該氮化物層形成於該操作基板與該第二氧化物層之間。
  12. 如申請專利範圍第10項所述之形成SOI半導體裝置之方法，還包括形成於該操作基板上的第三氧化物層，且該氮化物層形成於該操作基板上的該第二氧化物層與該第三氧化物層之間。
  13. 如申請專利範圍第10項所述之形成SOI半導體裝置之方法，其中，該氮化物層形成於該半導體基板的該主動層與該第一氧化物層之間。
  14. 如申請專利範圍第10項所述之形成SOI半導體裝置之方法，還包括形成於該主動層上的第三氧化物層，且該氮化物層形成於該半導體基板上的該第三氧化物層與該第一氧化物層之間。
  15. 如申請專利範圍第10項所述之形成SOI半導體裝置之方法，還包括形成矽通孔(TSV)半導體裝置，包括：形成包括銅接觸墊的半導體裝置層；以及在操作基板層上形成埋置氧化物(BOX)層，該BOX層包括具有該主動半導體層及該第一氧化物層的第一晶圓；以及具有該操作基板及該第二氧化物層的第二晶圓，該第二氧化物層與該第一氧化物層接合，其中，該第一晶圓與該第二晶圓的其中之一包括氮化物層。
  16. 如申請專利範圍第15項所述之形成SOI半導體裝置之方法，其中，該半導體裝置層形成於該BOX層的頂部 上。
  17. 如申請專利範圍第15項所述之形成SOI半導體裝置之方法，其中，該半導體裝置層穿過該BOX層形成。
  18. 如申請專利範圍第15項所述之形成SOI半導體裝置之方法，其中，該半導體裝置層為環形層及線性銅填充層的其中之一。
  19. 如申請專利範圍第15項所述之形成SOI半導體裝置之方法，其中，該半導體裝置層包括絕緣體層。
TW105138373A 2015-12-29 2016-11-23 具有埋置介電層以防止銅擴散的ｓｏｉ晶圓 TWI626713B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/982,097 US9806025B2 (en) 2015-12-29 2015-12-29 SOI wafers with buried dielectric layers to prevent Cu diffusion
US14/982,097 2015-12-29

Publications (2)

Publication Number Publication Date
TW201735246A TW201735246A (zh) 2017-10-01
TWI626713B true TWI626713B (zh) 2018-06-11

Family

ID=59087370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138373A TWI626713B (zh) 2015-12-29 2016-11-23 具有埋置介電層以防止銅擴散的ｓｏｉ晶圓

Country Status (3)

Country Link
US (3) US9806025B2 (zh)
CN (1) CN106992186A (zh)
TW (1) TWI626713B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
KR102450580B1 (ko) 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
US11011411B2 (en) * 2019-03-22 2021-05-18 International Business Machines Corporation Semiconductor wafer having integrated circuits with bottom local interconnects
US10811382B1 (en) * 2019-05-07 2020-10-20 Nanya Technology Corporation Method of manufacturing semiconductor device
CN112582332A (zh) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法
CN117594454B (zh) * 2024-01-18 2024-04-26 合肥晶合集成电路股份有限公司 晶圆键合方法及晶圆键合结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200503116A (en) * 2002-05-31 2005-01-16 Advanced Micro Devices Inc Diffusion barrier layer in semiconductor substrates to reduce copper contamination from the back side
TW200903658A (en) * 2007-04-13 2009-01-16 Semiconductor Energy Lab Display device, method for manufacturing display device, and SOI substrate
TW200903712A (en) * 2007-04-20 2009-01-16 Semiconductor Energy Lab Method for manufacturing SOI substrate and semiconductor device
TW201320298A (zh) * 2011-10-07 2013-05-16 Freescale Semiconductor Inc 堆疊半導體裝置
US20150028494A1 (en) * 2013-07-25 2015-01-29 Jae-hwa Park Integrated circuit device having through-silicon-via structure and method of manufacturing the integrated circuit device

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4735679A (en) * 1987-03-30 1988-04-05 International Business Machines Corporation Method of improving silicon-on-insulator uniformity
US4771016A (en) * 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
US5387555A (en) * 1992-09-03 1995-02-07 Harris Corporation Bonded wafer processing with metal silicidation
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
US5382541A (en) * 1992-08-26 1995-01-17 Harris Corporation Method for forming recessed oxide isolation containing deep and shallow trenches
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
EP0895282A3 (en) * 1997-07-30 2000-01-26 Canon Kabushiki Kaisha Method of preparing a SOI substrate by using a bonding process, and SOI substrate produced by the same
US6455398B1 (en) * 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US7119400B2 (en) * 2001-07-05 2006-10-10 Isonics Corporation Isotopically pure silicon-on-insulator wafers and method of making same
US6867459B2 (en) * 2001-07-05 2005-03-15 Isonics Corporation Isotopically pure silicon-on-insulator wafers and method of making same
US20030134486A1 (en) * 2002-01-16 2003-07-17 Zhongze Wang Semiconductor-on-insulator comprising integrated circuitry
US6750097B2 (en) 2002-07-30 2004-06-15 International Business Machines Corporation Method of fabricating a patterened SOI embedded DRAM/eDRAM having a vertical device cell and device formed thereby
US6949451B2 (en) * 2003-03-10 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. SOI chip with recess-resistant buried insulator and method of manufacturing the same
US6861320B1 (en) * 2003-04-04 2005-03-01 Silicon Wafer Technologies, Inc. Method of making starting material for chip fabrication comprising a buried silicon nitride layer
US6841848B2 (en) * 2003-06-06 2005-01-11 Analog Devices, Inc. Composite semiconductor wafer and a method for forming the composite semiconductor wafer
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
US7037806B1 (en) * 2005-02-09 2006-05-02 Translucent Inc. Method of fabricating silicon-on-insulator semiconductor substrate using rare earth oxide or rare earth nitride
US7462552B2 (en) * 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
JP4274188B2 (ja) 2006-02-08 2009-06-03 トヨタ自動車株式会社 ハイブリッド車両の駆動装置
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
US7883990B2 (en) * 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
US8089126B2 (en) 2009-07-22 2012-01-03 International Business Machines Corporation Method and structures for improving substrate loss and linearity in SOI substrates
US8242604B2 (en) * 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via
US8815641B2 (en) * 2010-01-29 2014-08-26 Soitec Diamond SOI with thin silicon nitride layer and related methods
US8476150B2 (en) * 2010-01-29 2013-07-02 Intersil Americas Inc. Methods of forming a semiconductor device
US8440541B2 (en) * 2010-02-25 2013-05-14 Memc Electronic Materials, Inc. Methods for reducing the width of the unbonded region in SOI structures
US8557679B2 (en) * 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
US8395213B2 (en) * 2010-08-27 2013-03-12 Acorn Technologies, Inc. Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer
US8796116B2 (en) * 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
WO2012125632A1 (en) * 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
CN102214624B (zh) * 2011-05-17 2013-05-29 北京大学 一种具有通孔的半导体结构及其制造方法
CN103890939B (zh) * 2011-10-28 2017-03-01 英特尔公司 包括与穿硅过孔组合的细间距单镶嵌后侧金属再分布线的3d互连结构
CN102412228B (zh) * 2011-10-31 2014-04-02 中国科学院微电子研究所 同轴硅通孔互连结构及其制造方法
US8546240B2 (en) 2011-11-11 2013-10-01 International Business Machines Corporation Methods of manufacturing integrated semiconductor devices with single crystalline beam
US8853054B2 (en) * 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
US8756710B2 (en) * 2012-08-31 2014-06-17 Bruker-Nano, Inc. Miniaturized cantilever probe for scanning probe microscopy and fabrication thereof
KR102136844B1 (ko) * 2013-09-30 2020-07-22 삼성전자 주식회사 웨이퍼 가공 방법 및 그 가공 방법을 이용한 반도체 소자 제조방법
CN103633045B (zh) * 2013-11-04 2016-08-17 中国航天科技集团公司第九研究院第七七一研究所 基于soi的tsv高频立体集成互连结构
CN104882432B (zh) * 2015-04-24 2017-12-08 苏州含光微纳科技有限公司 一种具有垂直通孔互连的半导体结构及其制造方法
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200503116A (en) * 2002-05-31 2005-01-16 Advanced Micro Devices Inc Diffusion barrier layer in semiconductor substrates to reduce copper contamination from the back side
TW200903658A (en) * 2007-04-13 2009-01-16 Semiconductor Energy Lab Display device, method for manufacturing display device, and SOI substrate
TW200903712A (en) * 2007-04-20 2009-01-16 Semiconductor Energy Lab Method for manufacturing SOI substrate and semiconductor device
TW201320298A (zh) * 2011-10-07 2013-05-16 Freescale Semiconductor Inc 堆疊半導體裝置
US20150028494A1 (en) * 2013-07-25 2015-01-29 Jae-hwa Park Integrated circuit device having through-silicon-via structure and method of manufacturing the integrated circuit device

Also Published As

Publication number Publication date
US20190172789A1 (en) 2019-06-06
US10923427B2 (en) 2021-02-16
TW201735246A (zh) 2017-10-01
US20170186693A1 (en) 2017-06-29
US9806025B2 (en) 2017-10-31
US10242947B2 (en) 2019-03-26
US20180012845A1 (en) 2018-01-11
CN106992186A (zh) 2017-07-28

Similar Documents

Publication Publication Date Title
TWI626713B (zh) 具有埋置介電層以防止銅擴散的ｓｏｉ晶圓
US10269708B2 (en) Increased contact alignment tolerance for direct bonding
US10553562B2 (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US9922956B2 (en) Microelectromechanical system (MEMS) bond release structure and method of wafer transfer for three-dimensional integrated circuit (3D IC) integration
US7288458B2 (en) SOI active layer with different surface orientation
US7279369B2 (en) Germanium on insulator fabrication via epitaxial germanium bonding
US10439022B2 (en) Structure and formation method of semiconductor device structure with gate stack
US11328927B2 (en) System for integration of elemental and compound semiconductors on a ceramic substrate
TW201220460A (en) Semiconductor device
CN102339769A (zh) 临时半导体结构键合方法和相关的键合半导体结构
US9412736B2 (en) Embedding semiconductor devices in silicon-on-insulator wafers connected using through silicon vias
CN110957257B (zh) 绝缘体上半导体衬底、其形成方法以及集成电路
KR100997315B1 (ko) 이미지 센서의 제조 방법
CN113053806A (zh) 键合结构及其形成方法、晶圆键合结构及晶圆的键合方法
US20230275097A1 (en) Semiconductor-on-insulator wafer having a composite insulator layer
US20150017798A1 (en) Method of manufacturing through-silicon-via
CN104637944A (zh) 用于具有多个半导体器件层的半导体结构的系统和方法
Chung et al. 3D stacking DRAM using TSV technology and microbump interconnect
JP2018523302A (ja) 複数のエッチストップ層を備えたバルク層転写ウェーハ
WO2012169060A1 (ja) 半導体装置の製造方法
TW202427749A (zh) 具有鋁特徵的直接接合金屬結構及其製備方法
CN115763347A (zh) 制造半导体器件结构的方法
Kim 3D Integration using Bumpless Wafer-on-Wafer (WOW) Technology
JPWO2012169060A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees