CN115763347A - 制造半导体器件结构的方法 - Google Patents

制造半导体器件结构的方法 Download PDF

Info

Publication number
CN115763347A
CN115763347A CN202210935524.4A CN202210935524A CN115763347A CN 115763347 A CN115763347 A CN 115763347A CN 202210935524 A CN202210935524 A CN 202210935524A CN 115763347 A CN115763347 A CN 115763347A
Authority
CN
China
Prior art keywords
wafer
layer
carrier
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210935524.4A
Other languages
English (en)
Inventor
朱熙甯
蓝文廷
黄一涵
江国诚
王志豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115763347A publication Critical patent/CN115763347A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)

Abstract

制造半导体器件结构的方法包括将器件衬底接合至第一剥离层。第一剥离层设置在第一载体衬底上，并且器件衬底具有面向第一载体衬底的第一侧和与第一侧相对的第二侧。器件衬底具有第一宽度。对器件衬底执行前段制程(FEOL)工艺和后段制程(BEOL)工艺。将具有第二剥离层的第二载体衬底接合在器件衬底的第二侧上。通过去除第一剥离层来去除第一载体衬底。在去除第一载体衬底之后，器件衬底的宽度保持第一宽度。

Description

制造半导体器件结构的方法
技术领域
本发明的实施例涉及制造半导体器件结构的方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业经历了快速增长。在大多数情况下，集成密度的这种改进来自于最小部件尺寸的反复减小(例如，将半导体工艺节点缩小到20nm以下节点)，这允许将更多组件集成到给定区域中。随着近来对小型化、更高速度和更大带宽以及更低功耗和延迟的需求的增长，需要更小且更具创造性的半导体管芯封装技术。
随着半导体技术的进一步发展，堆叠和接合的半导体器件已成为进一步减小半导体器件物理尺寸的有效替代方案。在堆叠的半导体器件中，诸如逻辑、存储器、处理器电路等的有源电路至少部分地制造在单独的衬底上，然后物理地和电地接合在一起以形成功能器件。这种接合工艺利用复杂的技术，并且需要改进。
发明内容
本发明的一些实施例提供了一种制造半导体器件结构的方法，包括：将器件衬底接合至第一剥离层，第一剥离层设置在第一载体衬底上，器件衬底具有面向第一载体衬底的第一侧和与第一侧相对的第二侧，器件衬底具有第一宽度；对器件衬底执行前端制造(FEOL)工艺和后端制造(BEOL)工艺；将具有第二剥离层的第二载体衬底接合在器件衬底的第二侧上；以及通过去除第一剥离层来去除第一载体衬底，其中，在去除第一载体衬底之后，器件衬底的宽度保持第一宽度。
本发明的另一些实施例提供了一种制造半导体器件结构的方法，包括：在第一载体晶圆上形成第一分离结构；将半导体器件晶圆接合至第一载体晶圆，第一分离结构设置在半导体器件晶圆和第一载体晶圆之间；在半导体器件晶圆中形成多个半导体器件；在半导体器件晶圆上形成互连层，互连层包括电耦合至多个半导体器件的多个导电互连结构；在第二载体晶圆上形成第二分离结构；将第二载体晶圆接合至互连层，第二分离结构设置在第二载体晶圆和互连层之间；以及通过去除第一分离结构来去除第一载体晶圆，去除第一分离结构包括用激光辐射来照射第一分离结构。
本发明的又一些实施例提供了一种制造半导体器件结构的方法，包括：将器件晶圆接合至第一载体晶圆上的第一剥离层，器件晶圆具有第一宽度；在器件晶圆中至少部分地形成多个晶体管；在器件晶圆上形成互连层，互连层包括电耦合至多个晶体管的多个导电结构；将具有第二剥离层的第二载体晶圆接合在器件晶圆上，器件晶圆设置在第一载体晶圆和第二载体晶圆之间；通过去除第一剥离层来去除第一载体晶圆，其中，在去除第一载体晶圆之后，器件晶圆的宽度保持第一宽度。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的方面。需要强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A至图1I是根据本发明的一个或多个实施例的示意性地示出半导体器件制造工艺的截面图。
图2A至图2C示出了根据对比例的制造半导体器件的方法，在该对比例中，执行了修整以避免晶圆减薄工艺期间的边缘破裂和剥落。
图3A至图3E是根据本发明的一个或多个实施例的示意性地示出半导体器件制造工艺的截面图。
图4A至图4C是根据本发明的一个或多个实施例的示意性地示出半导体器件制造工艺的截面图。
图5A至图5I是根据本发明的一个或多个实施例的示意性地示出半导体器件制造工艺的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括可以在第一部件和第二部件之间形成的额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在……之下”、“在……下面”、“下部”、“在……之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
在各个实施例中，本发明提供了在晶圆和半导体器件结构之间形成分离层的方法和器件。分离层的包含有助于使用激光分离工艺去除晶圆，这避免或替代了作为减薄晶圆工艺的部分的晶圆修整。因为晶圆没有被修整，并且因此作为本文提供的半导体器件制造工艺的部分，没有晶圆的部分被浪费或丢弃，所以通过避免修整工艺，通过本发明的实施例达到了显著的成本节约。
此外，与利用修整工艺的示例性工艺相比，在各个实施例中实施的激光分离工艺相对简单地执行。另外，本文中的各个实施例中提供的制造工艺降低了制造风险，因为由于晶圆没有被修整而减小了破损或损坏的风险。这样，因为晶圆根本没有被修整，晶圆保持其原始尺寸，并且可以避免与修整边缘相关的问题。此外，因为晶圆可以被重复使用而不是由于修整工艺而被浪费，可以根据本文提供的方法实现成本节约。此外，本文提供的实施例有助于形成具有多个半导体层的半导体器件，该多个半导体层可以在多个接合工艺中形成。例如，根据一些实施例，可以利用单次接合、两次接合、三次接合和任何数量的接合工艺以制造半导体器件。
图1A至图1I是根据本发明的一个或多个实施例的示意性地示出半导体器件制造工艺的截面图。更具体地，图1A至图1I示出了制造半导体器件的方法，在该方法中，在制造期间执行了一个或多个无修整接合工艺。
如图1A所示，该方法可以包括提供或接收器件衬底或器件晶圆12。器件晶圆12可以由适合于形成半导体器件部件的任何材料形成。在一些实施例中，器件晶圆12是半导体晶圆，其可以由任何半导体材料形成。在一些实施例中，器件晶圆12可以是单晶硅(Si)晶圆、非晶硅晶圆、砷化镓(GaAs)晶圆或任何其他半导体晶圆。
在一些实施例中，可以在器件晶圆12上形成氧化物层14，并且在一些实施例中，可以将包括氧化物层14的形成作为本文所描述的工艺的部分。可以将氧化物层14称为掩埋氧化物层，并且将氧化物层14设置在器件晶圆12的至少一个表面上。在一些实施例中，氧化物层14可以围绕器件晶圆12并且可以设置在器件晶圆12的顶表面、底表面和侧表面上。氧化物层14可以由任何合适的氧化物形成，并且在一些实施例中，氧化物层14可以是二氧化硅(SiO2)层。在一些实施例中，可以将器件晶圆12和氧化物层14统称为绝缘体上硅(SOI)晶圆。可以通过任何合适的工艺来形成氧化物层14，包括例如通过沉积、热氧化或任何其他合适的技术。
在一些实施例中，器件晶圆12可以包括注入的离子16。离子16可以被注入到基本上相同的深度，例如，沿着器件晶圆12的长度的至少部分。在一些实施例中，注入的离子16可以具有注入轮廓，从而使得注入的离子16被分布在器件晶圆12的各个不同深度处；然而，应该容易地理解，注入的离子16沿着线具有峰值浓度或密度，如图1A所示。例如，注入轮廓可以是正态分布曲线或基本正态分布曲线，并且注入的离子16的峰值浓度或密度可以是线或曲线，在后续处理期间器件晶圆12将在该线或曲线处被分裂(参见图1C)。因此，本文关于注入的离子16的“深度”的描述可以是指被注入的离子的峰值浓度或密度的线的深度，并且该线的深度形成如本文所描述的用于分裂器件晶圆12的区域。
在一些实施例中，可以在从100nm至200nm范围内的深度处注入离子16，然而本文的实施例不限于此，并且可以在各个实施例中利用各种不同的离子注入深度。如本文稍后将更详细讨论的，注入的离子16的深度可以至少部分地确定在本文描述的制造方法的后期阶段中利用的器件晶圆12的部分的厚度。由此，可以根据设计考虑按照需求选择注入的离子16的深度，包括在后期处理阶段中利用的器件晶圆12的半导体材料的期望厚度。
在一些实施例中，注入的离子16是氢(H+)离子，然而根据一个或多个实施例，可以利用其他离子物种。根据一些实施例，离子16的注入可以包括为作为本文所描述方法的一部分。
此外，如图1A所示，该方法可以包括提供或接收第一载体衬底或载体晶圆18。将容易地理解，本文所描述的器件晶圆和载体晶圆可以互换地称为“衬底”。例如，第一载体晶圆18可以是适合于接合至器件晶圆12或氧化物层14的任何晶圆或衬底，以在后续处理期间支撑器件晶圆12。在一些实施例中，第一载体晶圆18可以是半导体晶圆，诸如单晶硅(Si)晶圆、非晶Si晶圆、砷化镓(GaAs)晶圆或任何其他半导体晶圆。在一些实施例中，第一载体晶圆18可以是玻璃晶圆或适合于在处理期间承载器件晶圆12的任何其他衬底材料。
在一些实施例中，第一载体晶圆18可以具有在从500μm至1000μm的范围内的厚度。在一些实施例中，第一载体晶圆18可以具有约775μm或等于775μm的厚度。
在一些实施例中，在第一载体晶圆18的表面上形成第一介电层20。可以在第一介电层20上形成分离层22，以及可以在分离层22上形成第二介电层24。第一介电层和第二介电层20、24可以由任何合适的介电材料形成，并且在一些实施例中，第一介电层和第二介电层20、24可以是氧化物或氮化物层。在一些实施例中，第一介电层和第二介电层20、24中的每个是氧化物层，诸如SiO2层。
分离层22可以由适合于将器件晶圆12接合至第一载体晶圆18或适合于将第一介电层和第二介电层20、24彼此接合的任何材料形成。此外，分离层22可以由任何适合容易地被去除的材料形成，从而在分离层22被去除时从器件晶圆12释放第一载体晶圆18。在一些实施例中，分离层22可以包括SiCN、SiOCN、SiN、SiO2、HfO2、ZrO2、HfAlOx、HfSiOx、TiN、有机材料或任何其他合适的分离层材料中的一种或多种。在一些实施例中，分离层22可以是粘附层。
可以通过任何合适的技术来形成分离层22，在一些实施例中，包括通过沉积、热氧化、旋涂或能够形成分离层的任何其他半导体工艺。在一些实施例中，分离层22由无机材料形成，可以通过沉积工艺来形成无机材料，诸如通过化学气相沉积或任何其他合适的沉积技术。
本文中可以将分离层22与第一介电层和第二介电层20、24统称为“分离层”或“分离结构”，并且本文中可以将分离层22称为分离材料层。
如图1B所示，将器件晶圆12接合至第一载体晶圆18。更具体地，在一些实施例中，器件晶圆12上的氧化物层14可以直接接合至第一载体晶圆18上的第二介电层24，从而将器件晶圆12固定至第一载体晶圆18上的结构。器件晶圆12可以被定向，从而使得在接合期间注入离子16通过的表面(例如，如图1A中所示的顶表面)被翻转并面向第一载体晶圆18。
可以通过任何合适的接合技术来执行将器件晶圆12接合至第一载体晶圆18。在一些实施例中，可以在接合室中将器件晶圆12接合至第一载体晶圆18，在接合室中，器件晶圆12和第一载体晶圆18中的每个可以由各自的晶圆卡盘保持，并且可以使器件晶圆12和第一载体晶圆18中的每个彼此接触并相互压靠或相互压紧以完成接合。在一些实施例中，可以施加真空或机械压力以有助于器件晶圆12和第一载体晶圆18的接合。
如图1C所示，方法可以包括通过分裂器件晶圆12来形成半导体器件层26。可以通过任何合适的技术来分裂器件晶圆12，并且在一些实施例中，例如，通过离子切割技术沿着其中注入了离子16的器件晶圆12的长度来分裂器件晶圆12。在一些实施例中，通过热退火来分裂器件晶圆12，这诱导器件晶圆12沿着离子16存在的线或深度分裂，从而引起或有助于器件晶圆12的剩余部分28的去除。可以在适合于通过引起器件晶圆12的断裂或分裂来形成半导体器件层26的任何条件下执行热退火。在一些实施例中，在从600℃至1100℃的范围内的温度下执行热退火工艺。
半导体器件层26可以具有基本上等于或等于注入的离子26的深度的厚度。例如，在一些实施例中，半导体器件层26可以具有在从100nm至200nm的范围内的厚度，然而本文的实施例不限于此，并且在各个实施例中，半导体器件层26可以具有各种不同的厚度。如本文前面所讨论的，注入的离子16的深度可以是指被注入的离子的峰值浓度或密度的线的深度，并且该线的深度形成用于分裂器件晶圆12的区域。
可以其他工艺中利用器件晶圆12的剩余部分28，例如，包括作为用于形成后续半导体器件的载体晶圆或器件晶圆。
如图1C所示，氧化物层14的部分可以保留在半导体器件层26和第二介电层24之间。在一些实施例中，可以从半导体器件层26的侧表面去除氧化物层14。在其他实施例中，氧化物层14可以保持存在于半导体器件层26的侧表面上。
该方法还可以包括处理半导体器件层26的暴露表面27。例如，可以抛光半导体器件层26的暴露表面27以降低粗糙度，从而为在半导体器件层26中形成半导体器件部件提供高质量且光滑表面。在一些实施例中，例如，在表面27被抛光之后，半导体器件层26的暴露表面27可以具有小于
Figure BDA0003782300530000071
的粗糙度。在一些实施例中，暴露表面27可以具有小于
Figure BDA0003782300530000072
的粗糙度，并且在一些实施例中，暴露表面27可以具有约
Figure BDA0003782300530000073
的粗糙度。在一些实施例中，半导体器件层26的总厚度变化(TTV)可以小于
Figure BDA0003782300530000074
并且在一些实施例中，半导体器件层26的总厚度变化可以小于
Figure BDA0003782300530000075
如图1D所示，方法可以包括执行至少一个前端制造(FEOL)工艺和至少一个后段制造(BEOL)工艺。例如，方法可以包括在半导体器件层26中形成一个或多个FEOL结构32以及在FEOL结构32上形成一个或多个BEOL结构34。在本文中可以将FEOL结构32和BEOL结构34统称为“半导体器件结构”31。
FEOL结构32可以包括任何半导体器件结构。例如，在一些实施例中，FEOL结构32包括一个或多个晶体管、电容器、电阻器或者可以在半导体器件层26中图案化或以其他方式形成的任何其他半导体器件结构或部件。在一些实施例中，FEOL结构32可以包括通过浅沟槽隔离(STI)结构35彼此分隔开的多个晶体管33。可以通过任何合适的FEOL工艺来形成FEOL结构32，包括用于形成半导体器件结构的FEOL工艺。
BEOL结构34可以包括任何互连结构，诸如可以电耦合至或连接至一个或多个FEOL结构32(诸如晶体管33)的导线或布线结构。在一些实施例中，BEOL结构34可以包括一个或多个金属化层、介电层或绝缘层、金属级、接触件、接合点等。可以通过任何合适的BEOL工艺来形成BEOL结构34，包括用于形成BEOL结构的常规BEOL工艺。
如图1E所示，方法可以包括在可以是例如互连层的BEOL结构34上形成介电结构50。介电结构50可以包括可以由任何合适的介电材料形成的一个或多个介电层。在一些实施例中，介电结构50包括第一介电层51、位于第一介电层51上的第二介电层52、以及位于第二介电层52上的第三介电层53。在一些实施例中，第一介电层51是氧化物层，该氧化物层可以是任何合适的氧化物，包括例如二氧化硅(SiO2)。在一些实施例中，第二介电层是氮化物层，诸如氮化硅层。在一些实施例中，第三介电层53是氧化物层，诸如二氧化硅(SiO2)。
此外，如图1E所示，方法可以包括提供或接收第二载体晶圆38。第二载体晶圆38可以是适合于接合至附接到第一载体晶圆18的半导体器件结构的任何晶圆或衬底，或者是接合至以其他方式由第一载体晶圆18承载的半导体器件结构的任何晶圆或衬底，例如，适合于接合至形成在BEOL结构34上的介电结构50。在一些实施例中，第二载体晶圆38可以是半导体晶圆，诸如单晶硅(Si)晶圆、非晶Si晶圆、砷化镓(GaAs)晶圆或任何其他半导体晶圆。在一些实施例中，第二载体晶圆38可以是玻璃晶圆或适合于在处理期间承载半导体器件结构的任何其他衬底材料。
在一些实施例中，第二载体晶圆38可以具有在从500μm至1000μm的范围内的厚度。在一些实施例中，第二载体晶圆38可以具有约775μm或等于775μm的厚度。
在一些实施例中，在第二载体晶圆38的表面上形成第一介电层40。可以在第一介电层40上形成分离层42，并且可以在分离层42上形成第二介电层44。第一介电层和第二介电层40、44可以由任何合适的介电材料形成，并且在一些实施例中，第一介电层和第二介电层40、44可以是氧化物或氮化物层。在一些实施例中，第一介电层和第二介电层40、44中的每个是氧化物层，诸如SiO2层。
分离层42可以由适合于将BEOL结构34接合至第二载体晶圆38或适合于将第一介电层和第二介电层40、44彼此接合的任何材料形成。此外，分离层42可以由适合于容易地被去除的任何材料形成，从而在去除分离层42时从半导体器件结构(例如，BEOL结构34)释放第二载体晶圆38。在一些实施例中，分离层42可以包括SiCN、SiOCN、SiN、SiO2、HfO2、ZrO2、HfAlOx、HfSiOx、TiN、有机材料或任何其他合适的分离层材料中的一种或多种。在一些实施例中，分离层42可以是粘附层。
如图1F所示，将由第一载体晶圆18承载的半导体器件结构接合至第二载体晶圆38。更具体地，在一些实施例中，BEOL结构34上的第三介电层53可以直接接合至第二载体晶圆38上的第二介电层44，从而将第二载体晶圆38固定至承载在第一载体晶圆18上的半导体器件结构。
可以通过任何合适的接合技术来执行将第二载体晶圆38接合至第一载体晶圆18上的半导体器件结构，包括例如通过施加压力或按压力以在接合室中完成接合。
如图1G所示，从半导体器件结构31去除第一载体晶圆18。可以通过分离工艺从半导体器件结构31去除第一载体晶圆18，在分离工艺中，分离层22与半导体器件结构31分开。
可以通过任何合适的工艺来去除分离层22。在一些实施例中，通过激光或紫外(UV)光分离工艺从半导体器件结构31去除分离层22。例如，在一些实施例中，分离层22可以由感光分离或粘合材料形成，并且可以通过将分离层22暴露于来自辐射源的照射来去除第一载体晶圆18，从而使其失去粘附或接合性能。辐射源可以是任何合适的辐射源，并且在一些实施例中，辐射源可以是激光、UV激光、红外(IR)激光等。在一些实施例中，第一载体晶圆18对于激光辐射是透明的或至少部分透明的。例如，第一载体晶圆18可以是允许激光辐射穿过第一载体晶圆18并照射分离层22的玻璃晶圆。
在一些实施例中，分离层22由选择为吸收可以用于去除分离层22的激光辐射的波长的材料形成。在去除期间，分离层22的材料可以吸收激光辐射，这可以引起或以其他方式有助于分离层22内或分离层22与接触的一个或多个结构或层(诸如第二介电层24)之间的键的断裂。
在一些实施例中，分离层22可以是粘附层，该粘附层利用具有适合于被粘附层吸收并引起如图1G所示结构分离的波长的激光而被分离。在一些实施例中，在执行分离工艺之后，第二介电层24保持附接至半导体器件结构31。在一些实施例中，可以利用第二介电层24以在分离工艺期间保护半导体器件结构31，例如，通过吸收至少一些激光照射，从而防止或减少否则可能由入射在半导体器件结构上的激光辐射引起的损坏。
在一些实施例中，可以执行研磨、蚀刻、化学机械抛光(CMP)或其他类似工艺以去除分离层22的任何多余部分或从半导体器件结构31的背侧去除第二介电层24。
在一些实施例中，可以在后续工艺中重复使用第一载体晶圆18，例如用于制造后续半导体器件结构。由于在制造半导体器件结构31期间，第一载体晶圆18没有被任何修整工艺修整，因此第一载体晶圆18维持其原始尺寸，并且因此可以在后续工艺中使用第一载体晶圆18。
如图1H所示，方法可以包括执行至少一个背侧工艺。例如，方法可以包括在半导体器件结构31的背侧上形成一个或多个背侧结构36。在一些实施例中，背侧结构36可以包括任何背侧互连结构，诸如可以电耦合或连接至一个或多个FEOL结构32(诸如晶体管33)的背侧导线或布线结构。在一些实施例中，背侧结构36可以包括一个或多个背侧金属化层、介电层或绝缘层、金属级、接触件、接合点、电源轨等。可以通过任何合适的背侧工艺来形成背侧结构36，包括传统的背侧工艺，诸如用于形成背侧结构的背侧金属化工艺。
在一些实施例中，可以在背侧处理期间至少部分地去除半导体器件层26的一个或多个部分。
可以在半导体器件结构31的背侧形成介电层61，例如，在背侧结构36的背侧上。在一些实施例中，介电层61可以是氧化物层，诸如SiO2层。
此外，如图1H所示，方法可以包括提供或接收第三载体晶圆68。第三载体晶圆68可以是适合于接合至附接到第二载体晶圆38的半导体器件结构31的任何晶圆或衬底，或者是适合于接合至以其他方式由第二载体晶圆38承载的半导体器件结构31的任何晶圆或衬底，例如，适合于接合至形成在背侧结构36的背侧上的介电层61。在一些实施例中，第三载体晶圆68可以是半导体晶圆，诸如单晶硅(Si)晶圆、非晶Si晶圆、砷化镓(GaAs)晶圆或任何其他半导体晶圆。在一些实施例中，第三载体晶圆68可以是玻璃晶圆或适合于在处理期间承载半导体器件结构的任何其他衬底材料。
在一些实施例中，第三载体晶圆68可以具有在从500μm至1000μm范围内的厚度。在一些实施例中，第三载体晶圆68可以具有约775μm或等于775μm的厚度。
在一些实施例中，在第三载体晶圆68的表面上形成第一介电层60。可以在第一介电层60上形成分离层62，并且可以在分离层62上形成第二介电层64。第一介电层和第二介电层60、64可以由任何合适的介电材料形成，并且在一些实施例中，第一介电层和第二介电层60、64可以是氧化物或氮化物层。在一些实施例中，第一介电层和第二介电层60、64中的每个是氧化物层，例如SiO2层。
分离层62可以由适合于将半导体器件结构31接合至第三载体晶圆68或适合于将第一介电层和第二介电层60、64彼此接合的任何材料形成。分离层62可以由适合于容易地被去除的任何材料形成，从而在去除分离层62时从半导体器件结构31释放第三载体晶圆68。在一些实施例中，分离层62可以包括SiCN、SiOCN、SiN、SiO2、HfO2、ZrO2、HfAlOx、HfSiOx、TiN、有机材料或任何其他合适的分离层材料中的一种或多种。在一些实施例中，分离层62可以是粘附层。
如图1I所示，将由第二载体晶圆38承载的半导体器件结构31接合至第三载体晶圆68。更具体地，在一些实施例中，半导体器件结构31背侧上的介电层61可以直接接合至第三载体晶圆68上的第二介电层64，从而将第三载体晶圆68固定至承载在第二载体晶圆38上的半导体器件结构31。
可以通过任何合适的接合技术来执行第三载体晶圆68与第二载体晶圆38上的半导体器件结构31的接合，包括例如通过施加压力或按压力以在接合室中完成接合。
此外，如图1I所示，从半导体器件结构31去除第二载体晶圆38。可以通过分离工艺从半导体器件结构31去除第二载体晶圆38，在分离工艺中，将分离层42与半导体器件结构31分开。
可以通过任何合适的工艺去除分离层42。在一些实施例中，例如，如本文先前所描述的，通过激光或紫外(UV)光分离工艺从半导体器件结构31去除分离层42。例如，在一些实施例中，分离层42可以由感光分离或粘合材料形成，并且可以通过将分离层42暴露于来自诸如激光的辐射源的照射来去除第二载体晶圆38，从而使其失去粘合或接合性能。
在一些实施例中，在执行分离工艺之后，第二介电层44保持附接至半导体器件结构31。在一些实施例中，可以利用第二介电层44以在分离工艺期间保护半导体器件结构31，例如，通过吸收至少一些激光辐射，从而防止或减少否则可能由入射在半导体器件结构上的激光辐射引起的损坏。
在一些实施例中，可以执行研磨、蚀刻、化学机械抛光(CMP)或其他类似工艺以从半导体器件结构31的前侧去除分离层42的多余部分或去除第二介电层44或任何介电层51、52、53。
在一些实施例中，可以在后续工艺中重复使用第二载体晶圆38，例如用于制造后续半导体器件结构。由于在制造半导体器件结构31期间，第二载体晶圆38没有被任何修整工艺修整，因此第二载体晶圆38维持其原始尺寸，并且因此可以在后续工艺中使用第二载体晶圆38。
在关于图1I示出和描述的工艺之后，方法可以继续进行进一步的前侧和背侧处理，这取决于设计考虑可能需要，诸如作为最终半导体器件的部分被包括的特定半导体或导电部件。例如，在各个实施例中，可以从半导体器件结构31的前侧去除第二介电层44和介电层51、52、53，并且可以在半导体器件结构31上形成附加部件。例如，可以在后续工艺中在半导体器件结构31的前侧上形成一个或多个导电焊盘、引线、焊球、焊料凸块等。
在一些实施例中，方法可以包括去除第三载体晶圆68。可以通过如本文先前描述的分离工艺来去除第三载体晶圆68。例如，在一些实施例中，可以通过激光分离工艺去除分离层62来去除第三载体晶圆68。此外，在一些实施例中，可以执行背侧CMP工艺以通过去除分离层62、介电层61或第二介电层64的多余部分来暴露半导体器件结构31的背侧(例如，背侧结构36的背侧)。
此外，应该容易地理解，可以在各个实施例中反复地重复图1A至图1I中所示的一个或多个处理步骤。例如，在一些实施例中，在如图1I所示的去除第二载体晶圆38之后，执行附加前侧处理之后，可以将第四载体晶圆接合至所得半导体器件结构的前侧，并且可以通过分离工艺去除第三载体晶圆。这将产生可以进一步被处理的半导体器件结构31的暴露的背侧，例如，通过在半导体器件结构31的暴露的背侧上形成附加部件。在这样的实施例中，可以在完成半导体器件结构31的处理之前，去除第四或任何最后一个或最终的载体晶圆，并且可以通过如本文所描述的任何分离工艺或通过任何其他工艺来去除第四或任何最后一个或最终的载体晶圆，诸如通过切割、化学机械抛光或任何其他合适的技术。
图2A至图2C示出了根据对比例的制造半导体器件的方法，在对比例中，执行修整以避免晶圆减薄工艺期间的边缘破裂和剥落。
如图2A所示，对比例包括将第一晶圆118和第二晶圆138接合至半导体器件结构131。半导体器件结构131被示出为已经具有FEOL结构132和BEOL结构134；然而，应当容易地理解，对比例的向下修整工艺可以在制造器件的各个阶段处执行，包括在形成FEOL结构132或BEOL结构134之前。
在图2A至图2C所示的对比例中，可以在半导体器件结构131的横向边缘处施加诸如环氧树脂的斜面密封材料以填充器件晶圆(例如，第一晶圆118)和半导体器件结构131之间的任何非接合区域。
如图2B所示，将结构翻转并执行修整工艺，在修整工艺中，通过修整第一晶圆118来去除第一晶圆118的部分，第一晶圆118的该部分可以是在其中或之上形成半导体器件部件的器件晶圆。修整第一晶圆118以便避免形成尖锐的边缘，否则当例如通过研磨工艺减薄第一晶圆118时，该尖锐的边缘会在第一晶圆118的圆形或非垂直边缘处产生。尖锐的边缘可能导致第一晶圆118的边缘破裂，这进而可能导致第一晶圆118与半导体器件结构131之间的剥落，并且因此通常应避免尖锐的边缘。此外，第一晶圆118的减薄可能导致边缘滚降，这可能在第一晶圆118和半导体器件结构131之间诱导非接合区域的形成。因此，执行修整工艺以避免形成尖锐的边缘，并且从而避免在晶圆边缘处形成破裂和剥落，以及去除在非接合区域处的第一晶圆118或半导体器件结构131的横向部分。
图2B所示的修整工艺还可以去除或修整半导体器件131的和第二晶圆138(其可以是载体晶圆)的横向边缘部分。修整工艺通常包括两个单独的修整工序，以便覆盖非接合区域并完全去除结构的横向边缘处的任何斜面密封材料或环氧树脂。第一修整工序修整第一晶圆118的横向边缘部分并在第二晶圆138上形成第一修整表面132。第二修整工序在第二晶圆138上形成第二修整表面134。
如图2C所示，执行去除器件晶圆(例如，第一晶圆118)的部分的减薄工艺。可以通过从背侧研磨第一晶圆118来执行减薄工艺。在一些实施例中，减薄工艺可以包括干蚀刻或其他蚀刻工艺以去除或减薄第一晶圆118。
与根据本发明的实施例的关于图1A至图1I所示的方法相比，对比例的工艺通常更复杂并且需要更高的成本，因为在对比例的修整工艺期间会消耗器件晶圆或载体晶圆的部分。此外，在修整时，在对比例的载体晶圆的边缘处会露出阶梯结构，这给以后工艺带来风险。对于可以利用多个或许多晶圆接合工艺的工艺(例如，利用多个载体晶圆形成3维集成电路(3D-IC)器件)，比较例的工艺导致修整并且因此导致多个载体晶圆中的每个载体晶圆的丢弃。
相比之下，根据本文的各个实施例中提供的方法，可以在形成半导体器件期间避免修整工艺，包括可能涉及多个接合步骤的3D-IC器件。特别地，利用包括分离层以及在一些实施例中的一个或多个介电层的分离结构来接合载体晶圆有助于通过激光分离工艺去除载体晶圆。这不仅避免了晶圆的修整，而且还允许在相同的载体晶圆上形成更多的器件或半导体管芯，因为晶圆边缘处的器件或半导体管芯没有被修整，并且因此保持它们的完整性并且可以被使用。
图3A至图3E是根据本发明的一个或多个实施例的示意性地示出半导体器件制造工艺的截面图。更具体地，图3A至图3E示出了制造半导体器件的“单次接合”方法。
如图3A所示，该方法可以包括在第一载体晶圆218上形成分离结构224。第一载体晶圆218可以与本文先前描述的第一载体晶圆18相同或基本相同。类似地，分离结构224可以与本文先前关于图1A描述的分离结构相同或基本相同，例如分离结构224可以包括设置在第一介电层和第二介电层20、24之间的分离层22。
如图3B所示，将器件晶圆212接合至第一载体晶圆218上的分离结构224。可以通过任何合适的技术将器件晶圆212接合至第一载体晶圆218，例如通过本文先前描述的接合工艺。此外，器件晶圆212在厚度上可以被分裂或减小，例如，如本文先前关于图1C所描述的。
在器件晶圆212上形成FEOL结构232和BEOL结构234。例如，FEOL结构232和BEOL结构234的形成可以与本文先前关于图1D描述的FEOL结构32和BEOL结构34的形成相同或基本相同。
如图3C所示，在BEOL结构234上形成介电结构250。介电结构250可以与本文先前关于图1E描述的介电结构50相同或基本相同。将第二载体晶圆238接合至半导体器件结构231。更具体地，在第二载体晶圆238上形成分离结构242，并且分离结构242可以与本文先前关于图1E描述的分离结构相同或基本相同，例如，分离结构242可以包括设置在第一介电层和第二介电层40、44之间的分离层42。分离结构242可以接合至介电结构250。
如图3D所示，通过分离工艺去除第一载体晶圆218，该分离工艺可以与本文先前描述的分离工艺相同或基本相同。例如，可以通过激光分离工艺去除第一载体晶圆218，在激光分离工艺中，用激光辐射照射分离结构224的分离层，从而松开或削弱与器件晶圆212的接合或粘附，并且使第一载体晶圆218和分离结构224分开并且容易地去除。
如图3E所示，通过背侧处理形成背侧结构236。背侧结构236的形成可以与本文先前关于图1H描述的背侧结构36的形成相同或基本相同。在一些实施例中，可以在背侧处理期间至少部分地去除器件晶圆212的一个或多个部分。
此外，如图3E所示，在背侧结构236上形成导电接触件239。导电接触件239可以是用于半导体器件输入或输出电信号的任何合适的导电接触件，例如导电焊盘、引线、焊球、焊料凸块等。
在一些实施例中，可以在完成图3A至图3E所示的方法时完成“单次接合”半导体器件200。应注意，虽然在图3A至图3E所示的方法中执行了一个以上的接合工艺，但器件200的形成被认为是“单次接合”方法，因为除了通常用于形成任何半导体器件的第一载体晶圆218的标准接合之外，仅执行了单个接合工艺(例如接合第二载体晶圆238)。
在一些实施例中，可以执行进一步的处理以完成半导体器件200。例如，在一些实施例中，可以在所示制造方法的执行期间，同时形成多个半导体器件200，例如，多个半导体管芯由相同的器件晶圆212形成，并且可以例如通过切单工艺进一步处理半导体器件200以将它们彼此分开，并且可以将半导体器件200形成为半导体器件封装件。
图4A至图4C是根据本发明的一个或多个实施例的示意性地示出半导体器件制造工艺的截面图。更具体地，图4A至图4C示出了制造半导体器件的“两次接合”方法。
图4A至图4C所示的方法包括先前关于图3A至图3D示出和描述的工艺。因此，图4A与本文先前描述的图3D相同，并且为了简洁起见将不进一步详细描述图4A。
如图4B所示，通过背侧处理来形成背侧结构236。背侧结构236的形成可以与本文先前关于图1H描述的背侧结构36的形成相同或基本相同。在一些实施例中，可以在背侧处理期间至少去除器件晶圆212的一个或多个部分。
将第三载体晶圆268接合至半导体器件结构231，如图4B所示。第三载体晶圆268的接合可以与本文先前关于图1I描述的第三载体晶圆68的接合相同或基本相同。如图4B所示，可以在第三载体晶圆268上形成分离结构262。分离结构262可以与关于图1I描述的分离结构相同或基本相同，并且分离结构262可以包括设置在第一介电层和第二介电层60、64之间的分离层62。另外，在一些实施例中，可以在半导体器件结构231的背侧上形成介电层61(参见图1I)，并且可以将第三载体晶圆268上的分离结构262接合至半导体器件结构231的背侧上的介电层61。
如图4C所示，通过分离工艺去除第二载体晶圆238，该分离工艺可以与本文先前描述的分离工艺相同或基本相同。例如，可以通过激光分离工艺来去除第二载体晶圆238，在激光分离工艺中，用激光辐射照射分离结构242的分离层，从而松开或削弱与半导体器件结构231的接合或粘附，并使第二载体晶圆238与分离层242分开且容易地被移除。
此外，如图4C所示，在BEOL结构234上形成导电接触件239。导电接触件239可以是用于半导体器件输入或输出电信号的任何合适的导电接触件，诸如导电焊盘、引线、焊球、焊料凸块等。
在一些实施例中，可以在完成图4A至图4C所示的方法时完成“两次接合”半导体器件300。除了关于图3A至图3E描述的方法中所示的接合工艺之外，执行的第二接合工艺(例如，接合第三载体晶圆268)有助于第二载体晶圆238的去除和BEOL结构234上的导电接触件239的形成，而背侧结构236位于第三载体晶圆268附近或第三载体晶圆268之上。这样，导电接触件239形成在半导体器件300的前侧处。相比之下，图3E所示的半导体器件200的导电接触件239形成在器件200背侧处的背侧结构236上。
在一些实施例中，可以执行进一步的处理以完成半导体器件300，包括例如从由相同的器件晶圆212形成的多个半导体管芯中的半导体器件300的切单等。
图5A至图5I是根据本发明的一个或多个实施例的示意性示出半导体器件制造工艺的截面图。更具体地，图5A至图5I示出了制造半导体器件的“三次接合”方法。
如图5A所示，通过在第一载体晶圆218上形成第一FEOL结构232和第一BEOL结构234来形成第一结构302。第一FEOL结构232和第一BEOL结构234的形成可以与本文先前例如关于图1D描述的FEOL结构32和BEOL结构34的形成相同或基本相同。在一些实施例中，在器件晶圆(未示出)之上或之中形成第一FEOL结构232，如先前关于图1D所描述的。FEOL结构232可以包括可以形成在半导体器件衬底上的晶体管或晶体管结构，诸如栅极、源极/漏极区域等。在一些实施例中，半导体器件衬底可以是图5A中所示的第一载体晶圆218，图5A中所示的第一载体晶圆218的部分可以包括在FEOL结构232内。
如图5B所示，形成第二结构304。第二结构304与图3C中所示的结构基本相同，并且可以通过与关于图3A至图3C示出和描述的相同或基本相同的工艺形成。第二结构304包括第二载体晶圆238、位于第二载体晶圆238上的分离结构224、以及接合至分离结构224的第一器件晶圆212。第二FEOL结构332和第二BEOL结构334形成在第一器件晶圆212上。
介电结构250形成在第二BEOL结构334上。介电结构250可以与本文先前关于图1E描述的介电结构50相同或基本相同。第三载体晶圆268接合至半导体器件结构。更具体地，分离结构242形成在第三载体晶圆268上，并且分离结构242可以与本文先前关于图1E描述的分离结构相同或基本相同，例如，分离结构242可以包括设置在第一介电层和第二介电层40、44之间的分离层42。分离结构242可以接合至介电结构250。
如图5C所示，通过分离工艺去除第二载体晶圆238，该分离工艺可以与本文先前描述的相同或基本相同。例如，可以通过激光分离工艺来去除第二载体晶圆238，在激光分离工艺中，用激光辐射照射分离结构224的分离层，从而松开或削弱与第一器件晶圆212的接合或粘附，并使第二载体晶圆238和分离结构224分开并且容易地被去除。在一些实施例中，可以在第二载体晶圆238的去除期间或之后至少部分地去除第一器件晶圆212的一个或多个部分。因此，如图5C所示，可以暴露第二FEOL结构332的至少部分。
如图5D所示，将图5A所示的第一结构302与图5C所示的结构接合，其中，第一BEOL结构234形成在第二FEOL结构332上或以其他方式接合至第二FEOL结构332。可以通过任何合适技术来将第一BEOL结构234形成在第二FEOL结构332上或接合至第二FEOL结构332，包括例如本文描述的任何技术。在一些实施例中，图5D所示的结构可以是3D IC结构。例如，可以形成穿过第二FEOL结构332的硅衬底的导电通孔，诸如硅贯通孔(TSV)。例如，第二FEOL结构332可以包括在第一侧(例如，如图5D所示的前侧或上侧)处的多个晶体管，并且可以形成延伸进入或穿过第二FEOL结构332的TSV，例如，以将前侧处的晶体管连接至背侧(例如，如图5D所示的下侧)。在一些实施例中，接合结构形成在第二FEOL结构332的背侧上以与第一BEOL结构234接合。
在完成图5D所示的接合时，半导体器件结构中存在半导体器件的两层(例如，如可以在第一FEOL结构和第二FEOL结构232、332中形成或限定的)以及互连或BEOL结构的两层(例如，如可以在第一BEOL和第二BEOL结构234、334中形成或限定的)。
如图5E所示，通过分离工艺来去除第三载体晶圆268，该分离工艺可以与本文先前描述的相同或基本相同。在一些实施例中，可以在去除第三载体晶圆268的同时或之后，去除分离结构242和介电结构250。因此，如图5E所示，可以暴露第二BEOL结构334的至少部分。
如图5F所示，形成第三结构306。第三结构306与图5B所示的第二结构304基本相同，并且可以通过与本文先前所示和描述的相同或基本相同的工艺形成。第三结构306包括第四载体晶圆278、第四载体晶圆278上的分离结构274、以及接合至分离结构274的第二器件晶圆312。第三FEOL结构432和第三BEOL结构434形成在第二器件晶圆312上。
介电结构350形成在第三BEOL结构434上。介电结构350可以与本文先前关于图1E描述的介电结构50相同或基本相同。第五载体晶圆288接合至半导体器件结构。更具体地，分离结构282形成在第五载体晶圆288上，并且分离结构282可以与本文先前关于图1E描述的分离结构相同或基本相同，例如，分离结构282可以包括设置在第一介电层和第二介电层40、44之间的分离层42。分离结构282可以接合至介电结构350。
如图5G所示，通过分离工艺来去除第四载体晶圆278，该分离工艺可以与本文先前描述的相同或基本相同，诸如通过激光分离工艺，在激光分离工艺中，用激光辐射照射分离结构274的分离层，使第四载体晶圆278和分离结构274分开并且容易地被去除。在一些实施例中，可以在第四载体晶圆278的去除期间或之后，至少部分地去除第二器件晶圆312的一个或多个部分。因此，如图5G所示，可以暴露第三FEOL结构432的至少部分。
如图5H所示，将图5G所示的结构与图5E所示的结构接合，从而产生具有半导体器件的三层(例如，如可以在第一FEOL结构、第二FEOL结构和第三FEOL结构232、332、432中形成或限定的)和互连或BEOL结构的三层(例如，如可以在第一、第二和第三BEOL结构234、334、434中形成或限定的)的结构。
如图5I所示，通过分离工艺去除第五载体晶圆288，该分离工艺可以与本文先前描述的分离工艺相同或基本相同。在一些实施例中，可以在去除第五载体晶圆288的同时或之后，去除分离结构282和介电结构350。因此，如图5I所示，可以暴露第三BEOL结构434的至少部分。
尽管图5I中未示出，例如，该方法还可以包括在第三BEOL结构434上形成导电接触件。可以通过任何合适的技术来形成导电接触件，包括本文描述的任何技术。
在一些实施例中，可以在完成图5A至图5I所示的方法时完成“三次接合”半导体器件400。在关于图5A至图5I描述的方法中执行的附加接合工艺有助于以交替布置的方式垂直堆叠的多个半导体器件层(例如，FEOL层)和多个互连或布线层(例如，BEOL层)的形成。将容易理解的是，可以通过本文在各个实施例中提供的方法来形成具有任意数量的半导体器件层和互连或布线层的半导体器件。这样，可以在本文提供的各个实施例中形成多层(或多次接合)半导体器件或集成电路，诸如3DIC。
每个半导体器件层(例如，FEOL层)可以包括具有特定或不同结构、电路或功能的半导体器件。例如，在一些实施例中，一个FEOL层可以包括逻辑结构或电路，而相同的半导体器件的另一FEOL层可以包括存储器电路或结构。这有助于提高存储器和逻辑结构之间的通信性能，因为它们在相同的半导体器件中彼此靠近，并且布线或电线(例如，通过BEOL层)可以提供降低的信号路径长度。
在形成每个半导体器件200、300、400期间，晶圆或载体晶圆保持其原始尺寸。例如，在完成半导体器件200、300、400的形成之后，晶圆的宽度与在处理步骤开始时引入的晶圆的宽度相同。也就是说，晶圆的宽度不会由于修整工艺而减小。
本发明的实施例提供了若干优势。例如，分离层的包含有助于使用激光分离工艺来去除晶圆，这避免或替代了作为减薄晶圆工艺的部分的晶圆的修整。因为晶圆没有被修整，并且因此作为本文提供的半导体器件制造工艺的部分，没有晶圆的部分被浪费或丢弃，所以通过避免修整工艺，通过本发明的实施例到达了显著的成本节约。
此外，与利用修整工艺的示例性工艺相比，在各个实施例中实施的激光分离工艺执行起来相对简单。另外，因为由于晶圆没有被修整而减小了破损或损坏的风险，所以本文中的各个实施例中提供的制造工艺减小了制造风险。相反，因为晶圆根本没有被修整，所以晶圆保持其原始尺寸，并且可以避免与修整的边缘相关的问题。此外，由于晶圆可以被重复使用而不是由于修整工艺被浪费，所以可以根据本文提供的方法实现成本节约。另外，本文提供的实施例有助于形成具有多个半导体层的半导体器件，该具有多个半导体层的半导体器件可以在多个接合工艺中形成。例如，根据一些实施例，可以利用单次接合、两次接合、三次接合以及任何数量的接合工艺来制造半导体器件。
根据一个实施例，提供了制造半导体器件结构的方法，该方法包括将器件衬底接合至第一剥离层。第一剥离层设置在第一载体衬底上，并且器件衬底具有面向第一载体衬底的第一侧和与第一侧相对的第二侧。器件衬底具有第一宽度。对器件衬底执行前端制造(FEOL)工艺和后端制造(BEOL)工艺。将具有第二剥离层的第二载体衬底接合在器件衬底的第二侧上。通过去除第一剥离层来去除第一载体衬底。在去除第一载体衬底之后，器件衬底的宽度保持第一宽度。
在一些实施例中，制造半导体器件结构的方法还包括：在对器件衬底执行前端制造工艺和后端制造工艺之前，通过去除器件衬底的部分来减小器件衬底的厚度。
在一些实施例中，制造半导体器件结构的方法还包括：在将器件衬底接合至第一剥离层之前，在器件衬底的第一侧上形成氧化物层。
在一些实施例中，制造半导体器件结构的方法还包括：将具有第三剥离层的第三载体衬底接合在器件衬底的第一侧上；以及通过去除第二剥离层来去除第二载体衬底，其中，在去除第二载体衬底之后，器件衬底的宽度保持第一宽度。
在一些实施例中，制造半导体器件结构的方法还包括：在器件衬底的第一侧上形成一个或多个导电结构，一个或多个导电结构设置在器件衬底的第一侧和第三载体衬底之间。
在一些实施例中，去除第一剥离层包括用激光辐射来照射第一剥离层。
在一些实施例中，制造半导体器件结构的方法还包括：在第一载体衬底上形成第一剥离层，第一剥离层包括位于第一载体衬底上的第一介电层、位于第一介电层上的分离材料层以及位于分离材料层上的第二介电层。
根据另一实施例，提供了一种方法，该方法包括在第一载体晶圆上形成第一分离结构。将半导体器件晶圆接合至第一载体晶圆，并且第一分离结构设置在半导体器件晶圆与第一载体晶圆之间。多个半导体器件位于半导体器件晶圆中。在半导体器件晶圆上形成互连层，并且互连层包括电耦合至多个半导体器件的多个导电互连结构。在第二载体晶圆上形成第二分离结构，并且将第二载体晶圆接合至互连层。第二分离结构设置在第二载体晶圆和互连层之间。通过去除第一分离结构来去除第一载体晶圆。去除第一分离结构包括用激光辐射来照射第一分离结构。
在一些实施例中，在去除第一载体晶圆之前和之后，半导体器件晶圆具有相同的宽度。
在一些实施例中，形成第一分离结构包括：在第一载体晶圆上形成第一氧化物层；在第一氧化物层上形成第一分离材料层；以及在第一分离材料层上形成第二氧化物层。
在一些实施例中，形成第一分离材料层包括形成第一分离材料层，第一分离材料层包括SiCN、SiOCN、SiN、SiO2、HfO2、ZrO2、HfAlOx、HfSiOx、TiN或有机材料中的至少一种。
在一些实施例中，该方法还包括：在互连层上形成第一氧化物层；
在第一氧化物层上形成氮化硅层；以及在氮化硅层上形成第二氧化物层。
在一些实施例中，该方法还包括：在半导体器件晶圆上形成背侧导电层，背侧导电层包括多个背侧导电结构，半导体器件晶圆设置在背侧导电层和互连层之间。
在一些实施例中，该方法还包括：在第三载体晶圆上形成第三分离结构；将第三载体晶圆接合至背侧导电层；以及通过去除第二分离结构来去除第二载体晶圆。
在一些实施例中，该方法还包括：在背侧导电层与第三载体晶圆之间形成介电层。
在一些实施例中，该方法还包括：在将半导体晶圆接合至第一载体晶圆之前，在半导体器件晶圆上形成氧化物层。
根据又一实施例，提供了一种方法，该方法包括将器件晶圆接合至第一载体晶圆上的第一剥离层。器件晶圆具有第一宽度。在器件晶圆中至少部分地形成多个晶体管。在器件晶圆上形成互连层，并且互连层包括电耦合至多个晶体管的多个导电结构。将具有第二剥离层的第二载体晶圆接合在器件晶圆上，并且器件晶圆设置在第一载体晶圆和第二载体晶圆之间。通过去除第一剥离层来去除第一载体晶圆，并且在去除第一载体晶圆之后，器件晶圆的宽度保持第一宽度。
在一些实施例中，该方法还包括：在器件晶圆上形成背侧导电层，背侧导电层包括多个背侧导电结构，多个晶体管设置在背侧导电层和互连层之间；以及在背侧导电层上形成导电接触件并且导电接触件电耦合至多个背侧导电结构中的至少一个。
在一些实施例中，该方法还包括：在器件晶圆上形成背侧导电层，背侧导电层包括多个背侧导电结构，多个晶体管设置在背侧导电层和互连层之间；将具有第三剥离层的第三载体晶圆接合在背侧导电层上；通过去除第二剥离层来去除第二载体晶圆，其中，在去除第二载体晶圆之后，至少部分地暴露互连层；以及在互连层上形成导电接触件，并且导电接触件电耦合至多个导电结构中的至少一个。
在一些实施例中，去除第一剥离层包括用激光辐射来照射第一剥离层。
前面概述了落干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。
可以组合上述各种实施例以提供进一步的实施例。可以依据以上详细描述对实施例进行这些和其他改变。一般而言，在以下权利要求中，所使用的术语不应被解释为将权利要求限制为在说明书和权利要求中公开的特定实施例，而应被解释为包括所有可能的实施例以及这些权利要求所享有的同等实施例的全部范围。因此，权利要求不受本公开的限制。

Claims (10)

1.一种制造半导体器件结构的方法，包括：
将器件衬底接合至第一剥离层，所述第一剥离层设置在第一载体衬底上，所述器件衬底具有面向所述第一载体衬底的第一侧和与所述第一侧相对的第二侧，所述器件衬底具有第一宽度；
对所述器件衬底执行前端制造(FEOL)工艺和后端制造(BEOL)工艺；
将具有第二剥离层的第二载体衬底接合在所述器件衬底的所述第二侧上；以及
通过去除所述第一剥离层来去除所述第一载体衬底，其中，在去除所述第一载体衬底之后，所述器件衬底的宽度保持所述第一宽度。
2.根据权利要求1所述的方法，还包括：
在对所述器件衬底执行所述前端制造工艺和所述后端制造工艺之前，通过去除所述器件衬底的部分来减小所述器件衬底的厚度。
3.根据权利要求1所述的方法，还包括：
在将所述器件衬底接合至所述第一剥离层之前，在所述器件衬底的所述第一侧上形成氧化物层。
4.根据权利要求1所述的方法，还包括：
将具有第三剥离层的第三载体衬底接合在所述器件衬底的所述第一侧上；以及
通过去除所述第二剥离层来去除所述第二载体衬底，其中，在去除所述第二载体衬底之后，所述器件衬底的宽度保持所述第一宽度。
5.根据权利要求4所述的方法，还包括：
在所述器件衬底的所述第一侧上形成一个或多个导电结构，所述一个或多个导电结构设置在所述器件衬底的所述第一侧和所述第三载体衬底之间。
6.根据权利要求1所述的方法，其中，去除所述第一剥离层包括用激光辐射来照射所述第一剥离层。
7.根据权利要求1所述的方法，还包括：
在所述第一载体衬底上形成所述第一剥离层，所述第一剥离层包括位于所述第一载体衬底上的第一介电层、位于所述第一介电层上的分离材料层以及位于所述分离材料层上的第二介电层。
8.一种制造半导体器件结构的方法，包括：
在第一载体晶圆上形成第一分离结构；
将半导体器件晶圆接合至所述第一载体晶圆，所述第一分离结构设置在所述半导体器件晶圆和所述第一载体晶圆之间；
在所述半导体器件晶圆中形成多个半导体器件；
在所述半导体器件晶圆上形成互连层，所述互连层包括电耦合至所述多个半导体器件的多个导电互连结构；
在第二载体晶圆上形成第二分离结构；
将所述第二载体晶圆接合至所述互连层，所述第二分离结构设置在所述第二载体晶圆和所述互连层之间；以及
通过去除所述第一分离结构来去除所述第一载体晶圆，去除所述第一分离结构包括用激光辐射来照射所述第一分离结构。
9.根据权利要求8所述的方法，其中，在去除所述第一载体晶圆之前和之后，所述半导体器件晶圆具有相同的宽度。
10.一种制造半导体器件结构的方法，包括：
将器件晶圆接合至第一载体晶圆上的第一剥离层，所述器件晶圆具有第一宽度；
在所述器件晶圆中至少部分地形成多个晶体管；
在所述器件晶圆上形成互连层，所述互连层包括电耦合至所述多个晶体管的多个导电结构；
将具有第二剥离层的第二载体晶圆接合在所述器件晶圆上，所述器件晶圆设置在所述第一载体晶圆和所述第二载体晶圆之间；
通过去除所述第一剥离层来去除所述第一载体晶圆，其中，在去除所述第一载体晶圆之后，所述器件晶圆的宽度保持所述第一宽度。
CN202210935524.4A 2021-11-10 2022-08-04 制造半导体器件结构的方法 Pending CN115763347A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163277996P 2021-11-10 2021-11-10
US63/277,996 2021-11-10
US17/750,239 US20230142902A1 (en) 2021-11-10 2022-05-20 Trim free wafer bonding methods and devices
US17/750,239 2022-05-20

Publications (1)

Publication Number Publication Date
CN115763347A true CN115763347A (zh) 2023-03-07

Family

ID=85349202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210935524.4A Pending CN115763347A (zh) 2021-11-10 2022-08-04 制造半导体器件结构的方法

Country Status (3)

Country Link
US (1) US20230142902A1 (zh)
CN (1) CN115763347A (zh)
TW (1) TW202320240A (zh)

Also Published As

Publication number Publication date
TW202320240A (zh) 2023-05-16
US20230142902A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
US10756056B2 (en) Methods and structures for wafer-level system in package
EP3803972B1 (en) Die stacking for multi-tier 3d integration
US10128142B2 (en) Semiconductor structures including carrier wafers and attached device wafers, and methods of forming such semiconductor structures
US9613865B2 (en) Semiconductor die and die cutting method
KR101145074B1 (ko) 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
US10923427B2 (en) SOI wafers with buried dielectric layers to prevent CU diffusion
CN105489512B (zh) 临时半导体结构键合方法和相关的键合半导体结构
JP6345251B2 (ja) 薄いシリコンオン絶縁体（ｓｏｉ）ウェハー上にマイクロストリップ伝送ラインを形成するための方法及び構造体
KR101372018B1 (ko) 집적 회로들의 형성 방법들 및 결과적인 구조들
US8673733B2 (en) Methods of transferring layers of material in 3D integration processes and related structures and devices
JP2007266044A (ja) 半導体装置の製造方法
CN115763347A (zh) 制造半导体器件结构的方法
CN115425029A (zh) 半导体结构及其形成方法
CN111435650A (zh) 半导体结构及其形成方法
US11404318B2 (en) Methods of forming through-silicon vias in substrates for advanced packaging
JP2007258233A (ja) 半導体装置の製造方法、半導体装置および回路基板
WO2012169060A1 (ja) 半導体装置の製造方法
CN115881727A (zh) 半导体结构及其形成方法
JP2022034881A (ja) 半導体装置、半導体装置の製造方法、および基板の再利用方法
TW202324547A (zh) 封裝基板的電氣、機械及熱性能之調整
TW201820488A (zh) 半導體裝置的製造方法
JPWO2012169060A1 (ja) 半導体装置の製造方法
KR20150020931A (ko) 웨이퍼의 연마 방법 및 이에 의해 제조된 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination