TW202320240A - 製造半導體裝置的方法 - Google Patents

製造半導體裝置的方法 Download PDF

Info

Publication number
TW202320240A
TW202320240A TW111136108A TW111136108A TW202320240A TW 202320240 A TW202320240 A TW 202320240A TW 111136108 A TW111136108 A TW 111136108A TW 111136108 A TW111136108 A TW 111136108A TW 202320240 A TW202320240 A TW 202320240A
Authority
TW
Taiwan
Prior art keywords
wafer
layer
semiconductor device
carrier
lift
Prior art date
Application number
TW111136108A
Other languages
English (en)
Inventor
朱熙甯
藍文廷
黃一涵
江國誠
王志豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202320240A publication Critical patent/TW202320240A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)

Abstract

本揭露提供一種製造半導體裝置的方法，包括將裝置基板接合到第一剝離層，第一剝離層設置在第一承載基板上，裝置基板具有面朝第一承載基板的第一側以及與第一側相反的第二側，裝置基板具有第一寬度。製造半導體裝置的方法還包括在裝置基板上進行前端製程以及後端製程，將具有第二剝離層的第二承載基板接合到裝置基板的第二側，以及藉由去除第一剝離層以去除第一承載基板，其中在去除第一承載基板之後，裝置基板的寬度維持第一寬度。

Description

製造半導體裝置的方法
本揭露實施例包括一種製造半導體裝置的方法。
由於各種電子元件(例如電晶體、二極體、電阻、電容等)的整合密度不斷提高，半導體行業經歷了快速增長。在大多數情況下，整合密度的提升是來自於反覆降低最小特徵尺寸(例如將半導體製程節點縮小到20奈米以下的節點)，這允許將更多部件整合到給定區域中。隨著最近對小型化、更高速度、更大頻寬、更低功耗和延遲的需求的增長，需要更小和更具創造性的半導體晶粒封裝技術。
隨著半導體技術的進一步發展，彼此堆疊和接合的半導體裝置已成為進一步降低半導體裝置物理尺寸的有效替代方案。在堆疊的半導體裝置中，在分開的基板上至少部分地製造如邏輯電路、記憶體、處理器電路等的主動電路，然後物理地和電性地接合在一起以形成功能裝置。這種接合製程使用了複雜的技術，並且需要改進。
本揭露實施例提供一種製造半導體裝置的方法，包括將裝置基板接合到第一剝離層，第一剝離層設置在第一承載基板上，裝置基板具有面朝第一承載基板的第一側以及與第一側相反的第二側，裝置基板具有第一寬度。製造半導體裝置的方法還包括在裝置基板上進行前端製程以及後端製程，將具有第二剝離層的第二承載基板接合到裝置基板的第二側，以及藉由去除第一剝離層以去除第一承載基板，其中在去除第一承載基板之後，裝置基板的寬度維持第一寬度。
本揭露實施例提供一種製造半導體裝置的方法，包括在第一承載晶圓上形成第一剝離結構，將一半導體裝置晶圓接合到第一承載晶圓，第一剝離結構設置在半導體裝置晶圓以及第一承載晶圓之間，在半導體裝置晶圓中形成多個半導體裝置，在半導體裝置晶圓上形成內連線層，內連線層包括多個導電內連線結構，電性耦接半導體裝置，在第二承載晶圓上形成第二剝離結構，將第二承載晶圓接合到內連線層，第二剝離層設置在第二承載晶圓以及內連線層之間，以及藉由去除第一剝離結構而去除第一承載晶圓，去除第一剝離結構的操作包括以雷射輻射來照射第一剝離結構。
本揭露實施例提供一種製造半導體裝置的方法，包括將一裝置晶圓接合到承載晶圓上的第一剝離層，裝置晶圓具有第一寬度。製造半導體裝置的方法還包括形成多個電晶體，電晶體至少部分位在裝置晶圓中，在裝置晶圓上形成一內連線層，內連線層包括多個導電結構，電性耦接電晶體。製造半導體裝置的方法還包括將具有第二剝離層的第二承載晶圓接合到裝置晶圓上，裝置晶圓設置在第一承載晶圓以及第二承載晶圓之間，以及藉由去除第一剝離層來去除第一承載晶圓，其中在去除第一承載晶圓之後，裝置晶圓的寬度維持第一寬度。
以下公開許多不同的實施方法或是範例來實行所提供之標的之不同特徵，以下描述具體的元件及其排列的實施例以闡述本揭露。當然這些實施例僅用以例示，且不以此限定本揭露的範圍。舉例來說，在說明書中提到第一特徵部件形成於第二特徵部件之上，其包括第一特徵部件與第二特徵部件是直接接觸的實施例，另外也包括於第一特徵部件與第二特徵部件之間另外有其他特徵的實施例，亦即，第一特徵部件與第二特徵部件並非直接接觸。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本揭露，不代表所討論的不同實施例及/或結構之間有特定的關係。
此外，其中可能用到與空間相關用詞，例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。
在各種實施例中，本揭露提供了晶圓和半導體層形成在晶圓裝置結構之間的方法和裝置。剝離層有利於使用雷射剝離製程來去除晶圓，從而避免或替代了對晶圓進行修整，其為薄化晶圓製程的一部分。藉由避免修整製程，本揭露的實施例顯著降低了成本(因為沒有修整晶圓)，因此作為本揭露提供的半導體裝置製造製程的一部分，未浪費或丟失晶圓的任何部分。
此外，與使用修整製程的示例性製程相比，相對容易執行在各種實施例中實施的雷射剝離製程。再者，由於晶圓沒有被修整，而降低了破損或損壞的風險，所以本揭露中的各個實施例中提供的製造製程降低了製造風險。反之，因為晶圓沒有被修整，晶圓保持其原始的尺寸，並且可以避免與修整晶圓邊緣相關的問題。此外，因為晶圓可以重複使用，而不會因為修整製程而被浪費，從而可以根據本揭露提供的方法來降低成本。再者，本揭露提供的實施例有助於形成具有多個半導體層的半導體裝置，且可以在多個接合製程中形成前述多個半導體層。舉例來說，根據一些實施例，可以使用單接合、雙重接合、三重接合、和任何數量的接合製程來製造半導體裝置。
第1A圖到第1I圖是示意性地示出根據本揭露的一或多個實施例的半導體裝置製造製程的剖面圖。更具體而言，第1A圖至第1I圖說明了一種在製造期間執行一或多道不需要修整的剝離製程的製造半導體裝置的方法。
如第1A圖所示，此方法可以包括提供或接收裝置基板或裝置晶圓12。可以由適合於形成半導體裝置特徵的任何材料來形成裝置晶圓12。在一些實施例中，裝置晶圓12是半導體晶圓，其可以由任何半導體材料形成。在一些實施例中，裝置晶圓12可為單晶矽(Si)晶圓、非晶矽(amorphous Si)晶圓、砷化鎵(GaAs)晶圓或任何其他半導體晶圓。
在一些實施例中，可以在裝置晶圓12上形成氧化層14，並且在一些實施例中，氧化層14的形成過程可作為本揭露實施例所述製程的一部分。氧化層14可稱為埋氧層，並且設置在裝置晶圓12的至少一個表面上。在一些實施例中，氧化層14可以圍繞裝置晶圓12，並且可以設置在裝置晶圓12的頂表面、底表面、和側面上。可以由任何合適的氧化物形成氧化層14，並且在一些實施例中氧化層14可為二氧化矽(SiO 2)層。在一些實施例中，裝置晶圓12和氧化層14可以統稱為絕緣體上矽(silicon-on-insulator，SOI)晶圓。可以藉由任何合適的製程形成氧化層14，例如包括沉積、熱氧化或任何其他合適的技術。
在一些實施例中，裝置晶圓12可以包括佈植的離子16。離子16可以被佈植到實質上相同的深度，例如沿著裝置晶圓12的長度方向的至少一部分。在一些實施例中，可以在從100nm到200nm範圍內的深度佈植離子16，但是本揭露的實施例並不限於此，並且可以在各種實施例中使用各種不同的離子佈植深度。如本揭露稍後將更詳細討論的，佈植的離子16的深度可以至少部分地用來決定在本揭露描述的製造方法的隨後階段中所使用的裝置晶圓12的一部分的厚度。因此，可以根據設計需求來選擇想要佈植離子16的深度，包括在隨後的製程步驟中使用的裝置晶圓12的半導體材料的期望厚度。
在一些實施例中，佈植的離子16是氫(H +)離子，雖然根據一或多個實施例，也可以使用其他種類的離子。根據一些實施例，本揭露所述方法的一部分可包括佈植離子16。
此外，如第1A圖所示，此方法可包括提供或接收第一承載基板或第一承載晶圓18。為了容易理解，本揭露所述的裝置晶圓和承載晶圓可互換地稱為「基板」。第一承載晶圓18可為適合於接合到裝置晶圓12或氧化層14的任何晶圓或基板，例如以在後續製程期間支撐裝置晶圓12。在一些實施例中，第一承載晶圓18可為半導體晶圓，例如單晶矽晶圓、非晶矽晶圓、砷化鎵晶圓或任何其他半導體晶圓。在一些實施例中，第一承載晶圓18可為玻璃晶圓，或適合在處理期間承載裝置晶圓12的任何其他基板材料。
在一些實施例中，第一承載晶圓18的厚度可介於500μm到1000μm之間。在一些實施例中，第一承載晶圓18可以具有大約或等於775μm的厚度。
在一些實施例中，在第一承載晶圓18的表面上形成第一介電層20。可以在第一介電層20上形成剝離層22，並且可以在第一承載晶圓18的表面上形成第二介電層24。可以由任何合適的介電材料形成第一介電層20和第二介電層24，並且在一些實施例中可為氧化物或氮化物層。在一些實施例中，第一介電層20和第二介電層24都是氧化物層，例如SiO 2層。
可以由適合於將裝置晶圓12接合到第一承載晶圓18，或適合於將第一介電層20和第二介電層24彼此接合的任何材料形成剝離層22。此外，可以由容易去除的任何材料形成剝離層22，從而去除在剝離層22時，從裝置晶圓12釋放第一承載晶圓18。在一些實施例中，剝離層22可以包括SiCN、SiOCN、SiN、SiO 2、HfO 2、ZrO 2、HfAlO x、HfSiO x、TiN、有機材料或任何其他合適的剝離層材料中的一或多者。在一些實施例中，剝離層22可為黏合層。
剝離層22、第一介電層20、第二介電層24在本揭露中可以統稱為「剝離層」或「剝離結構」。在本揭露中，剝離層22可以稱為剝離材料層。
如第1B圖所示，裝置晶圓12接合到第一承載晶圓18。更具體而言，在一些實施例中，裝置晶圓12上的氧化層14可以直接接合到第一承載晶圓18上的第二介電層24，從而將裝置晶圓12固定到第一承載晶圓18上的結構上。裝置晶圓12的方向可為將佈植了離子16的表面(例如第1A圖中所示的頂表面)在接合期間翻轉並面向第一承載晶圓18。
可以藉由任何合適的接合技術來執行裝置晶圓12與第一承載晶圓18的接合。在一些實施例中，裝置晶圓12可以在接合腔室中接合到第一承載晶圓18，在接合腔室中可以由晶圓吸座分別固持裝置晶圓12和第一承載晶圓18，並且可以使裝置晶圓12和第一承載晶圓18彼此接觸並相互擠壓或施力以完成接合。在一些實施例中，可以施加真空或機械壓力，以促進裝置晶圓12和第一承載晶圓18的接合。
如第1C圖所示，此方法可以包括藉由分離裝置晶圓12來形成半導體裝置層26。可以藉由任何合適的技術來分離裝置晶圓12，並且在一些實施例中，沿佈植了離子16的裝置晶圓12的長度方向分離裝置晶圓12，例如藉由離子切割(ion-cut)技術來分離。在一些實施例中，藉由熱退火來分離裝置晶圓12，這使得裝置晶圓12沿著存在離子16的線或深度分裂，從而導致或促進去除裝置晶圓12的剩餘部分28。可以在適合於藉由引起裝置晶圓12的分離或斷裂來形成半導體裝置層26的任何條件下進行熱退火。在一些實施例中，在600°C至1100°C的溫度範圍內進行熱退火製程。
半導體裝置層26的厚度可以等於或實質上等於所佈植的離子26的深度。舉例來說，在一些實施例中，半導體裝置層26可以具有從100nm到200nm範圍內的厚度，但本揭露實施例並不限於此。在各種實施例中，半導體裝置層26可以具有各種不同的厚度。
裝置晶圓12的剩餘部分28可用於其他製程，例如包括作為用於形成後續半導體裝置的承載晶圓或裝置晶圓。
如第1C圖所示，氧化層14的一部分可以保留在半導體裝置層26和第二介電層24之間。在一些實施例中，可以從半導體裝置層26的側表面去除氧化層14。在一些實施例中，氧化層14可以保持於半導體裝置層26的側表面上。
前述方法還可包括處理半導體裝置層26的露出表面27。舉例來說，可以研磨半導體裝置層26的露出的表面27以降低粗糙度，從而提供用於在半導體裝置層26中形成裝置特徵的高品質和光滑表面。舉例來說，在一些實施例中，在研磨表面27之後，半導體裝置層26的露出的表面27可以具有小於5Å的粗糙度。在一些實施例中，露出的表面27可以具有小於2Å的粗糙度，並且在一些實施例中，露出的表面27可以具有大約1.5Å的粗糙度。在一些實施例中，半導體裝置層26的總厚度變化(total thickness variation，TTV)可以小於100Å，並且在一些實施例中，半導體裝置層26的總厚度變化可以小於50Å。
如第1D圖所示，此方法可以包括執行至少一個前端(front-end-of-line，FEOL)製程和至少一個後端(back-end-of-line，BEOL)製程。舉例來說，此方法可以包括在半導體裝置層26中形成一或多個前端結構32，並在前端結構32上形成一或多個後端結構34。前端結構32和後端結構34在本揭露實施例中可以統稱為「半導體裝置結構」31。
前端結構32可以包括任何半導體裝置結構。舉例來說，在一些實施例中，前端結構32包括一或多個電晶體、電容、電阻、或可以在半導體裝置層26中圖案化或以其他方式形成的任何其他半導體裝置結構或特徵。在一些實施例中，前端結構32可以包括被淺溝槽隔離(shallow trench isolation，STI)結構35彼此分開的多個電晶體33。可以藉由任何合適的前端製程形成前端結構32，包括用於形成半導體裝置結構的傳統前端製程。
後端結構34可以包括任何內連線結構，例如可以電性耦接或連接到一或多個前端結構32(例如電晶體33)的導線或線路結構。在一些實施例中，後端結構34可以包括一或多個金屬化層、介電層或絕緣層、金屬層、接點(contacts)、接合點(bonding sites)等。可以藉由任何合適的後端製程形成後端結構34，包括用於形成後端結構的常規後端製程。
如第1E圖所示，此方法可以包括在後端結構34上形成介電結構50，例如可為內連線層。介電結構50可以包括一或多層介電層，其可由任何合適的介電材料所形成。在一些實施例中，介電結構50包括第一介電層51、在第一介電層51上的第二介電層52、和在第二介電層52上的第三介電層53。在一些實施例中，第一介電層51是氧化物層，其可為任何合適的氧化物，包括例如二氧化矽。在一些實施例中，第二介電層是氮化物層，例如氮化矽層。在一些實施例中，第三介電層53是氧化物層，例如二氧化矽。
此外，如第1E圖所示，此方法可以包括提供或接收第二承載晶圓38。第二承載晶圓38可為適用於接合到半導體裝置結構的任何晶圓或基板，前述半導體裝置結構附接至第一承載晶圓18或以其他方式被第一承載晶圓18承載。舉例來說，第一承載晶圓18適合於接合到在後端結構34上形成的介電結構50。在一些實施例中，第二承載晶圓38可為半導體晶圓，例如單晶矽晶圓、非晶矽晶圓、砷化鎵晶圓或任何其他半導體晶圓。在一些實施例中，第二承載晶圓38可為玻璃晶圓，或適合在製程期間承載半導體裝置結構的任何其他基板材料。
在一些實施例中，第二承載晶圓38的厚度可介於500μm到1000μm。在一些實施例中，第二承載晶圓38可以具有等於或約775μm的厚度。
在一些實施例中，第一介電層40形成在第二承載晶圓38的表面上。剝離層42可以形成在第一介電層40上，並且第二介電層44可以形成在第二承載晶圓38的表面上。可以由任何合適的介電材料形成第一介電層40、第二介電層44，並且在一些實施例中可為氧化物或氮化物層。在一些實施例中，第一介電層40、第二介電層44是氧化物層，例如SiO 2層。
可以由適合於將後端結構34接合到第二承載晶圓38或用於將第一介電層40、第二介電層44彼此接合的任何材料形成剝離層42。此外，可以由容易去除的任何材料形成剝離層42，從而在去除剝離層42時從半導體裝置結構(例如後端結構34)釋放第二承載晶圓38。在一些實施例中，剝離層42可以包括SiCN、SiOCN、SiN、SiO 2、HfO 2、ZrO 2、HfAlO x、HfSiO x、TiN、有機材料或任何其他合適的剝離層材料中的一或多者。在一些實施例中，剝離層42可為黏合層。
如第1F圖所示，第一承載晶圓18所承載的半導體裝置結構接合到第二承載晶圓48。更具體而言，在一些實施例中，後端結構34上的第三介電層53可以直接接合第二承載晶圓38上的第二介電層44，從而將第二承載晶圓38固定到承載在第一承載晶圓18上的半導體裝置結構。
可以藉由合適的接合技術來接合第二承載晶圓38與第一承載晶圓18上的半導體裝置結構，包括例如藉由施加壓力(pressure)或下壓力(pressing force)，以在接合腔室中完成接合。
如第1G圖所示，從半導體裝置結構31去除第一承載晶圓18。可以藉由剝離製程而從半導體裝置結構31去除第一承載晶圓18，其中剝離層22從半導體裝置結構31分離。
可以藉由任何合適的製程去除剝離層22。在一些實施例中，藉由雷射或紫外光(ultraviolet，UV)剝離製程從半導體裝置結構31去除剝離層22。舉例來說，在一些實施例中，可以由感光剝離材料或黏合材料形成剝離層22，並且可以藉由將剝離層22暴露於來自輻射源的輻射使其失去黏合或接合性能，以去除第一承載晶圓18。輻射源可為任何合適的輻射源，並且在一些實施例中，可為雷射、紫外光雷射、紅外光(infrared，IR)雷射等。在一些實施例中，第一承載晶圓18對於雷射輻射是透明的或至少部分透明的。舉例來說，第一承載晶圓18可為玻璃晶圓，其允許雷射輻射穿過第一承載晶圓18並照射剝離層22。
在一些實施例中，在執行剝離製程之後，第二介電層24仍附接到半導體裝置結構31。在一些實施例中，第二介電層24可用於在剝離製程期間保護半導體裝置結構31，例如藉由吸收至少一些雷射輻射，以防止或減少可能由雷射輻射照射到半導體裝置結構上所引起的損壞。
在一些實施例中，可以執行研磨、蝕刻、化學機械研磨(chemical-mechanical-polishing，CMP)、或其他類似的製程，以去除剝離層22的任何多餘部分，或從半導體裝置結構31的背面去除第二介電層24。
在一些實施例中，可以在後續製程中重複使用第一承載晶圓18，例如用於製造後續的半導體裝置結構。由於在半導體裝置結構31的製造過程中，沒有藉由任何修整製程進行修整第一承載晶圓18，因此第一承載晶圓18保持其原始尺寸，從而可以在後續製程中使用。
如第1H圖所示，此方法可以包括執行至少一個背側製程。舉例來說，此方法可以包括在半導體裝置結構31的背面上形成一或多個背側結構36。在一些實施例中，背側結構36可以包括任何背面內連線結構，例如背面導線或佈線結構，並且可電性耦接或連接到一或多個前端結構32(例如電晶體33)。在一些實施例中，背側結構36可以包括一或多個背側金屬化層、介電層或絕緣層、金屬層、接點、接合點、電源軌等。可以藉由任何合適的背側製程形成背側結構36，包括傳統的背側製程(例如用於形成背側結構的背側金屬化製程)。
在一些實施例中，可以在背側製程期間至少部分地去除半導體裝置層26的一或多個部分。
可以在半導體裝置結構31的背面形成介電層61，例如在背側結構36的背面形成。在一些實施例中，介電層61可為氧化物層，例如SiO 2層。
此外，如第1H圖所示，此方法可以包括提供或接收第三承載晶圓68。第三承載晶圓68可為適合於接合到半導體裝置結構31的任何晶圓或基板，其中半導體裝置結構31附接至或以其他方式承載在第二裝置晶圓38。舉例來說，第二承載晶圓38適合於接合到形成在背側結構36的背面上的介電層61。在一些實施例中，第三承載晶圓68可為半導體晶圓，例如單晶矽晶圓、非晶矽晶圓、砷化鎵晶圓或任何其他半導體晶圓。在一些實施例中，第三承載晶圓68可為玻璃晶圓或適合在處理期間承載半導體裝置結構的任何其他基板材料。
在一些實施例中，第三承載晶圓68可以具有從500μm到1000μm範圍內的厚度。在一些實施例中，第三承載晶圓68可以具有大約或等於775μm的厚度。
在一些實施例中，第一介電層60形成在第三承載晶圓68的表面上。剝離層62可以形成在第一介電層60上，並且第二介電層64可以形成在第三承載晶圓68的表面上。可以由任何合適的介電材料形成第一介電層60、第二介電層64，並且在一些實施例中，第一介電層60、第二介電層64可為氧化物或氮化物層。在一些實施例中，第一介電層60、第二介電層64中是氧化物層，例如SiO 2層。
可以由適合於將半導體裝置結構31接合到第三承載晶圓68或用於將第一介電層60、第二介電層64彼此接合的任何材料形成剝離層62。可以由適合於容易去除的任何材料形成剝離層62，從而在去除剝離層62時，從半導體裝置結構31釋放第三承載晶圓68。在一些實施例中，剝離層62可以包括SiCN、SiOCN、SiN、SiO 2、HfO 2、ZrO 2、HfAlO x、HfSiO x、TiN、有機材料或任何其他合適的剝離層材料中的一或多者。在一些實施例中，剝離層62可為黏合層。
如第1I圖所示，由第二承載晶圓38承載的半導體裝置結構31接合到第三承載晶圓68。更具體而言，在一些實施例中，在半導體裝置結構31的背面上的介電層61可以直接接合到第三承載晶圓68上的第二介電層64，從而將第三承載晶圓68固定到承載在第二承載晶圓38上的半導體裝置結構31。
可以藉由任何合適的接合技術來執行第三承載晶圓68與第二承載晶圓38上的半導體裝置結構31的接合，包括例如藉由施加壓力或下壓力以在接合腔室中完成接合。
此外，如第1I圖所示，從半導體裝置結構31中去除第二承載晶圓38。可以藉由剝離製程從半導體裝置結構31中去除第二承載晶圓38，其中剝離層42與半導體裝置結構31分離。
可以藉由任何合適的製程去除剝離層42。在一些實施例中，例如本揭露實施例先前所述，藉由雷射或紫外光剝離製程從半導體裝置結構31去除剝離層42。舉例來說，在一些實施例中，剝離層42可以由感光剝離材料或黏合材料形成，並且可以藉由將剝離層42暴露於來自輻射源(例如雷射)的輻射來去除第二承載晶圓38，使其失去黏合或接合性能。
在一些實施例中，在執行剝離製程之後，第二介電層44仍附接到半導體裝置結構31。在一些實施例中，第二介電層44可用於在剝離製程期間保護半導體裝置結構31，例如藉由吸收至少一些雷射輻射，從而防止或減少可能由雷射輻射照射到半導體裝置結構上所引起的損壞。
在一些實施例中，可以執行研磨、蝕刻、化學機械研磨(chemical-mechanical-polishing，CMP)、或其他類似製程，以去除剝離層42的任何多餘部分，或從半導體裝置結構31的正面去除任何介電層51、52、53。
在一些實施例中可以在後續製程中重複使用第二承載晶圓38，例如用於製造後續半導體裝置結構。由於在半導體裝置結構31的製造過程中，沒有藉由任何修整製程進行修整第二承載晶圓38，因此第二承載晶圓38保持其原始尺寸，因此可以在後續製程中使用。
在第1I圖所示和描述的製程之後，此方法可以繼續進行進一步的正面和背面製程，取決於設計需求，例如作為最終半導體裝置一部分的特定半導體或導電特徵。舉例來說，在各種實施例中，可以從半導體裝置結構31的正面去除第二介電層44和介電層51、52、53，並且可以在半導體裝置結構31上形成額外的特徵。舉例來說，可以在後續製程中在半導體裝置結構31的正面上形成一或多個導電墊、引線、焊球(solder balls)、焊接凸塊(solder bumps)等。
在一些實施例中，此方法可以包括去除第三承載晶圓68。可以藉由如本揭露先前描述的剝離製程來去除第三承載晶圓68。舉例來說，在一些實施例中，可以藉由雷射剝離製程去除剝離層62來去除第三承載晶圓68。此外，在一些實施例中，可以執行背面化學機械研磨製程，以藉由去除剝離層62、介電層61、或第二介電層64的多餘部分來露出半導體裝置結構31的背面(例如背側結構36的背面)。
此外，應理解的是，可以在各種實施例中循環地(iteratively)重複第1A圖到第1I圖中所示的一或多道製程步驟。舉例來說，在一些實施例中，如第1I圖所示，在去除第二承載晶圓38並執行額外的正面處理之後，可以將第四承載晶圓接合到所得半導體裝置結構的正面，並且可以藉由剝離製程去除第三承載晶圓。這將露出半導體裝置結構31的背面，並且可以進一步處理此背面，例如藉由在半導體裝置結構31露出的背面上形成額外的特徵。
第2A圖到第2C圖示出根據比較例中的製造半導體裝置的方法，其中在晶圓薄化製程期間執行修整以避免邊緣破裂和剝離。
如第2A圖所示，比較例包括將第一晶圓118和第二晶圓138接合到半導體裝置結構131。半導體裝置結構131被示為已經具有前端結構132和後端結構134。然而應理解的是，可以在裝置製造的各個階段執行比較例的修整製程，包括在形成前端結構132或後端結構134之前。
在第2A圖至第2C圖所示的比較例中，可以在半導體裝置結構131的橫向邊緣處施加如環氧樹脂的斜面密封材料(bevel seal material)，以填充裝置晶圓(例如第一晶圓118)和半導體裝置結構131之間的非接合區域。
如第2B圖所示，將結構翻轉並執行修整製程，其中藉由修整第一晶圓118來去除第一晶圓118的一部分，半導體裝置特徵可形成在第一晶圓118中或上。修整第一晶圓118以避免形成鋒利邊緣，否則當例如藉由研磨製程薄化第一晶圓118時，會在第一晶圓118的圓形或非垂直邊緣處產生鋒利邊緣。鋒利邊緣會導致第一晶圓118的邊緣出現裂紋，進而導致第一晶圓118與半導體裝置結構131之間發生剝離，因此通常應避免此狀況。此外，第一晶圓118的薄化會導致邊緣滾離(roll-off)，這可能導致在第一晶圓118和半導體裝置結構131之間形成非接合區域。因此執行修整製程以避免形成鋒利的邊緣，從而避免在晶圓邊緣形成裂縫和剝離，並且還去除第一晶圓118或半導體裝置結構131在非接合區域的橫向部分。
第2B圖所示的修整製程還可以去除或修整半導體裝置131和第二晶圓138(其可為承載晶圓)的橫向邊緣部分。修整製程通常包括兩個單獨的修整程序，以覆蓋非接合區域並完全去除在此結構橫向邊緣的任何傾斜密封材料或環氧樹脂。第一修整程序修整第一晶圓118的橫向邊緣部分並在第二晶圓138上形成第一修整表面132。第二修整程序在第二晶圓138上形成第二修整表面134。
如第2C圖所示，執行薄化製程，以去除一部分裝置晶圓(例如第一晶圓118)。可以藉由從背面研磨第一晶圓118來執行薄化製程。在一些實施例中，薄化製程可包括乾蝕刻或其他蝕刻製程，以去除或薄化第一晶圓118。
與根據本揭露的實施例的關於第1A圖至第1I圖所示的方法相比，因為承載晶圓或裝置晶圓的部分在比較例的修整製程中被消耗，比較例的製程通常更複雜並且需要更高的成本。此外，比較例的載板晶圓在修整時會露出階梯狀結構，給後續製程帶來風險。對於可以利用多道或多個晶圓接合製程的製程(例如利用多個承載晶圓形成三維積體電路(3-dimensional integrated circuit，3D-IC)裝置，比較例的製程導致的修整使得每個承載晶圓發生損耗。
反之，根據本揭露的各個實施例中提供的方法，可以在形成半導體裝置時避免修整製程，前述半導體裝置包括可涉及多個接合步驟的三維積體電路裝置。具體來說，利用包括剝離層和在一些實施例中包括一或多個介電層的剝離結構來接合承載晶圓，有助於藉由雷射剝離製程去除承載晶圓。這不僅避免了晶圓的修整，而且因為晶圓邊緣處的裝置或半導體晶粒沒有被修整，還允許在同一個承載晶圓上形成更多的裝置或半導體晶粒，因此保持了前述裝置或半導體晶粒的完整性，並且可以使用前述裝置或半導體晶粒。
第3A圖至第3E圖是示意性地示出根據本揭露的一或多個實施例的半導體裝置製造製程的剖面圖。更具體而言，第3A圖到第3E圖示出製造半導體裝置的「單接合」方法。
如第3A圖所示，此方法可以包括在第一承載晶圓218上形成剝離結構224。第一承載晶圓218可以與本揭露之前描述的第一承載晶圓18相同或實質上相同。類似地，剝離結構224可以與本揭露前述關於第1A圖描述的剝離結構相同或實質上相同，例如剝離結構224可以包括設置在第一介電層20和第二介電層24之間的剝離層22。
如第3B圖所示，裝置晶圓212接合到第一承載晶圓218上的剝離結構224。裝置晶圓212可以藉由任何合適的技術接合到第一承載晶圓218，例如藉由前述接合製程。此外，如本揭露先前所述(例如第1C圖)，裝置晶圓212的厚度可被分割或降低。
前端結構232和後端結構234形成在裝置晶圓212上。前端結構232和後端結構234的形成方式可以與之前(例如第1D圖)描述的前端結構32和後端結構34的形成方式相同或實質上相同。
如第3C圖所示，介電結構250形成在後端結構234上。介電結構250可以與本揭露先前第1E圖描述的介電結構50相同或實質上相同。第二承載晶圓238與半導體裝置結構231接合。更具體而言，剝離結構242形成在第二承載晶圓238上，剝離結構242可以與前述第1E圖的剝離結構相同或實質上相同，例如剝離結構242可以包括設置在第一介電層40、第二介電層44之間的剝離層42。剝離結構242可以接合至介電結構250。
如第3D圖所示，藉由剝離製程去除第一承載晶圓218，此製程可以與本揭露先前描述的剝離製程相同或實質上相同。舉例來說，可以藉由雷射剝離製程去除第一承載晶圓218，其中剝離結構224的剝離層被雷射輻射所照射，從而放鬆(loosening)或弱化與裝置晶圓212的鍵結或黏附力，使第一承載晶圓218和剝離結構224分離並容易去除。
如第3E圖所示，藉由背側製程形成背側結構236。背側結構236的形成方式可以與本揭露先前關於第1H圖描述的背側結構36的形成方式相同或實質上相同。在一些實施例中，可以在背側製程期間至少部分地去除裝置晶圓212的一或多個部分。
此外，如第3E圖所示，在背側結構236上形成導電接點239。導電接點239可為用於由半導體裝置輸入或輸出電訊號的任何合適的導電接點，例如導電墊、引線、焊球、焊接凸塊等。
在一些實施例中，可以在完成第3A圖至第3E圖所示的方法時完成「單接合」半導體裝置200。應注意的是，雖然在第3A圖至第3E圖所示的方法中執行了一道以上的接合製程，但因為在第一承載晶圓218的標準接合製程(通常用於形成任何半導體裝置)之外，只額外進行了一道接合製程(例如接合第二承載晶圓238)，所以形成半導體裝置200的方法被認為是一種「單接合」方法。
在一些實施例中，可以執行進一步的處理以完成半導體裝置200。舉例來說，在一些實施例中，可以在執行所示的製造方法期間同時形成多個半導體裝置200，例如在同一個裝置晶圓212形成多個半導體晶粒，並且可以進一步處理半導體裝置200以將它們彼此分離(例如藉由單粒化製程)，並且可以形成為半導體裝置封裝體。
第4A圖到第4C圖是示意性示出根據本揭露的一或多個實施例的半導體裝置製造製程的剖面圖。更具體而言，第4A圖到第4C圖示出製造半導體裝置的「雙重接合」方法。
第4A圖至第4C圖中所示的方法包括先前關於第3A圖至第3D圖示出和描述的過程。因此，第4A圖與本揭露先前描述的第3D圖相同，並且為了簡潔起見將不進一步詳細描述。
如第4B圖所示，藉由背側製程形成背側結構236。背側結構236的形成方式可以與本揭露先前關於第1H圖描述的背側結構36的形成方式相同或實質上相同。在一些實施例中，可以在背側製程期間至少去除裝置晶圓212的一或多個部分。
如第4B圖所示，第三承載晶圓268接合到半導體裝置結構231。第三承載晶圓268的接合方式可以與本揭露先前關於第1I圖描述的第三承載晶圓68的接合方式相同或實質上相同。如第4B圖所示，剝離結構262可以形成在第三承載晶圓268上。剝離結構262可以與關於第1I圖描述的剝離結構相同或實質上相同，並且可以包括設置在第一介電層60、第二介電層64之間的剝離層62。此外，在一些實施例中，可以在半導體裝置結構231的背面上形成介電層61(參見第1I圖)，並且第三承載晶圓268上的接合結構262可以接合到半導體裝置結構231背側上的介電層61。
如第4C圖所示，藉由剝離製程去除第二承載晶圓238，此製程可以與本揭露先前描述的相同或實質上相同。舉例來說，第二承載晶圓238可以藉由雷射剝離製程去除，其中剝離結構242的剝離層被雷射輻射所照射，從而放鬆或弱化與半導體裝置結構231的鍵結或黏附力，使第二承載晶圓238和剝離層242分離並容易去除。
此外，如第4C圖所示，導電接點239形成在後端結構234上。導電接點239可為用於由半導體裝置輸入或輸出電訊號的任何合適的導電接點，例如導電墊、引線、焊球、焊接凸塊等。
在一些實施例中，可以在完成第4A圖至第4C圖所示的方法時完成「雙重接合」半導體裝置300。除了參照第3A圖至第3E圖描述的方法中所示的接合製程之外，額外執行的第二接合製程(例如接合第三承載晶圓268)有助於去除第二承載晶圓238和在後端結構234上形成導電接點239，而背側結構236位於第三承載晶圓268附近或之上。因此，導電接點239形成在半導體裝置300的正面。反之，第3E圖所示的半導體裝置200的導電接點239形成在半導體裝置200背面的背側結構236上。
在一些實施例中，可以執行進一步處理以完成半導體裝置300，包括例如從在相同的裝置晶圓212上的多個半導體晶粒單粒化半導體裝置300等。
第5A圖到第5I圖是示意性示出根據本揭露的一或多個實施例的半導體裝置製造製程的剖面圖。更具體而言，第5A圖至第5I圖示出製造半導體裝置的「三重接合」方法。
如第5A圖所示，藉由在第一承載晶圓218上形成第一前端結構232和第一後端結構234來形成第一結構302。第一前端結構232和第一後端結構234的形成方式可以與本揭露前述(例如第1D圖)的前端結構32和後端結構34相同或實質上相同。在一些實施例中，第一前端結構232形成在裝置晶圓(未示出)之上或之中，如第1D圖所述。
如第5B圖所示，形成第二結構304。第二結構304與第3C圖中所示的結構實質上相同，並且可以藉由與第3A圖至第3C圖示出和描述的製程的相同或實質上相同的製程所形成。第二結構304包括第二承載晶圓238、第二承載晶圓238上的剝離結構224、以及接合到剝離結構224的第一裝置晶圓212。在第一裝置晶圓212上形成第二前端結構332和第二後端結構334。
在第二後端結構334上形成介電結構250。介電結構250可以與本揭露先前關於第1E圖描述的介電結構50相同或實質上相同。第三承載晶圓268接合到半導體裝置結構。更具體而言，剝離結構242形成在第三承載晶圓268上，並且剝離結構242可以與本揭露先前關於第1E圖描述的剝離結構相同或實質上相同。舉例來說，剝離結構242可以包括設置在第一介電層40、第二介電層44之間的剝離層42。剝離結構242可以接合到介電結構250。
如第5C圖所示，藉由剝離製程去除第二承載晶圓238，此製程可以與本揭露先前描述的剝離製程相同或實質上相同。舉例來說，可以藉由雷射剝離製程去除第二承載晶圓238，其中剝離結構224的剝離層被雷射輻射所照射，從而放鬆或弱化與第一裝置晶圓212的鍵結或黏附力，並使得第二承載晶圓238和剝離結構224分離並且容易去除。在一些實施例中，在第二承載晶圓238的去除期間或之後，可以至少部分地去除第一裝置晶圓212的一或多個部分。因此如第5C圖所示，可露出第二前端結構332的至少一部分。
如第5D圖所示，第5A圖所示的第一結構302與第5C圖所示的結構接合，其中第一後端結構234接合到第二前端結構232。可以藉由任何合適的接合技術將第一後端結構234接合到第二前端結構232，包括例如本揭露描述的任何接合技術。
在完成第5D圖所示的接合時，半導體裝置結構中存在兩層半導體裝置(例如可以在第一前端結構232、第二前端結構332中形成或定義)，以及兩層內連線層或後端結構(例如可以在第一後端結構234、第二後端結構334中形成或定義)。
如第5E圖所示，藉由剝離製程去除第三承載晶圓268，此製程可以與本揭露先前描述的剝離製程相同或實質上相同。在一些實施例中，可以在去除第三承載晶圓268的同時或之後，去除剝離結構242和介電結構250。因此如第5E圖所示，可以露出第二後端結構334的至少一部分。
如第5F圖所示，形成第三結構306。第三結構306與第5B圖所示的第二結構304實質上相同，並且可以藉由與本揭露先前所示和描述的相同或實質上相同的製程形成。第三結構306包括第四承載晶圓278、第四承載晶圓278上的剝離結構274、以及接合到剝離結構274的第二裝置晶圓312。第三前端結構432和第三後端結構434形成在第二裝置晶圓312上。
介電結構350形成在第三後端結構434上。介電結構350可以與本揭露先前關於第1E圖描述的介電結構50相同或實質上相同。第五承載晶圓288接合到半導體裝置結構。更具體而言，剝離結構282形成在第五承載晶圓288上，並且剝離結構282可以與本揭露先前關於第1E圖描述的剝離結構相同或實質上相同，例如剝離結構282可以包括設置在第一介電層40、第二介電層44之間的剝離層42。剝離結構282可以接合到介電結構350。
如第5G圖所示，藉由剝離製程去除第四承載晶圓278，此剝離製程可以與本揭露先前描述的剝離製程相同或實質上相同，例如藉由雷射剝離製程(其中剝離結構274的剝離層被雷射輻射所照射)，使得第四承載晶圓278和剝離結構274分離並且容易被去除。在一些實施例中，可以在去除第四承載晶圓278期間或之後，至少部分地去除第二裝置晶圓312的一或多個部分。因此，如第5G圖所示，可露出第三前端結構432的至少一部分。
如第5H圖所示，第5G圖所示的結構與第5E圖所示的結構接合，從而得到具有三層半導體裝置(例如可以在第一前端結構232、第二前端結構332、和第三前端結構432中形成或定義)以及三層內連線或後端結構(例如可以在第一後端結構234、第二後端結構334、和第三後端結構434中形成或定義)的結構。
如第5I圖所示，藉由剝離製程去除第五承載晶圓288，此製程可以與本揭露先前描述的剝離製程相同或實質上相同。在一些實施例中，可以在去除第五承載晶圓288的同時或之後去除剝離結構282和介電結構350。因此如第5I圖所示，可以露出第三後端結構434的至少一部分。
雖然第5I圖中未示出，但此方法還可以包括例如在第三後端結構434上形成導電接點。可以藉由任何合適的技術形成導電接點，包括在此描述的任何技術。
在一些實施例中，可以在完成第5A圖至第5I圖所示的方法時完成「三重接合」半導體裝置400。在關於第5A圖至第5I圖描述的方法中執行的額外接合製程，有助於形成垂直地交替堆疊的多個半導體裝置層(例如前端層)和多個內連線或佈線層(例如後端層)。應理解的是，可以藉由本揭露在各種實施例中提供的方法，形成具有任意數量的半導體裝置層和內連線或佈線層的半導體裝置。因此可以在本揭露提供的各種實施例中形成多層(或多重接合)半導體裝置或積體電路，例如三維積體電路。
每層半導體裝置層(例如前端層)可以包括具有特定或不同結構、電路或功能的半導體裝置。舉例來說，在一些實施例中，一層前端層可以包括邏輯結構或電路，而同一半導體裝置的另一層前端層可以包括記憶體電路或結構。因為記憶體和邏輯結構在同一半導體裝置中彼此靠近，並且可降低佈線或線路的訊號路徑長度(例如藉由後端層)，從而有助於提高記憶體和邏輯結構之間的通訊性能。
在形成每個半導體裝置200、300、400的期間，晶圓或承載晶圓保持其原始尺寸。舉例來說，在形成了半導體裝置200、300、400之後，晶圓的寬度與引入晶圓的處理步驟開始時的寬度相同。也就是說不會由於修整製程而降低晶圓的寬度。
本揭露實施例提供了一些優點。舉例來說，剝離層的包含有利於使用雷射剝離製程去除晶圓，以避免或取代作為薄化晶圓製程的一部分的晶圓修整。藉由避免修整製程，本揭露的實施例實現了顯著的成本節約(因為晶圓沒有被修整)，因此作為本揭露提供的半導體裝置製造製程的一部分，晶圓的任何部分未被浪費或丟失。
此外，與使用修整製程的示例性製程相比，相對容易執行在各種實施例中實施的雷射剝離製程。此外，因為沒有修整晶圓而降低了破損或損壞的風險，本揭露中的各個實施例中提供的製造製程降低了製造風險。反之，因為沒有修整晶圓，晶圓保持其原始尺寸，並且可以避免與修整邊緣相關的問題。此外，因為晶圓可以重複使用而不會由於修整製程而被浪費，可以根據本揭露提供的方法實現成本節約。再者，本揭露提供的實施例有助於形成具有多個半導體層的半導體裝置，可以在多道接合製程中形成多個半導體層。舉例來說，根據一些實施例，可以使用單接合、雙重接合、三重接合、和任何數量的接合製程來製造半導體裝置。
本揭露實施例提供一種製造半導體裝置的方法，包括將裝置基板接合到第一剝離層，第一剝離層設置在第一承載基板上，裝置基板具有面朝第一承載基板的第一側以及與第一側相反的第二側，裝置基板具有第一寬度。製造半導體裝置的方法還包括在裝置基板上進行前端製程以及後端製程，將具有第二剝離層的第二承載基板接合到裝置基板的第二側，以及藉由去除第一剝離層以去除第一承載基板，其中在去除第一承載基板之後，裝置基板的寬度維持第一寬度。
在一些實施例中，製造半導體裝置的方法更包括在裝置基板上進行前端製程以及後端製程之前，藉由去除一部分的裝置基板以降低裝置基板的厚度。在一些實施例中，製造半導體裝置的方法更包括在將裝置基板接合到第一剝離層之前，在裝置基板的第一側上形成氧化層。在一些實施例中，製造半導體裝置的方法更包括將具有第三剝離層的第三承載基板接合到裝置基板的第一側；以及藉由去除第二剝離層而去除第二承載基板，在去除第二承載基板之後，裝置基板的寬度維持第一寬度。在一些實施例中，製造半導體裝置的方法更包括在裝置基板的第一側上形成一或多個導電結構，一或多個導電結構設置在裝置基板的第一側以及第三承載基板之間。在一些實施例中，去除第一剝離層的操作包括使用雷射輻射來照射第一剝離層。在一些實施例中，製造半導體裝置的方法更包括在第一承載基板上形成第一剝離層，第一剝離層包括位在第一承載基板上的第一介電層、位在第一介電層上的剝離材料層、以及位在剝離材料層上的第二介電層。
本揭露實施例提供一種製造半導體裝置的方法，包括在第一承載晶圓上形成第一剝離結構，將一半導體裝置晶圓接合到第一承載晶圓，第一剝離結構設置在半導體裝置晶圓以及第一承載晶圓之間，在半導體裝置晶圓中形成多個半導體裝置，在半導體裝置晶圓上形成內連線層，內連線層包括多個導電內連線結構，電性耦接半導體裝置，在第二承載晶圓上形成第二剝離結構，將第二承載晶圓接合到內連線層，第二剝離層設置在第二承載晶圓以及內連線層之間，以及藉由去除第一剝離結構而去除第一承載晶圓，去除第一剝離結構的操作包括以雷射輻射來照射第一剝離結構。
在一些實施例中，在去除第一承載晶圓之前以及之後，半導體裝置晶圓具有相同的寬度。在一些實施例中，形成第一剝離結構的操作包括在第一承載晶圓上形成第一氧化層；在第一氧化層上形成第一剝離材料層；以及在第剝離材料層上形成第二氧化層。在一些實施例中，形成第一剝離材料層的操作包括形成包括SiCN、SiOCN、SiN、SiO 2、HfO 2、ZrO 2、HfAlO x、HfSiO x、TiN、或有機材料的至少一者的第一剝離材料層。在一些實施例中，製造半導體裝置的方法更包括在內連線層上形成第一氧化層；在第一氧化層上形成氮化矽層；以及在氮化矽層上形成第二氧化層。在一些實施例中，製造半導體裝置的方法更包括在半導體裝置晶圓上形成一背側導電層，背側導電層包括多個背側導電結構，半導體裝置晶圓設置在背側導電層以及內連線層之間。在一些實施例中，製造半導體裝置的方法更包括在第三承載晶圓上形成第三剝離結構；將第三承載晶圓接合到背側導電層；以及藉由去除第二剝離結構而去除第二承載晶圓。在一些實施例中，製造半導體裝置的方法更包括在背側導電層以及第三承載晶圓之間形成介電層。在一些實施例中，製造半導體裝置的方法更包括在將半導體裝置晶圓接合到第一承載晶圓之前，在半導體裝置晶圓上形成氧化層。
本揭露實施例提供一種製造半導體裝置的方法，包括將一裝置晶圓接合到承載晶圓上的第一剝離層，裝置晶圓具有第一寬度。製造半導體裝置的方法還包括形成多個電晶體，電晶體至少部分位在裝置晶圓中，在裝置晶圓上形成一內連線層，內連線層包括多個導電結構，電性耦接電晶體。製造半導體裝置的方法還包括將具有第二剝離層的第二承載晶圓接合到裝置晶圓上，裝置晶圓設置在第一承載晶圓以及第二承載晶圓之間，以及藉由去除第一剝離層來去除第一承載晶圓，其中在去除第一承載晶圓之後，裝置晶圓的寬度維持第一寬度。
在一些實施例中，製造半導體裝置的方法，更包括在裝置晶圓上形成背側導電層，背側導電層包括多個背側導電結構，電晶體設置在背側導電層以及內連線層之間；以及在背側導電層上形成電性導電接點，並電性連接背側導電結構的至少一者。在一些實施例中，製造半導體裝置的方法更包括在裝置晶圓上形成背側導電層，背側導電層包括多個背側導電結構，電晶體設置在背側導電層以及內連線層之間；將具有第三剝離層的第三承載晶圓設置在背側導電層上；藉由去除第二剝離層來去除第二承載晶圓，其中在去除第二承載晶圓後，內連線層至少部分地露出；以及在內連線層上形成電性導電接點，並電性連接背側導電結構的至少一者。在一些實施例中，去除第一剝離層的操作包括以雷射輻射來照射第一剝離層。
上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本揭露之各面向。任何所屬技術領域中具有通常知識者，可能無困難地以本揭露為基礎，設計或修改其他製程及結構，以達到與本揭露實施例相同的目的及/或得到相同的優點。任何所屬技術領域中具有通常知識者也應了解，在不脫離本揭露之精神和範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本揭露的精神及範圍。
可以組合上述各種實施例以提供進一步的實施例。可以根據以上詳細描述對實施例進行各種改變。一般而言，在下述請求項中，所使用的術語不應解釋為將請求項限制為在說明書和請求項中揭露的特定實施例，而應解釋為包括所有可能的實施例以及其均等的全部範圍。因此請求項並不受本揭露的限制。
12,212:裝置晶圓 14:氧化層 16:離子 18:第一承載晶圓 20,40,51,60:第一介電層 22,42,62,242:剝離層 24,44,52,64:第二介電層 26:半導體裝置層 27:表面 28:剩餘部分 31,131:半導體裝置結構 32,132,232:前端結構 33:電晶體 34,134,234:後端結構 35:淺溝槽隔離結構 38:第二承載晶圓 50,250,350:介電結構 53:第三介電層 61:介電層 68:第三承載晶圓 118:第一晶圓 138:第二晶圓 200,300,400:半導體裝置 218:第一承載晶圓 224,262,274,282:剝離結構 231:半導體裝置結構 236:背側結構 238:第二承載晶圓 239:導電接點 268:第三承載晶圓 278:第四承載晶圓 288:第五承載晶圓 302:第一結構 304:第二結構 306:第三結構 312:第二裝置晶圓 332:第二前端結構 334:第三前端結構 432:第三前端結構 434:第三後端結構
以下將配合所附圖式詳述本揭露之實施例。應注意的是，依據在業界的標準做法，多種特徵並未按照比例繪示且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本揭露的特徵。 第1A圖到第1I圖是示意性地示出根據本揭露的一或多個實施例的製造半導體裝置的製程的剖面圖。 第2A圖至第2C圖示出根據一些比較例的製造半導體裝置的方法，其中執行修整以避免晶圓薄化製程期間的邊緣破裂和剝落。 第3A圖至第3E圖是示意性地示出根據本揭露的一或多個實施例的半導體裝置製造製程的剖面圖。 第4A圖到第4C圖是示意性地示出根據本揭露的一或多個實施例的半導體裝置製造製程的剖面圖。 第5A圖至第5I圖是示意性地示出根據本揭露的一或多個實施例的半導體裝置製造製程的剖面圖。
14:氧化層
18:第一承載晶圓
20,40:第一介電層
22,42:剝離層
24,44:第二介電層
26:半導體裝置層
31:半導體裝置結構
32:前端結構
34:後端結構
35:淺溝槽隔離結構
38:第二承載晶圓
50:介電結構
51:第一介電層
52:第二介電層
53:第三介電層

Claims (20)

  1. 一種製造半導體裝置的方法，包括： 將一裝置基板接合到一第一剝離層，該第一剝離層設置在一第一承載基板上，該裝置基板具有面朝該第一承載基板的一第一側以及與該第一側相反的一第二側，該裝置基板具有一第一寬度； 在該裝置基板上進行一前端製程以及一後端製程； 將具有一第二剝離層的一第二承載基板接合到該裝置基板的該第二側；以及 藉由去除該第一剝離層以去除該第一承載基板，其中在去除該第一承載基板之後，該裝置基板的寬度維持該第一寬度。
  2. 如請求項1之製造半導體裝置的方法，更包括： 在該裝置基板上進行該前端製程以及該後端製程之前，藉由去除一部分的該裝置基板以降低該裝置基板的厚度。
  3. 如請求項1之製造半導體裝置的方法，更包括： 在將該裝置基板接合到該第一剝離層之前，在該裝置基板的該第一側上形成一氧化層。
  4. 如請求項1之製造半導體裝置的方法，更包括： 將具有一第三剝離層的一第三承載基板接合到該裝置基板的該第一側；以及 藉由去除該第二剝離層而去除該第二承載基板，其中在去除該第二承載基板之後，該裝置基板的寬度維持該第一寬度。
  5. 如請求項4之製造半導體裝置的方法，更包括： 在該裝置基板的該第一側上形成一或多個導電結構，該一或多個導電結構設置在該裝置基板的該第一側以及該第三承載基板之間。
  6. 如請求項1之製造半導體裝置的方法，其中去除該第一剝離層的操作包括使用雷射輻射來照射該第一剝離層。
  7. 如請求項1之製造半導體裝置的方法，更包括： 在該第一承載基板上形成一第一剝離層，該第一剝離層包括位在該第一承載基板上的一第一介電層、位在該第一介電層上的一剝離材料層、以及位在該剝離材料層上的一第二介電層。
  8. 一種製造半導體裝置的方法，包括： 在一第一承載晶圓上形成一第一剝離結構； 將一半導體裝置晶圓接合到該第一承載晶圓，該第一剝離結構設置在該半導體裝置晶圓以及該第一承載晶圓之間； 在該半導體裝置晶圓中形成多個半導體裝置； 在該半導體裝置晶圓上形成一內連線層，該內連線層包括多個導電內連線結構，電性耦接該等半導體裝置； 在一第二承載晶圓上形成一第二剝離結構； 將該第二承載晶圓接合到該內連線層，該第二剝離層設置在該第二承載晶圓以及該內連線層之間；以及 藉由去除該第一剝離結構而去除該第一承載晶圓，去除該第一剝離結構的操作包括以雷射輻射來照射該第一剝離結構。
  9. 如請求項8之製造半導體裝置的方法，其中在去除該第一承載晶圓之前以及之後，該半導體裝置晶圓具有相同的寬度。
  10. 如請求項8之製造半導體裝置的方法，其中形成該第一剝離結構的操作包括： 在該第一承載晶圓上形成一第一氧化層； 在該第一氧化層上形成一第一剝離材料層；以及 在該第一剝離材料層上形成一第二氧化層。
  11. 如請求項10之製造半導體裝置的方法，其中形成該第一剝離材料層的操作包括形成包括SiCN、SiOCN、SiN、SiO 2、HfO 2、ZrO 2、HfAlO x、HfSiO x、TiN、或有機材料的至少一者的該第一剝離材料層。
  12. 如請求項8之製造半導體裝置的方法，更包括： 在該內連線層上形成一第一氧化層； 在該第一氧化層上形成一氮化矽層；以及 在該氮化矽層上形成一第二氧化層。
  13. 如請求項8之製造半導體裝置的方法，更包括： 在該半導體裝置晶圓上形成一背側導電層，該背側導電層包括多個背側導電結構，該半導體裝置晶圓設置在該背側導電層以及該內連線層之間。
  14. 如請求項13之製造半導體裝置的方法，更包括： 在一第三承載晶圓上形成一第三剝離結構； 將該第三承載晶圓接合到該背側導電層；以及 藉由去除該第二剝離結構而去除該第二承載晶圓。
  15. 如請求項14之製造半導體裝置的方法，更包括： 在該背側導電層以及該第三承載晶圓之間形成一介電層。
  16. 如請求項8之製造半導體裝置的方法，更包括： 在將該半導體裝置晶圓接合到該第一承載晶圓之前，在該半導體裝置晶圓上形成一氧化層。
  17. 一種製造半導體裝置的方法，包括： 將一裝置晶圓接合到一第一承載晶圓上的一第一剝離層，該裝置晶圓具有一第一寬度； 形成多個電晶體，該等電晶體至少部分位在該裝置晶圓中； 在該裝置晶圓上形成一內連線層，該內連線層包括多個導電結構，電性耦接該等電晶體； 將具有一第二剝離層的一第二承載晶圓接合到該裝置晶圓上，該裝置晶圓設置在該第一承載晶圓以及該第二承載晶圓之間；以及 藉由去除該第一剝離層來去除該第一承載晶圓，其中在去除該第一承載晶圓之後，該裝置晶圓的寬度維持該第一寬度。
  18. 如請求項17之製造半導體裝置的方法，更包括： 在該裝置晶圓上形成一背側導電層，該背側導電層包括多個背側導電結構，該等電晶體設置在該背側導電層以及該內連線層之間；以及 在該背側導電層上形成一電性導電接點，並電性連接該等背側導電結構的至少一者。
  19. 如請求項17之製造半導體裝置的方法，更包括： 在該裝置晶圓上形成一背側導電層，該背側導電層包括多個背側導電結構，該等電晶體設置在該背側導電層以及該內連線層之間； 將具有一第三剝離層的一第三承載晶圓設置在該背側導電層上； 藉由去除該第二剝離層來去除該第二承載晶圓，其中在去除該第二承載晶圓後，該內連線層至少部分地露出；以及 在該內連線層上形成一電性導電接點，並電性連接該等背側導電結構的至少一者。
  20. 如請求項17之製造半導體裝置的方法，其中去除該第一剝離層的操作包括以雷射輻射來照射該第一剝離層。
TW111136108A 2021-11-10 2022-09-23 製造半導體裝置的方法 TW202320240A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163277996P 2021-11-10 2021-11-10
US63/277,996 2021-11-10
US17/750,239 2022-05-20
US17/750,239 US20230142902A1 (en) 2021-11-10 2022-05-20 Trim free wafer bonding methods and devices

Publications (1)

Publication Number Publication Date
TW202320240A true TW202320240A (zh) 2023-05-16

Family

ID=85349202

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111136108A TW202320240A (zh) 2021-11-10 2022-09-23 製造半導體裝置的方法

Country Status (3)

Country Link
US (1) US20230142902A1 (zh)
CN (1) CN115763347A (zh)
TW (1) TW202320240A (zh)

Also Published As

Publication number Publication date
CN115763347A (zh) 2023-03-07
US20230142902A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
EP3803972B1 (en) Die stacking for multi-tier 3d integration
US20230207402A1 (en) Directly bonded frame wafers
US7883991B1 (en) Temporary carrier bonding and detaching processes
US8697542B2 (en) Method for thin die-to-wafer bonding
JP6345251B2 (ja) 薄いシリコンオン絶縁体（ｓｏｉ）ウェハー上にマイクロストリップ伝送ラインを形成するための方法及び構造体
US10622327B2 (en) Method for manufacturing semiconductor structure
US9806025B2 (en) SOI wafers with buried dielectric layers to prevent Cu diffusion
KR102436170B1 (ko) 웨이퍼 본딩 방법
US20200118879A1 (en) Semiconductor Device and Method
US11810900B2 (en) Semiconductor packages stacked by wafer bonding process and methods of manufacturing the semiconductor packages
CN110875268A (zh) 晶圆级封装方法及封装结构
US11855067B2 (en) Integrated circuit package and method
TW201828421A (zh) 半導體結構及其製造方法
TW202320240A (zh) 製造半導體裝置的方法
CN112599409B (zh) 晶圆键合方法
CN115376931A (zh) 三维系统单芯片的制造方法及三维系统单芯片
CN114628250A (zh) 晶圆划片方法
TWI818460B (zh) 三維系統單晶片的製造方法
US20240014095A1 (en) Semiconductor package and method
US20230245947A1 (en) Integrated circuit package and method
TW202410311A (zh) 使用介電質對準標記及雷射剝離製程的半導體封裝形成方法
KR20230047783A (ko) 웨이퍼와 지지 캐리어 접착용 접착 부재 및 이를 이용한 반도체 소자의 제조 방법
TW201820488A (zh) 半導體裝置的製造方法