CN114628250A - 晶圆划片方法 - Google Patents
晶圆划片方法 Download PDFInfo
- Publication number
- CN114628250A CN114628250A CN202011452323.6A CN202011452323A CN114628250A CN 114628250 A CN114628250 A CN 114628250A CN 202011452323 A CN202011452323 A CN 202011452323A CN 114628250 A CN114628250 A CN 114628250A
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- bonding
- substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000005520 cutting process Methods 0.000 claims abstract description 60
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 29
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000003292 glue Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 178
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000003698 laser cutting Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
本发明提供了一种晶圆划片方法，包括：提供一晶圆；执行第一次切割，沿晶圆的厚度方向切割介质层停在衬底靠近金属层的一侧表面，切割处形成第一沟槽；在衬底远离金属层的一侧表面上形成混合键合结构；执行第二次切割，切割混合键合结构停在衬底远离金属层的一侧表面，切割处形成第二沟槽；以图形化的光阻层为掩膜，贯穿第二沟槽暴露出的衬底，将第二沟槽与第一沟槽连通。通过第一次切割、第二次切割以及以图形化的光阻层为掩膜，贯穿第二沟槽暴露出的衬底，将第二沟槽与第一沟槽连通，在晶圆厚度方向上逐次、分阶段切割，避免划片过程中的劈裂及损伤芯片；混合键合结构的表面因图形化的光阻层的保护而不被污染及破坏，实现有效的晶圆划片。
Description
技术领域
本发明属于集成电路制造技术领域，具体涉及一种晶圆划片方法。
背景技术
随着微电子产业进入后摩尔时代，芯片结构向三维方向发展，以进一步满足高集成度、小尺寸和优异性能的需求。相比于晶圆-晶圆堆叠(wafer to wafer，W2W)，芯片-晶圆异质集成(chip to wafer，C2W)可以实现不同技术节点和不同尺寸芯片间的互连，具有灵活度高的优点。同时，C2W可以通过选择已知良好芯片(KGD，known good die)与晶圆执行键合，可大大提升良率。C2W已成为3D-IC技术的一个重要发展方向。目前C2W量产方案以微凸点封装工艺为主，其最小连接单元尺寸40μm左右，而且凸点之间的下填料不利于散热。当前研发方向在朝着更小连接单元尺寸的无凸点工艺发展。无凸点工艺利用混和键合技术，将一晶圆划片后形成的芯片(Chip，C)与另一晶圆(Wafer，W)键合。
其中，如何将一晶圆执行划片是关键步骤，尤其是要保护混合键合结构和键合界面不被破坏。通常的划片方案有两种：刀片切割或者激光切割。刀片切割会产生严重的劈裂，激光切割虽然可以有效避免劈裂，但是由于热效应不能一次切透而需搭配刀片切割完成。此外，由于第一晶圆的切割道内的测试单元含有例如铜、钨或铝等不易以干法刻蚀移除或在干法刻蚀过程中产生不易清除的副产物，无法由等离子体切割方式实现划片。所以通常的划片方案不适合基于混合键合的C2W三维堆叠工艺。
发明内容
本发明的目的在于提供一种晶圆划片方法，保护混合键合结构及其表面(键合界面)，以及避免划片过程中的劈裂及损伤芯片。
本发明提供一种晶圆划片方法，包括：
提供一晶圆，所述晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层；
执行第一次切割，沿所述晶圆的厚度方向切割所述介质层停在所述衬底靠近所述金属层的一侧表面，切割处形成第一沟槽；
在所述衬底远离所述金属层的一侧表面上形成混合键合结构；
执行第二次切割，沿所述晶圆的厚度方向至少切割所述混合键合结构停在所述衬底远离所述金属层的一侧表面，切割处形成第二沟槽；所述第二沟槽和所述第一沟槽在所述衬底上的投影相同；
形成位于所述混合键合结构上的图形化的光阻层，所述图形化的光阻层具有开口，所述开口与所述第二沟槽在所述衬底上的投影相同；
以所述图形化的光阻层为掩膜，贯穿被所述开口和所述第二沟槽暴露出的所述衬底，将所述第二沟槽与所述第一沟槽连通。
进一步的，执行第一次切割之后，形成所述混合键合结构之前还包括：
将所述晶圆第一次切割的一侧与载片晶圆采用键合胶键合，所述键合胶填充所述第一沟槽。
进一步的，形成所述混合键合结构之前还包括：
对所述衬底远离所述金属层的一侧表面进行减薄。
进一步的，对所述衬底减薄之后，形成所述混合键合结构之前，包括：
形成绝缘层，所述绝缘层位于减薄后的所述衬底表面上；
形成硅通孔，所述硅通孔贯穿所述绝缘层、所述衬底和部分厚度的所述介质层暴露出所述金属层；
形成互连层，所述互连层填充所述硅通孔并与所述金属层电连接。
进一步的，形成所述互连层之后，还包括：
形成再分布层，所述再分布层覆盖所述绝缘层和所述互连层，所述再分布层包括再分布介质层和嵌设于所述再分布介质层中的再分布金属层，所述再分布金属层与所述互连层电连接。
进一步的，形成所述混合键合结构包括：
形成键合介质层，所述键合介质层覆盖绝缘层或所述所述再分布层；在所述键合介质层中开孔，并在所述开孔中填充键合金属层，所述键合金属层与所述互连层或所述再分布金属层电连接；所述键合介质层和所述键合金属层构成所述混合键合结构。
进一步的，所述第一次切割和所述第二次切割均采用激光切割或等离子体切割。
进一步的，以所述图形化的光阻层为掩膜，贯穿被所述开口和所述第二沟槽暴露出的所述衬底，采用干法刻蚀的方式或者等离子体切割的方式。
进一步的，所述介质层中还嵌设有焊盘，所述焊盘与所述金属层电连接，所述介质层上形成有钝化层，所述钝化层暴露出所述焊盘。
进一步的，所述键合介质层和所述键合金属层的顶面作为混合键合界面。
与现有技术相比，本发明具有如下有益效果：
本发明提供一种晶圆划片方法，包括：提供一晶圆，所述晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层；执行第一次切割，沿所述晶圆的厚度方向切割所述介质层停在所述衬底靠近所述金属层的一侧表面，切割处形成第一沟槽；在所述衬底远离所述金属层的一侧表面上形成混合键合结构；执行第二次切割，沿所述晶圆的厚度方向切割所述混合键合结构停在所述衬底远离所述金属层的一侧表面，切割处形成第二沟槽；形成位于所述混合键合结构上的图形化的光阻层，所述图形化的光阻层具有开口；以所述图形化的光阻层为掩膜，贯穿被所述开口和所述第二沟槽暴露出的所述衬底，将所述第二沟槽与所述第一沟槽连通。本发明通过第一次切割、第二次切割以及图形化的光阻层为掩膜，贯穿被所述开口和所述第二沟槽暴露出的所述衬底，将所述第二沟槽与所述第一沟槽连通，在晶圆厚度方向上逐次、分阶段切割，避免划片过程中的劈裂及损伤芯片；混合键合结构的表面因晶圆级曝光显影形成的图形化的光阻层的保护而不被污染及破坏，实现有效的晶圆划片。
附图说明
图1为本发明实施例的一种晶圆划片方法流程示意图。
图2至图11为本发明实施例的晶圆划片方法各步骤示意图。
其中，附图标记如下：
10-晶圆；11-衬底；12-介质层；13a-金属层；13b-焊盘；14-钝化层；15-键合胶；16-绝缘层；16a-互连层；17-再分布层；17a-再分布金属层；18-混合键合结构；18a-键合金属层；19-图形化的光阻层；20-载片晶圆。
具体实施方式
基于上述研究，本发明实施例提供了一种晶圆划片方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种晶圆划片方法，如图1所示，包括：
S1、提供一晶圆，所述晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层；
S2、执行第一次切割，沿所述晶圆的厚度方向切割所述介质层停在所述衬底靠近所述金属层的一侧表面，切割处形成第一沟槽；
S3、在所述衬底远离所述金属层的一侧表面上形成混合键合结构；
S4、执行第二次切割，沿所述晶圆的厚度方向切割所述混合键合结构停在所述衬底远离所述金属层的一侧表面，切割处形成第二沟槽；所述第二沟槽和所述第一沟槽在所述衬底上的投影相同；
S5、形成位于所述混合键合结构上的图形化的光阻层，所述图形化的光阻层具有开口，所述开口与所述第二沟槽在所述衬底上的投影相同；
S6、以所述图形化的光阻层为掩膜，贯穿被所述开口和所述第二沟槽暴露出的所述衬底，将所述第二沟槽与所述第一沟槽连通。
下面结合图2至图6介绍本发明实施例的晶圆划片方法的各步骤。
如图2所示，提供一晶圆10，所述晶圆10包括衬底11，所述衬底11具有相对的第一表面f1和第二表面f2，所述衬底的第二表面f2上形成有介质层12，所述介质层12中嵌设有金属层13a和焊盘13b。应当理解晶圆10上的每个芯片根据实际需要配置一个或若干个(≥2)焊盘13b。晶圆10上的每个芯片中的金属层13a的数量和位置根据实际需求配置，不做限制。焊盘13b根据需要与金属层13a电连接，焊盘13b将晶圆10上的芯片的电信号引出。介质层12上形成有钝化层14，钝化层14暴露出焊盘13b。测试晶圆10，标记良好芯片(KGD，known gooddie)。所述介质层12不限于单层的介质层，也可以是多层的复合介质层，比如为包括二氧化硅层、氮化硅层的复合介质层。
如图3所示，执行第一次切割，沿所述晶圆10的厚度方向切割所述介质层12停在所述衬底11靠近所述金属层13a的一侧表面，即第二表面f2，切割处形成第一沟槽V1。介质层12上形成有钝化层14时，沿切割道切割钝化层14和介质层12停在所述第二表面f2。第一次切割可采用激光切割或等离子体切割。
如图4所示，将所述晶圆10与载片晶圆20临时键合。可采用键合胶临时键合，在所述晶圆10与所述载片晶圆20之间形成键合胶15，所述键合胶15还填充所述第一沟槽V1起到支撑及保护的作用。
如图5至图7所示，对所述衬底11远离所述金属层13a的一侧表面(第一表面f1)进行减薄，之后形成混合键合结构。在减薄后的衬底11表面形成绝缘层16，所述绝缘层的材质例如为氧化硅层和/或氮化硅层。形成硅通孔T1，所述硅通孔T1贯穿所述绝缘层16、衬底11和部分厚度的介质层12暴露出金属层13a。在硅通孔T1中形成互连层16a，互连层16a的材质为金属，例如为铜或者钨。互连层16a的材质为铜时，可采用电镀的方法形成。互连层16a与金属层13a电连接。应当理解，为视图清晰，图7中仅示出了一个硅通孔和位于硅通孔中的互连层16a。实际应用中，晶圆10中的硅通孔的数量不做限制，可根据需要配置多个。互连层16a填充硅通孔且覆盖绝缘层16的表面，执行化学机械抛光(CMP)工艺，平坦化互连层16a和绝缘层16的表面。
如图8所示，形成再分布层17，所述再分布层17覆盖所述绝缘层16和互连层16a，再分布层17包括再分布介质层和嵌设于再分布介质层中的再分布金属层17a，再分布金属层17a与互连层16a电连接。再分布金属层17a实现晶圆内电信号的连接。
形成混合键合结构18，混合键合结构18包括键合介质层和嵌设在键合介质层中的键合金属层18a。具体的，形成键合介质层，键合介质层覆盖再分布层17，键合介质层中开孔，并在开孔中填充键合金属层18a，所述键合金属层18a与再分布金属层17a电连接。键合介质层和键合金属层18a的顶面作为混合键合(Hybrid bond)界面。优选的，为了便于设计，混合键合结构18可以包含多层结构，比如两层。
在另一实施例中，再分布层17可以被省略，即在绝缘层16上直接形成混合键合结构18。具体的，形成键合介质层，键合介质层覆盖所述绝缘层16和互连层16a，键合介质层中开孔，并在开孔中填充键合金属层18a，所述键合金属层18a与互连层16a电连接。键合介质层和键合金属层18a的顶面作为混合键合(Hybrid bond)界面。优选的，为了便于设计，混合键合结构18可以包含多层结构，比如两层。
如图8和图9所示，执行第二次切割，沿所述晶圆的厚度方向，至少切割所述混合键合结构18停在减薄后的衬底11表面。具体的，依次切割混合键合结构18、再分布层17和绝缘层16停在减薄后的衬底11表面，切割处形成第二沟槽V2。所述第二沟槽V2和所述第一沟槽V1在衬底11上的投影相同。第二次切割可采用激光切割或等离子体切割。应当理解，晶圆划片后的每个芯片中均可包括所述再分布层17和混合键合结构18，为示图清晰，图9中省略了再分布层17中的再分布金属层17a和混合键合结构18中的键合金属层18a。
如图10所示，采用曝光显影工艺形成图形化的光阻层19，图形化的光阻层19覆盖混合键合结构18。所述图形化的光阻层19具有与所述第二沟槽V2对应的开口V3，所述开口V3俯视看例如为网格型，所述开口V3与所述第二沟槽V2在衬底11上的投影相同。所述开口V3和第二沟槽V2暴露出衬底11上的切割道。
如图11所示，以所述图形化的光阻层19为掩膜，采用晶圆级干法刻蚀的方式或者等离子体切割的方式，贯穿被所述开口V3和第二沟槽暴露出的所述衬底11，第二沟槽与第一沟槽连通，整个晶圆完成切割，晶圆分割成多个相互独立的芯片，此方法无需增加额外机台。
在所述晶圆10与所述载片晶圆20之间形成键合胶15，所述键合胶15填充所述第一沟槽，在第二次切割形成第二沟槽和贯穿被所述开口和第二沟槽暴露出的所述衬底11的过程中均起到支撑及保护的作用。如果第一沟槽中没有键合胶15填充，第一沟槽处存在间隙很容易导致划片过程中劈裂或损伤芯片。
图形化的光阻层19在干法刻蚀或者等离子体切割的过程中保护晶圆的键合界面，所述键合界面为键合介质层和键合金属层18a的顶面。之后可采用灰化工艺去除图形化的光阻层19，灰化工艺本身不会使键合界面的金属(例如铜)氧化，因为不具备潮湿气氛，灰化工艺后增加清洗过程，含HF的溶液可以去掉可能存在的CuO而不会破坏例如含铜(Cu)的键合界面。将晶圆的混合键合结构18所在一侧的表面粘贴承载膜，比如蓝膜、UV膜。将载片晶圆20与划片后的晶圆解键合，移除载片晶圆20。载片晶圆20的材质例如为玻璃，通过激光照射透过载片晶圆20至键合胶15，使键合胶15失去粘性，从而将载片晶圆20执行剥离(移除)。清洗所述晶圆，以去除键合胶以及切割产生的颗粒缺陷。可采用去胶液去除键合胶15。将蓝膜上划片后的芯片扩膜后，即可从蓝膜上拾取芯片(Chip，C)与待键合的另一晶圆(Wafer，W)键合，实现芯片-晶圆(chip to wafer，C2W)的三维堆叠。具体的，将混合键合结构18所在一侧与待键合的另一晶圆键合。
芯片-晶圆(C2W)键合，将一个或多个已知良好裸片(KGD)与晶圆键合，具体的，可将拾取的芯片固定在载体(例如静电吸盘)上作为一个整体直接与待键合的另一晶圆执行预键合，之后载体(例如静电吸盘)释放芯片，移走载体，清洁芯片的表面，将预键合的芯片与晶圆执行退火完成混合键合。可采用直接键合方法，例如小于450℃的低温直接键合方法，热负荷键合方法，将载荷施加到位于载体上的多个芯片并在真空下加热多个芯片和待键合的另一晶圆，以利于在其表面(通常是金属表面，例如金属接触垫)之间形成原子键。
综上所述，本发明提供了一种晶圆划片方法，包括：提供一晶圆；执行第一次切割，沿晶圆的厚度方向切割介质层停在衬底靠近金属层的一侧表面，切割处形成第一沟槽；在衬底远离金属层的一侧表面上形成混合键合结构；执行第二次切割，切割混合键合结构停在衬底远离金属层的一侧表面，切割处形成第二沟槽；以图形化的光阻层为掩膜，贯穿第二沟槽暴露出的衬底，将第二沟槽与第一沟槽连通。通过第一次切割、第二次切割以及以图形化的光阻层为掩膜，贯穿第二沟槽暴露出的衬底，将第二沟槽与第一沟槽连通，在晶圆厚度方向上逐次、分阶段切割，避免划片过程中的劈裂及损伤芯片；混合键合结构的表面因图形化的光阻层的保护而不被污染及破坏，实现有效的晶圆划片。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种晶圆划片方法，其特征在于，包括：
提供一晶圆，所述晶圆包括衬底、位于所述衬底上的介质层和嵌设于所述介质层中的金属层；
执行第一次切割，沿所述晶圆的厚度方向切割所述介质层停在所述衬底靠近所述金属层的一侧表面，切割处形成第一沟槽；
在所述衬底远离所述金属层的一侧表面上形成混合键合结构；
执行第二次切割，沿所述晶圆的厚度方向至少切割所述混合键合结构停在所述衬底远离所述金属层的一侧表面，切割处形成第二沟槽；所述第二沟槽和所述第一沟槽在所述衬底上的投影相同；
形成位于所述混合键合结构上的图形化的光阻层，所述图形化的光阻层具有开口，所述开口与所述第二沟槽在所述衬底上的投影相同；
以所述图形化的光阻层为掩膜，贯穿被所述开口和所述第二沟槽暴露出的所述衬底，将所述第二沟槽与所述第一沟槽连通。
2.如权利要求1所述的晶圆划片方法，其特征在于，执行第一次切割之后，形成所述混合键合结构之前还包括：
将所述晶圆第一次切割的一侧与载片晶圆采用键合胶键合，所述键合胶填充所述第一沟槽。
3.如权利要求1所述的晶圆划片方法，其特征在于，形成所述混合键合结构之前还包括：
对所述衬底远离所述金属层的一侧表面进行减薄。
4.如权利要求3所述的晶圆划片方法，其特征在于，对所述衬底减薄之后，形成所述混合键合结构之前，包括：
形成绝缘层，所述绝缘层位于减薄后的所述衬底表面上；
形成硅通孔，所述硅通孔贯穿所述绝缘层、所述衬底和部分厚度的所述介质层暴露出所述金属层；
形成互连层，所述互连层填充所述硅通孔并与所述金属层电连接。
5.如权利要求4所述的晶圆划片方法，其特征在于，形成所述互连层之后，还包括：
形成再分布层，所述再分布层覆盖所述绝缘层和所述互连层，所述再分布层包括再分布介质层和嵌设于所述再分布介质层中的再分布金属层，所述再分布金属层与所述互连层电连接。
6.如权利要求4或5所述的晶圆划片方法，其特征在于，形成所述混合键合结构包括：
形成键合介质层，所述键合介质层覆盖所述绝缘层或所述再分布层；在所述键合介质层中开孔，并在所述开孔中填充键合金属层，所述键合金属层与所述互连层或所述再分布金属层电连接；所述键合介质层和所述键合金属层构成所述混合键合结构。
7.如权利要求1至6任意一项所述的晶圆划片方法，其特征在于，所述第一次切割和所述第二次切割均采用激光切割或等离子体切割。
8.如权利要求1至6任意一项所述的晶圆划片方法，其特征在于，以所述图形化的光阻层为掩膜，贯穿被所述开口和所述第二沟槽暴露出的所述衬底，采用干法刻蚀的方式或者等离子体切割的方式。
9.如权利要求1至6任意一项所述的晶圆划片方法，其特征在于，所述介质层中还嵌设有焊盘，所述焊盘与所述金属层电连接，所述介质层上形成有钝化层，所述钝化层暴露出所述焊盘。
10.如权利要求5所述的晶圆划片方法，其特征在于，所述键合介质层和所述键合金属层的顶面作为混合键合界面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011452323.6A CN114628250A (zh) | 2020-12-10 | 2020-12-10 | 晶圆划片方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011452323.6A CN114628250A (zh) | 2020-12-10 | 2020-12-10 | 晶圆划片方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114628250A true CN114628250A (zh) | 2022-06-14 |
Family
ID=81894870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011452323.6A Pending CN114628250A (zh) | 2020-12-10 | 2020-12-10 | 晶圆划片方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114628250A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115890021A (zh) * | 2023-01-05 | 2023-04-04 | 成都功成半导体有限公司 | 一种晶圆激光切割方法及晶圆 |
-
2020
- 2020-12-10 CN CN202011452323.6A patent/CN114628250A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115890021A (zh) * | 2023-01-05 | 2023-04-04 | 成都功成半导体有限公司 | 一种晶圆激光切割方法及晶圆 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7129427B2 (ja) | 処理された積層ダイ | |
| US10515926B2 (en) | System and method for providing 3D wafer assembly with known-good-dies | |
| US9728496B2 (en) | Packaged semiconductor devices and packaging devices and methods | |
| TW202236439A (zh) | 直接接合方法及結構 | |
| US7691672B2 (en) | Substrate treating method and method of manufacturing semiconductor apparatus | |
| KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US9748217B2 (en) | Method of producing semiconductor device | |
| KR20210003923A (ko) | 멀티-티어 3d 집적용 다이 적층 | |
| KR20200037051A (ko) | 집적 회로 패키지 및 방법 | |
| US9659900B2 (en) | Semiconductor device having a die and through-substrate via | |
| CN104716050B (zh) | 具有模塑通孔的半导体器件 | |
| KR100886706B1 (ko) | 적층 패키지 및 그의 제조 방법 | |
| US20240063174A1 (en) | Chip bonding method | |
| US20230377938A1 (en) | Chip bonding method | |
| CN105225967A (zh) | 封装半导体器件的方法和封装的半导体器件 | |
| US8409927B1 (en) | Methods for fabricating integrated circuit systems including high reliability die under-fill | |
| US20130256842A1 (en) | Semiconductor device packaging structure and packaging method | |
| US20220293483A1 (en) | Semiconductor package and method of fabricating the same | |
| US11894319B2 (en) | Extended seal ring structure on wafer-stacking | |
| CN114628250A (zh) | 晶圆划片方法 | |
| JP2004343088A (ja) | 半導体装置及びその製造方法 | |
| WO2022252087A1 (en) | Method of manufacturing active reconstructed wafers | |
| US20240047416A1 (en) | Chip-to-wafer stacking method | |
| CN114649219A (zh) | 半导体器件及其制造方法 | |
| CN110517959B (zh) | 封装结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |