TW201411734A - 半導體元件與其形成方法及電晶體的形成方法 - Google Patents

半導體元件與其形成方法及電晶體的形成方法 Download PDF

Info

Publication number
TW201411734A
TW201411734A TW102128944A TW102128944A TW201411734A TW 201411734 A TW201411734 A TW 201411734A TW 102128944 A TW102128944 A TW 102128944A TW 102128944 A TW102128944 A TW 102128944A TW 201411734 A TW201411734 A TW 201411734A
Authority
TW
Taiwan
Prior art keywords
forming
iii
metal
transistor
sacrificial gate
Prior art date
Application number
TW102128944A
Other languages
English (en)
Other versions
TWI553743B (zh
Inventor
Gerben Doornbos
Richard Kenneth Oxland
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201411734A publication Critical patent/TW201411734A/zh
Application granted granted Critical
Publication of TWI553743B publication Critical patent/TWI553743B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/182—Intermixing or interdiffusion or disordering of III-V heterostructures, e.g. IILD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Abstract

本發明揭露電晶體、半導體元件，與其形成方法。在一實施例中，製作半導體元件的方法包括形成電晶體於工件上。電晶體包括犧牲閘極材料，其包含III-V族材料。此方法包括結合金屬與犧牲閘極材料之III-V族材料，以形成含有金屬-III-V族化合物材料的閘極。

Description

半導體元件與其形成方法及電晶體的形成方法
本發明係關於半導體元件，更特別關於金屬-III-V族化合物材料之元件與其形成方法。
半導體元件可應用於多種電子裝置如個人電腦、手機、數位相機、或其他電子設備。半導體元件的一般製程依序為沉積絕緣材料或介電層、導電層、與半導體層於半導體基板上，再以微影製程圖案化上述層狀材料，以形成電路構件與單元於其上。
藉由持續縮減最小結構尺寸，半導體產業可改良多種電子構件如電晶體、二極體、電阻、電容、或類似物的積體密度，以增加單位面積所能整合的構件數目。對半導體元件的製程而言，電子構件越小的挑戰越大。
電晶體為電子系統與積體電路(IC)的基本架構。一般用於半導體元件的電晶體可增強訊號、切換電源、或進行其他操作。某些現有的電晶體設計包含高電子遷移率電晶體(HEMT)。與習知的互補式金氧半(CMOS)元件相較，HEMT之操作電壓低、操作速度快、且功率消耗低。HEMT具有包含多重閘極的垂直電晶體。
本發明一實施例提供之半導體元件的形成方法，包括：形成電晶體於工件上，電晶體包括犧牲閘極材料，且犧牲閘極材料包括第一III-V族材料；以及使金屬與犧牲閘極材料之第一III-V族材料結合，以形成電晶體之閘極，且電晶體包括第一金屬-III-V族化合物材料。
本發明一實施例提供之電晶體的形成方法，包括：形成通道材料於工件上；形成阻障材料於通道材料上；形成第一犧牲閘極材料於阻障材料上，且第一犧牲閘極材料包括第一III-V族材料；形成第二犧牲閘極材料於第一犧牲閘極材料上；圖案化第二犧牲閘極材料與第一犧牲閘極材料；形成側壁間隔物於第一犧牲閘極材料與第二犧牲閘極材料的側壁上；移除第二犧牲閘極材料；形成金屬層於阻障材料、側壁間隔物、與第一犧牲閘極材料上；加熱工件使金屬層之金屬與第一犧牲閘極材料之第一III-V族材料結合，以形成包括第一金屬-III-V族化合物材料之閘極；移除金屬層；圖案化阻障材料；以及形成源極與汲極區。
本發明一實施例提供之半導體元件，包括：電晶體位於工件上，且電晶體包括：通道位於工件上；阻障物位於通道上；金屬-III-V族化合物材料之閘極位於阻障物上，且金屬-III-V族化合物材料包括金屬結合至III-V族材料；源極區與通道之第一側相鄰；以及汲極區與通道之第二側相鄰。
100‧‧‧半導體元件
102‧‧‧工件
104‧‧‧模板層
106‧‧‧絕緣材料
108‧‧‧通道材料
110‧‧‧阻障材料
112‧‧‧第一犧牲閘極材料
114‧‧‧第二犧牲閘極材料
116‧‧‧間隔物材料
118‧‧‧金屬層
120‧‧‧閘極
122、122’、122”‧‧‧源極與汲極區
123‧‧‧源極
124‧‧‧閘極接觸物
126‧‧‧源極與汲極接觸物
128‧‧‧絕緣材料層
128a‧‧‧第一絕緣材料層
128b‧‧‧第二絕緣材料層
130‧‧‧電晶體
131‧‧‧III-V族材料
140‧‧‧垂直式電晶體
142‧‧‧垂直線路
144‧‧‧汲極
150‧‧‧流程圖
152、154、156、158、160、162、164、166、168、170、172、174‧‧‧步驟
第1至11圖係本發明某些實施例中，形成半導體元件之電晶體之製程剖視圖，其中電晶體之閘極、源極、與汲極包含金屬-III-V族化合物材料。
第12圖係本發明某些實施例中，半導體元件之電晶體的剖視圖。
第13至19圖係本發明某些實施例中，形成半導體元件之電晶體之製程剖視圖。
第20圖係本發明某些實施例中，垂直式電晶體之製程剖視圖，包括金屬-III-V族化合物材料於垂直式電晶體之源極、汲極、與閘極上。
第21圖係本發明某些實施例中，形成電晶體之方法流程圖。
本發明實施例之製作與應用將詳述於下。可以理解的是，下述揭露內容提供的不同實施例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明而非侷限本發明。
本發明實施例係關於製作半導體元件。下述內容為新穎的電晶體、半導體元件，與其製作方法。本發明揭露包含III-V族化合物材料的電晶體。III族材料包括週期表上的硼、鋁、鎵、銦、或鉈等元素。V族材料包括週期表上的氮、磷、砷、銻、或鉍等元素。除了上述元素外，III族及V族材料可為其他元素。
第1至11圖係本發明某些實施例中，半導體元件 100之電晶體130(見第11圖)的製程剖視圖，其中閘極120與源極/汲極區122包含金屬的III-V族化合物材料。III-V族材料包括元素表中III族的至少一元素，以結合元素表中V族的至少一元素。
第1至11圖所示之製程所製作之電晶體130，包含 砷化銦n型通道場效電晶體(nFET)。在第1圖之剖視圖中，模板層104、絕緣材料106、通道材料108、阻障材料110、第一犧牲閘極材料112、及第二犧牲閘極材料114堆疊於工件102上，用以形成電晶體130。依序沉積於工件102上的模板層104、絕緣材料106、通道材料108、阻障材料110、第一犧牲閘極材料112、及第二犧牲閘極材料114的形成方法可為分子束磊晶(MBE)、化學氣相沉積(CVD)、電漿增強式CVD(PECVD)、有機金屬CVD(MOCVD)、原子層沉積(ALD)、或其他合適方法。半導體元件100包含互補式金氧半(CMOS)元件或其他種類的元件。
工件102可包含半導體基板如矽或其他半導體材 料，其上可覆有絕緣材料。工件102可包含其他主動構件或電路(未圖示)。舉例來說，工件102可包含氧化矽於單晶矽上。在某些實施例中，工件102包含矽或半導體化合物如砷化銦或銻化鎵。在另一實施例中，工件102可為其他材料。
如第1圖所示，模板層104係形成於工件102上。在 某些實施例中，模板層104包含緩衝層，且緩衝層包含III-V族化合物的半導體材料。舉例來說，模板層104可為砷化銦或銻化鎵。模板層104之厚度可為約200nm。模板層104亦可為其他材料及其他尺寸。
絕緣材料106係形成於模板層104上。在某些實施 例中，絕緣材料106包含前述模板層104所用的III-V族化合物之半導體材料。舉例來說，絕緣材料106可為高能帶隙的絕緣材料如砷銻化鋁，且厚度為約100nm。絕緣材料106亦可為其他材料及其他尺寸。
通道材料108係形成於絕緣材料106上。部份的通 道材料108稍後將作為電晶體130的通道。某些實施例中其他部份的通道材料108，將作為電晶體130之源極與汲極區122(見第9圖)其形成步驟的犧牲材料。在某些實施例中，通道材料108可為III-V族化合物的半導體材料。舉例來說，通道材料108為厚度介於約4nm至20nm之間的砷化銦。通道材料108亦可為其他材料及其他尺寸。
如第1圖所示，阻障材料110係形成於通道材料108 上。部份的阻障材料110將作為電晶體130之阻障物。阻障材料110可為寬能帶隙的阻障材料，並作為電晶體130之通道與閘極120(見第9圖)之間的阻障物。在某些實施例中，阻障材料110可為介電常數高於氧化矽之介電常數的高介電常數之介電材料，比如氧化鉿、氧化鎵、硒碲化鋅、上述之組合、或上述之多層結構。舉例來說，阻障材料110之厚度約介於1nm至10nm之間。阻障材料110亦可為其他材料及其他尺寸。
第一犧牲閘極材料112係形成於阻障材料110上。 在某些實施例中，第一犧牲閘極材料112可為III-V族材料。舉例來說，第一犧牲閘極材料112包含的半導體材料可為砷化銦鎵或砷化銦，其厚度約介於10nm至100nm之間。第一犧牲閘極 材料112亦可為其他材料及其他尺寸。
第二犧牲閘極材料114係形成於第一犧牲閘極材 料112上。在某些實施例中，第二犧牲閘極材料114可為半導體材料。舉例來說，第二犧牲閘極材料114可為多晶矽，其厚度約介於40nm至100nm之間。第二犧牲閘極材料114亦可為其他材料及其他尺寸。
如第2圖所示，圖案化第二犧牲閘極材料114。圖 案化之第二犧牲閘極材料114的形狀取決於電晶體130之閘極120所需的形狀，比如長方形的上視形狀。在另一實施例中，圖案化之第二犧牲閘極材料114的形狀可為其他形狀。第二犧牲閘極材料114的圖案化方法為微影製程，包含形成光阻層(未圖示)於第二犧牲閘極材料114上。接著以光或能量搭配具有所需圖案之穿透式光罩或反射式光罩，照射光阻層以圖案化光阻層，再顯影光阻層。接著灰化或蝕刻部份的光阻層，再以圖案化光阻層作為蝕刻遮罩，以圖案化第二犧牲閘極材料114。在另一實施例中，可直接圖案化第二犧牲閘極材料114。
如第3圖所示，接著圖案化第一犧牲閘極材料 112。在某些實施例中，蝕刻第一犧牲閘極材料112的方法為選擇性蝕刻製程。在另一實施例中，可採用其他種類的蝕刻製程圖案化第一犧牲閘極材料112。如第4圖所示，接著圖案化阻障材料110。在某些實施例中，阻障材料110之蝕刻方法為選擇性蝕刻製程，但亦可為其他種類的蝕刻製程。舉例來說，在個別的蝕刻製程後，第一犧牲閘極材料112、阻障材料110、與第二犧牲閘極材料114具有實質上相同的形狀。保留的阻障材料110 將作為電晶體130之阻障物。第一犧牲閘極材料112係用以形成含有金屬-III-V族化合物材料之電晶體130的閘極120如後述。
必需注意的是，用以蝕刻多種材料層的特定蝕刻 化學品不詳述於此。本技術領域中具有通常知識者，應理解用以蝕刻多種材料層的蝕刻化學品取決於材料層的材料種類。
如第5圖所示，間隔物材料116係形成於圖案化的 第二犧牲閘極材料114、圖案化的第一犧牲閘極材料112、與圖案化的阻障材料110上。舉例來說，間隔物材料116可為氧化矽、氮化矽、上述之組合、或上述之多層結構，其厚度約介於4nm至40nm之間。間隔物材料116亦可為其他材料及其他尺寸。
如第6圖所示，圖案化間隔物材料116以形成側壁 間隔物於圖案化之第二犧牲閘極材料114、圖案化之第一犧牲閘極材料112、與圖案化之阻障材料110的側壁上。蝕刻間隔物材料116之步驟可為非等向蝕刻製程，可蝕刻較多第二犧牲閘極材料112與通道材料108上表面上的間隔物材料116，並蝕刻較少圖案化之第二犧牲閘極材料114、圖案化之第一犧牲閘極材料112、與圖案化之阻障材料110側壁上的間隔物材料116。
如第7圖所示，接著移除第二犧牲閘極材料114，以露出第一犧牲閘極材料11的上表面。
如第8圖所示，金屬層118係形成於通道材料108上、保留的間隔物材料116上、與第一犧牲閘極材料112的上表面上。金屬層118包含金屬(Me)。在某些實施例中，金屬層118可為鎳、鉑、鈀、鈷、上述之組合、或上述之多層結構。舉例來說，金屬層118之厚度介於約5nm至約200nm之間。金屬層118 亦可為其他材料及其他尺寸。
如第9圖所示，接著加熱工件102。在某些實施例中，加熱工件102之步驟為回火製程，但亦可為其他加熱方法。在某些實施例中，工件102被加熱至約250℃至約500℃之間，但亦可加熱至其他溫度。舉例來說，回火製程可為兩個或更多不同溫度的單一步驟或多重步驟。
如第9圖所示，加熱工件102會讓金屬層118中的金屬與第一犧牲閘極材料112中的材料結合，以形成含有金屬-III-V族化合物材料的閘極120。在某些實施例中，閘極120的金屬-III-V族化合物材料可為金屬-InGaAs或金屬-InAs。
加熱工件102亦會讓金屬層118中的金屬與通道材料108的材料結合，以形成含有金屬-III-V族化合物材料的源極與汲極區122。在某些實施例中，源極與汲極區122的金屬-III-V族化合物材料可為金屬-InAs。阻障材料110下未反應的通道材料108，將作為電晶體130的通道區。在某些實施例中，當金屬層118的金屬為鎳時，閘極120將完全轉化(又稱鎳化)為鎳-III-V族化合物材料，比如鎳-InGaAs或鎳-InAs。在某些實施例中，閘極120與源極與汲極區122的金屬-III-V族化合物材料，在回火製程後為結晶的金屬材料。在另一實施例中，閘極120及源極與汲極區122可為其他材料，端視第一犧牲閘極材料112與通道材料108的組成。
在某些實施例中，在金屬層118之金屬擴散至阻障材料110前即停止回火製程。
如第10圖所示，接著移除金屬層118，並以化學機 械研磨法(CMP)平坦化側壁間隔物。至此形成電晶體130，具有閘極120、阻障材料110形成的阻障層、通道材料108形成的通道區、及源極與汲極區122。閘極接觸物124係耦合至閘極120，而源極與汲極接觸物126係耦合至源極與汲極區122。在某些實施例中，閘極接觸物124與源極與汲極接觸物126可為鎢、氮化鎢、或其他材料。如第11圖所示，閘極接觸物124與源極與汲極接觸物126係形成於絕緣材料層128中。
舉例來說，在移除金屬層119後可形成第一絕緣材 料層128a於第9圖中的間隔物材料116上，再以CMP製程平坦化間隔物材料116與第一絕緣材料層128a，直到露出閘極120的上表面。接著形成第二絕緣材料層128b於第一絕緣材料層128a、閘極120露出的上表面、與間隔物材料116上。接著以微影圖案化第一與第二絕緣材料層128a與128b，再以雙鑲嵌製程形成導電材料於第一絕緣材料層128a與第二絕緣材料層128b上。之後以另一CMP製程移除多餘的導電材料，只保留閘極接觸物124及源極與汲極接觸物126於絕緣材料層128中，以形成第11圖所示之結構。在另一實施例中，導電材料可電鍍於閘極120及源極與汲極區122上，以形成閘極接觸物124及源極與汲極接觸物126，以省略額外的CMP製程。
在其他實施例中，閘極接觸物124及源極與汲極接 觸物126的組成與形成方法，可參考2012年7月6日申請的US專利申請號13/542,860(具有金屬接觸物的III-V族化合物之半導體元件與其形成方法)。
前述第1至11圖的實施例為砷化銦n型場效電晶體 (InAs NFET)。第1表為某些實施例中，多種電晶體的材料系統。在另一實施例中，多種單元可採用其他種類的材料組合。
在另一實施例中，第1至11圖之製程可用以製作磷化銦(InP)NFET元件。以第1至11圖的製程與第1表中的材料系統，可用以形成InP NFET元件。在另一實施例中，可採用其他材料。
第1表亦顯示多種單元標號對應的材料，可形成III-銻(III-Sb)之p型場效電晶體(PFET)元件。在某些實施例中，電晶體130包含半導體元件100之III-Sb PFET，如第12圖之剖視圖所示。源極與汲極區122’並非如前述實施例一樣由通道材料108所形成。第12圖中的通道材料108，並不會像第9圖一樣與金屬層118結合形成化合物材料。
如第12圖所示，為形成金屬-III-V族化合物材料的源極與汲極區122’，需在沉積金屬層118前，先將可與金屬層118之金屬結合的III-V族材料131形成於露出的通道材料108上。在某些實施例中，III-V族材料131的成長方法為選擇性磊晶製程。在磊晶成長製程前，可先視情況使通道材料108凹陷。舉例來說，III-V族材料131可為砷化銦。III-V族材料131亦可為其他方法形成的其他材料。
在某些實施例中，不沉積或形成III-V族材料131於間隔物材料116之上表面或第一犧牲閘極材料112上。在其他實施例中，可形成少量的III-V族材料131於第一犧牲閘極材料112上(未圖示)。接著進行第8至10圖所示之製程，以形成第12圖所示之電晶體130。在形成金屬層118於第9圖中的半導體元件100上後，加熱工件102使金屬層118之金屬與III-V族材料結合，以形成金屬-III-V族化合物材料的源極與汲極區122’。舉例來說，當III-V族材料131為砷化銦(InAs)時，源極與汲極區122’為金屬-InAs。源極與汲極區122’亦可為其他材料。
第13至19圖係某些實施例中，半導體元件100之電晶體130的製程剖視圖。在此實施例中，先形成間隔物材料 116、移除該第二犧牲閘極材料114、形成金屬層118、加熱工件102、與移除金屬層後，再圖案化阻障材料110。
如第13圖所示，圖案化第一與第二犧牲閘極材料 112與114。如第14圖所示，與第5及6圖一樣形成間隔物材料116於第一與第二犧牲閘極材料112與114的側壁上。如第15圖所示，移除第二犧牲閘極材料114。如第16圖所示，形成金屬層118於阻障材料110之上表面上、間隔物材料116之側壁上、與第一犧牲閘極材料112上。如第16圖所示，加熱工件102使金屬層118之金屬與第一犧牲閘極材料112結合，以形成包含金屬-III-V族化合物材料的閘極120。一樣在第16圖中，阻障材料110在加熱時維持不變且不會與金屬層118反應或結合。
如第17圖所示，移除金屬層118。如第18圖所示， 接著圖案化阻障材料110，方法包括選擇性蝕刻製程或其他蝕刻製程。保留於閘極120與間隔物材料116下的阻障材料110將作為電晶體130之阻障物。接著形成接觸物以耦合至通道材料108。在某些實施例中，以氧化層(未圖示)覆蓋電晶體130。藉由微影與乾蝕刻製程可形成孔洞於氧化層中，再以鑲嵌製程將接觸金屬填入孔洞中。接著進行CMP製程直到露出氧化層，以保留閘極接觸物124及源極與汲極接觸物126於氧化層中。閘極接觸物124及源極與汲極接觸物126可為氮化鈦或鎢。在某些實施例中，在將接觸金屬填入孔洞前，可先沉積薄層金屬如鉑、鎳、鈦、或金。在某些實施例中，可採用熱回火製程使金屬擴散至源極與汲極區122”，以降低通道材料108及源極與汲極接觸物126之間的接觸電阻，並形成包含源極與汲極區122”的內 擴散接觸區，如第19圖所示。III-V族材料包含電晶體130之源極與汲極區122”與內擴散的金屬原子。舉例來說，內擴散的金屬可為鎳、鉑、鈀、鈷、金、或上述之組合。在另一實施例中，內擴散的金屬可為其他材料。
本發明實施例亦適用於垂直式電晶體。舉例來 說，第20圖係包含垂直式電晶體140之半導體元件100的剖視圖。在某些實施例中，垂直式電晶體140包含新穎的金屬-III-V族化合物材料於源極123、汲極144、與閘極120上。垂直式電晶體140包含自工件102延伸出的垂直線路142，其中閘極120所含的金屬-III-V族化合物材料位於垂直線路142的側邊上以圍繞除垂直線路142。在某些實施例中，垂直式電晶體140之垂直線路142其直徑介於約4nm至40nm之間，且由工件102之表面垂直延伸的尺寸約介於40nm至400nm之間。垂直線路142可為半導體材料，比如砷化銦。在另一實施例中，垂直線路142可為其他尺寸或其他材料。在某些實施例中，金屬層118(如第16圖中的金屬層118)係形成於閘極120、源極123、與汲極144上，再回火工件102使其包含金屬-III-V族化合物材料。在某些實施例中，可形成前述之源極與汲極區122’與122”以用於垂直式電晶體140。在某些實施例中，垂直線路142係成長於工件102上。在某些實施例中，工件102包含砷化銦，而源極123包括金屬-砷化銦(InAs)。在其他實施例中，工件102包含矽，而源極123包含金屬矽化物如矽化鎳(NiSi或Ni2Se)。
第21圖係第13至19圖的實施例中，形成電晶體130之流程圖150。在步驟152中，形成通道材料108於工件102上。 在步驟154中，形成阻障材料110於通道材料108上。在步驟156中，形成包含III-V族材料之第一犧牲閘極材料112於阻障材料110上。在步驟158中，形成第二犧牲閘極材料114於第一犧牲閘極材料112上。在步驟160中，圖案化第二犧牲閘極材料114與第一犧牲閘極材料112。在步驟162中，形成間隔物材料於第二犧牲閘極材料114與第一犧牲閘極材料112之側壁上。在步驟164中，移除第二犧牲閘極材料114。在步驟166中，形成金屬層118於阻障材料110、間隔物材料116、與第一犧牲閘極材料112上。在步驟168中，加熱工件102使金屬層118之金屬與第一犧牲閘極材料112之III-V族材料結合，以形成包含金屬-III-V族化合物材料的閘極120。在步驟170中，移除金屬層118。在步驟172中，圖案化阻障材料110。在步驟174中，形成源極與汲極區122。
本發明某些實施例可搭配2012年5月9日申請的US 專利申請號13/467,133(具有掺質層的III-V族化合物之半導體元件與其形成方法)的實施例。在這些實施例中，可先佈植離子至包含半導體材料之通道材料108以形成掺質層，再沉積金屬層118。佈植離子形成的掺質層可部份延伸至通道材料108中，或位於通道材料108及源極與汲極區122之間的界面。舉例來說，掺質層位於通道材料108及源極與汲極區122之間。當通道材料108轉為源極與汲極區122(或122’或122”)時，佈植離子將推擠金屬往前，即所謂的雪堆效應。位於源極與汲極區122及通道材料108之間的界面之掺質層中的離子，可降低接觸電阻或改變有效功函數，進而改良元件的崩潰電壓。
本發明的某些實施例包含半導體元件100、電晶體 130、及垂直式電晶體140的形成方法，具有自我對準結構與改良的元件效能。電晶體130與垂直式電晶體140具有高電子遷移率與低載子有效質量。在某些實施例中，具有HEMT的電晶體130與垂直式電晶體140包含自我對準的場效電晶體，其具有金屬-III-V族化合物的閘極、源極、與汲極，且其形成方法的優點在於不需遮罩步驟。電晶體130與垂直式電晶體140的閘極、源極、與汲極為低電阻，且閘極不具有微粒。上述新穎的方法、電晶體結構、與設計可輕易實施於製作流程中。
在本發明某些實施例中，半導體元件的形成方法 包括：形成電晶體於工件上。電晶體包括犧牲閘極材料，且犧牲閘極材料包括III-V族材料。此方法包括使金屬與犧牲閘極材料之III-V族材料結合，以形成電晶體之閘極，且電晶體包括金屬-III-V族化合物材料。
在某些實施例中，電晶體的形成方法包括：形成 通道材料於工件上，形成阻障材料於通道材料上；以及形成第一犧牲閘極材料於阻障材料上。第一犧牲閘極材料包括III-V族材料。上述方法包括形成第二犧牲閘極材料於第一犧牲閘極材料上，與圖案化第二犧牲閘極材料與第一犧牲閘極材料。形成側壁間隔物於第一犧牲閘極材料與第二犧牲閘極材料的側壁上，並移除第二犧牲閘極材料。形成金屬層於阻障材料、側壁間隔物、與第一犧牲閘極材料上。加熱工件使金屬層之金屬與第一犧牲閘極材料之III-V族材料結合，以形成包括金屬-III-V族化合物材料之閘極。上述方法包括移除金屬層；圖案 化阻障材料；以及形成源極與汲極區。
在某些實施例中，半導體元件包括電晶體於工件上。電晶體包括通道位於工件上，阻障物位於通道上，以及金屬-III-V族化合物材料之閘極於阻障物上。該金屬-III-V族化合物材料包括金屬結合至III-V族材料。電晶體包括源極區與通道之第一側相鄰，以及汲極區與通道之第二側相鄰。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧半導體元件
102‧‧‧工件
104‧‧‧模板層
106‧‧‧絕緣材料
108‧‧‧通道材料
110‧‧‧阻障材料
116‧‧‧間隔物材料
120‧‧‧閘極
122”‧‧‧源極與汲極區
124‧‧‧閘極接觸物
126‧‧‧源極與汲極接觸物
130‧‧‧電晶體

Claims (10)

  1. 一種半導體元件的形成方法，包括：形成一電晶體於一工件上，該電晶體包括一犧牲閘極材料，且該犧牲閘極材料包括一第一III-V族材料；以及使一金屬與該犧牲閘極材料之該第一III-V族材料結合，以形成該電晶體之一閘極，且該電晶體包括一第一金屬-III-V族化合物材料。
  2. 如申請專利範圍第1項所述之半導體元件的形成方法，其中形成該電晶體之步驟包括形成一通道材料於該工件上，部份該通道材料位於該犧牲閘極材料下方以作為該電晶體之通道區，且該通道材料包括一第二III-V族材料。
  3. 如申請專利範圍第2項所述之半導體元件的形成方法，更包括使該金屬與該通道材料之該第二III-V族材料結合，以形成該電晶體之一源極與汲極區，且該源極與汲極區包括一第二金屬-III-V族化合物材料。
  4. 如申請專利範圍第2項所述之半導體元件的形成方法，更包括：形成一第三III-V族材料於該電晶體之該源極與汲極區上，且其中使該金屬與該犧牲閘極材料之該第一III-V族材料結合之步驟更包括：使該金屬與該源極與汲極區上的該第三III-V族材料結合，以形成該電晶體之一源極與汲極區，且該源極與汲極區包括一第三金屬-III-V族化合物材料。
  5. 一種電晶體的形成方法，包括：形成一通道材料於一工件上； 形成一阻障材料於該通道材料上；形成一第一犧牲閘極材料於該阻障材料上，且該第一犧牲閘極材料包括一第一III-V族材料；形成一第二犧牲閘極材料於該第一犧牲閘極材料上；圖案化該第二犧牲閘極材料與該第一犧牲閘極材料；形成一側壁間隔物於該第一犧牲閘極材料與該第二犧牲閘極材料的側壁上；移除該第二犧牲閘極材料；形成一金屬層於該阻障材料、該側壁間隔物、與該第一犧牲閘極材料上；加熱該工件使該金屬層之金屬與該第一犧牲閘極材料之該第一III-V族材料結合，以形成包括一第一金屬-III-V族化合物材料之一閘極；移除該金屬層；圖案化該阻障材料；以及形成一源極與汲極區。
  6. 如申請專利範圍第5項所述之電晶體的形成方法，其中該金屬層之金屬包括一第一金屬，且形成該源極與汲極區之步驟包括：將一第二金屬內擴散至與該圖案化之阻障材料相鄰的該通道材料中。
  7. 如申請專利範圍第5項所述之電晶體的形成方法，更包括在形成該金屬層前，先佈植離子至該通道材料中，其中佈植的離子形成一掺質層於該源極與汲極區以及該通道材料之間。
  8. 如申請專利範圍第5項所述之電晶體的形成方法，更包括在形成該側壁間隔物於該第二犧牲閘極材料與該第一犧牲閘極材料之側壁上前，先圖案化該阻障層；其中形成該側壁間隔物之步驟更包括形成該側壁間隔物於該阻障材料之側壁上；其中形成該通道材料之步驟包括形成一第二III-V族材料；其中形成該第一犧牲閘極材料之步驟包括形成該第一III-V族材料；其中形成該金屬層之步驟更包括形成該金屬層於該通道材料上；其中加熱該工件之步驟包括使該金屬層之該金屬與該通道材料之該第二III-V族材料結合，以形成一第二金屬-III-V族化合物材料的該源極與汲極區；以及其中加熱該工件之步驟包含形成該第一金屬-III-V族化合物材料的該閘極。
  9. 一種半導體元件，包括：一電晶體位於一工件上，且該電晶體包括：一通道位於該工件上；一阻障物位於該通道上；一金屬-III-V族化合物材料之一閘極位於該阻障物上，且該金屬-III-V族化合物材料包括一金屬結合至一III-V族材料；一源極區與該通道之第一側相鄰；以及一汲極區與該通道之第二側相鄰。
  10. 如申請專利範圍第9項所述之半導體元件，其中該電晶體包 括一垂直式電晶體，且該垂直式電晶體包括一垂直線路自該工件延伸，其中該閘極包括的該金屬-III-V族化合物材料位於該垂直線路的側邊上以圍繞該垂直線路。
TW102128944A 2012-09-05 2013-08-13 半導體元件與其形成方法及電晶體的形成方法 TWI553743B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/604,510 US9252237B2 (en) 2012-05-09 2012-09-05 Transistors, semiconductor devices, and methods of manufacture thereof

Publications (2)

Publication Number Publication Date
TW201411734A true TW201411734A (zh) 2014-03-16
TWI553743B TWI553743B (zh) 2016-10-11

Family

ID=50186227

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128944A TWI553743B (zh) 2012-09-05 2013-08-13 半導體元件與其形成方法及電晶體的形成方法

Country Status (4)

Country Link
US (2) US9252237B2 (zh)
KR (1) KR101397334B1 (zh)
CN (1) CN103681346B (zh)
TW (1) TWI553743B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563654B (en) * 2015-08-26 2016-12-21 Globalwafers Co Ltd Enhancement-Mode High-Electron-Mobility Transistor Structure
TWI755793B (zh) * 2019-08-22 2022-02-21 美商格芯（美國）集成電路科技有限公司 包含至少一二維(2d)材料層的平面電晶體裝置及製造此電晶體裝置之方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102315527B1 (ko) 2015-01-19 2021-10-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US9812449B2 (en) * 2015-11-20 2017-11-07 Samsung Electronics Co., Ltd. Multi-VT gate stack for III-V nanosheet devices with reduced parasitic capacitance
KR102366953B1 (ko) 2016-01-06 2022-02-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20180069465A (ko) 2016-12-15 2018-06-25 삼성전자주식회사 수직형 트랜지스터를 구비하는 집적 회로 및 이를 포함하는 반도체 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337497B1 (en) 1997-05-16 2002-01-08 International Business Machines Corporation Common source transistor capacitor stack
JP4008152B2 (ja) 1999-05-14 2007-11-14 新日本無線株式会社 電荷結合素子およびその製造方法
US6764884B1 (en) 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
JP2006054423A (ja) 2004-07-13 2006-02-23 Toshiba Corp 半導体装置及びその製造方法
KR101026479B1 (ko) 2006-12-28 2011-04-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US7955909B2 (en) * 2008-03-28 2011-06-07 International Business Machines Corporation Strained ultra-thin SOI transistor formed by replacement gate
US8524562B2 (en) * 2008-09-16 2013-09-03 Imec Method for reducing Fermi-Level-Pinning in a non-silicon channel MOS device
JP4577592B2 (ja) * 2009-04-20 2010-11-10 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
US20110068348A1 (en) 2009-09-18 2011-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thin body mosfet with conducting surface channel extensions and gate-controlled channel sidewalls
US8552490B2 (en) * 2010-06-18 2013-10-08 United Microelectronics Corp. Nonvolatile memory device with a high-K charge storage layer having a U-shaped,cross-sectional structure
US8895993B2 (en) * 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor
US9680027B2 (en) 2012-03-07 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Nickelide source/drain structures for CMOS transistors
US20130299895A1 (en) 2012-05-09 2013-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Iii-v compound semiconductor device having dopant layer and method of making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563654B (en) * 2015-08-26 2016-12-21 Globalwafers Co Ltd Enhancement-Mode High-Electron-Mobility Transistor Structure
TWI755793B (zh) * 2019-08-22 2022-02-21 美商格芯（美國）集成電路科技有限公司 包含至少一二維(2d)材料層的平面電晶體裝置及製造此電晶體裝置之方法

Also Published As

Publication number Publication date
US9406791B2 (en) 2016-08-02
CN103681346B (zh) 2017-04-26
CN103681346A (zh) 2014-03-26
US9252237B2 (en) 2016-02-02
TWI553743B (zh) 2016-10-11
US20160118487A1 (en) 2016-04-28
US20140061722A1 (en) 2014-03-06
KR20140031777A (ko) 2014-03-13
KR101397334B1 (ko) 2014-05-19

Similar Documents

Publication Publication Date Title
US10566430B2 (en) Field effect transistor devices having gate contacts formed in active region overlapping source/drain contacts
US20170141235A1 (en) Negative Capacitance Field Effect Transistor With Charged Dielectric Material
TWI411100B (zh) 用於增進通道載子移動性之具有高應力襯料之基於Ｓｉ-Ｇｅ的半導體裝置
CN103311185B (zh) 制造混合高k/金属栅堆叠件的方法
CN103137488B (zh) 半导体器件及其制造方法
TWI553743B (zh) 半導體元件與其形成方法及電晶體的形成方法
US10535570B1 (en) Cointegration of III-V channels and germanium channels for vertical field effect transistors
US9508716B2 (en) Methods of manufacturing a semiconductor device
TW201639041A (zh) 半導體結構及其製造方法
JP2011171706A (ja) トランジスタ及びその製造方法
US10770361B2 (en) Controlling active fin height of FinFET device using etch protection layer to prevent recess of isolation layer during gate oxide removal
KR102270503B1 (ko) 반도체 디바이스 및 방법
US11594410B2 (en) Treatment for adhesion improvement
US10566247B2 (en) Local wiring in between stacked devices
US10770562B1 (en) Interlayer dielectric replacement techniques with protection for source/drain contacts
US20130256808A1 (en) Semiconductor Device and Method of Manufacturing the Same
CN109841569A (zh) 具有增强的栅极接触件和阈值电压的栅极结构及其方法
CN116325093A (zh) 具有增强型氮化镓晶体管的电子器件及其制作方法
US9496264B2 (en) Structure and formation method of FinFET device
US9887100B2 (en) Methods of forming semiconductor devices and structures thereof
US20220131011A1 (en) Semiconductor device and method of manufacturing the same
TWI789761B (zh) 半導體元件與其製造方法
US20180277665A1 (en) Semiconductor device and method for fabricating the same
US20240079462A1 (en) Vertical transport transistor devices with back side interconnects
US20240063217A1 (en) Semiconductor structures with back side transistor devices

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees