TW201639041A - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TW201639041A
TW201639041A TW104124767A TW104124767A TW201639041A TW 201639041 A TW201639041 A TW 201639041A TW 104124767 A TW104124767 A TW 104124767A TW 104124767 A TW104124767 A TW 104124767A TW 201639041 A TW201639041 A TW 201639041A
Authority
TW
Taiwan
Prior art keywords
metal
layer
substrate
source
forming
Prior art date
Application number
TW104124767A
Other languages
English (en)
Other versions
TWI579925B (zh
Inventor
張簡旭珂
劉繼文
吳志楠
林俊澤
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201639041A publication Critical patent/TW201639041A/zh
Application granted granted Critical
Publication of TWI579925B publication Critical patent/TWI579925B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

描述閘極結構和形成閘極結構的方法。在一些實施例中，一種方法包括在基材中形成源極/汲極區以及在源極/汲極區之間形成閘極結構。閘極結構包括在基材上的閘極介電層、在閘極介電層上的功函數調整層、在功函數調整層上的第一金屬、在第一金屬上的附著層，以及在附著層上的第二金屬。在一些實施例中，附著層可包括第一和第二金屬的合金，且可藉由退火第一和第二金屬來形成。在其他實施例中，附著層可包括第一及/或第二金屬之至少一者的氧化物，且至少其部分可藉由將第一金屬暴露於含氧電漿或暴露於自然環境來形成。

Description

半導體結構及其製造方法
本揭露是有關於一種半導體結構及其製造方法。
半導體元件使用於各式各樣的電子應用中，例如個人電腦、手機、數位相機以及其他電子設備。半導體元件之製作通常是透過在半導體基材上連續沈積絕緣或介電層、導電層和半導體層的材料，並使用微影技術圖案化各材料層以在其上形成電路器件來完成。
電晶體是常形成在半導體元件上的電路器件或元件。取決於電路設計，除了電容器、電感器、電阻器、二極體、導線或其他元件，還可在半導體元件上形成許多電晶體。場效電晶體(field effect transistor，FET)即為電晶體的類型之一。
一般來說，在習知結構中，電晶體包括形成於源極和汲極區之間的閘極堆疊。源極和汲極區可包括基材的摻雜區且可具有適於特定應用的摻雜濃度分布。閘極堆疊位於通道區上，且可包括夾置於閘極和基材中的通道區之間的閘極介電質。
實施例之一是一種方法。所述方法包括在基材中形成第一源極/汲極區和第二源極/汲極區，以及在基材上且在第一源極/汲極區和第二源極/汲極區之間形成閘極結構。閘極結構包括在基材上的閘極介電層、在閘極介電層上的功函數調整層、在功函數調整層上的第一金屬、在第一金屬上的附著層以及在附著層上的第二金屬。第二金屬異於第一金屬。
另一實施例是一種方法。所述方法包括在基材中形成第一源極/汲極區和第二源極/汲極區，以及在基材上形成層間介電質。形成穿過層間介電質而至基材的開口，且前述開口介於第一源極/汲極區和第二源極/汲極區之間。所述方法更包括形成在開口中且在基材上的閘極介電層；形成在開口中且在閘極介電層上的功函數調整層；形成在開口中且在功函數調整層上的第一金屬；形成在開口中且在第一金屬上的第二金屬；以及形成介於第一金屬和第二金屬之間的附著層。第二金屬異於第一金屬。
又一實施例是一種結構。所述結構包括在基材中的第一源極/汲極區和第二源極/汲極區、在基材上且介於第一源極/汲極區和第二源極/汲極區之間的閘極結構以及在基材上且包圍閘極結構的層間介電質。閘極結構包括在基材上的閘極介電層、在閘極介電層上的功函數調整層、在功函數調整層上的第一金屬、在第一金屬上的附著 層、在附著層上的第二金屬。第二金屬異於第一金屬。
40‧‧‧基材
42‧‧‧絕緣區
46‧‧‧虛置閘極介電質
48‧‧‧虛置閘極
50‧‧‧罩幕
52‧‧‧輕摻雜源極/汲極區
54‧‧‧閘極間隔物
56‧‧‧磊晶源極/汲極區
58‧‧‧ESL
60‧‧‧ILD0
62‧‧‧介面介電質
64‧‧‧閘極介電層
66‧‧‧第一子層
68‧‧‧第二子層
70‧‧‧第一功函數調整層
72‧‧‧罩幕
74‧‧‧第二功函數調整層
76‧‧‧阻障層
78‧‧‧第一金屬
80‧‧‧附著層
82‧‧‧第二金屬
84‧‧‧緩衝層
86‧‧‧介電蓋層
88‧‧‧ILD1
90‧‧‧接觸
100‧‧‧第一區
200‧‧‧第二區
H‧‧‧高度
W‧‧‧寬度
透過以下詳細說明並閱讀隨附圖式，將可對本揭露的態樣進行最佳理解。應注意的是，如同業界的標準作法，許多特徵未必按比例繪示。事實上，為了進行清楚的討論，圖式中許多特徵的尺寸可能經過任意縮放。
圖1到圖8是根據一些實施例的互補式場效電晶體(FET)之製作的中間階段的剖面圖。
圖9是根據一些實施例的FET的閘極結構的放大圖。
以下揭露內容提供了許多不同的實施例或實例，使本揭露的各種特徵得以實現。下文描述了構件和安排方式的各種實例是為了簡化本揭露內容。這些內容當然僅是例示而已，其意不在構成限制。例如，在下文中敘述第一特徵形成在第二特徵上或上方，可能包括形成直接接觸的第一和第二特徵的實施方式，也可能包括其他特徵形成於第一和第二特徵之間的實施方式，此時第一和第二特徵就可能沒有直接接觸。此外，本揭露可在許多實例中重複元件符號及/或字母。此類重複之目的在求簡化和明確，並不表示在文中討論的各種實施例及/或組態之間有何關係。
此外，在本文中，為了易於描述圖式中某個元 件或特徵和其他元件或特徵的關係，可能會使用空間相對術語，例如「在…下方」、「在…下」、「低於」、「在…上方」、「高於」和類似用語。這些空間相對術語意欲涵蓋元件使用或操作時的所有不同方向，不只限於圖式所繪的方向而已。被描述的裝置可以其他方式定向(旋轉90度或定於另一方向)，而本文使用的空間相對描述語則可相應地進行解讀。
根據許多實施例，提供一種場效電晶體(FET)和形成此場效電晶體的方法。將說明形成FET的中間階段。本文討論的一些實施例是在使用閘極後製(gate-last)製程形成平面FET的脈絡下進行討論。一些實施例則考慮到用於其他元件(例如finFET)的態樣。也將討論實施例的一些變化。本揭露所屬技術領域中具有通常知識者將可輕易理解，其他可作出的修改被認為是落於其他實施例的範疇之內。雖然討論實施例的方法時有特定順序，許多其他實施例的方法可在任意合理的順序下進行，且可包括和本文相比更少或更多的步驟。
圖1到圖8是根據一示範性實施例的互補式場效電晶體之製作的中間階段的剖面圖。圖1繪示基材40。基材40可為半導體基材，例如塊體半導體基材、半導體覆絕緣體(SOI)基材、多層或梯度基材(gradient substrate)或類似基材。基材40可包括半導體材料，例如元素型半導體(包括Si和Ge)、化合物型或合金半導體(包括SiC、SiGe、GaAs、GaP、GaAsP、AlInAs、 AlGaAs、GaInAs、InAs、GaInP、InP、InSb、及/或GaInAsP)，或前述材料的組合。基材40可經過摻雜或未經摻雜。在特定實例中，基材40是塊體矽基材。
圖2繪示基材40中絕緣區42的形成，其例 如為淺溝槽絕緣(STI)區，例如介於第一區100和第二區200之間。在一些形成絕緣區42的實施例中，透過蝕刻以在基材40中形成溝槽。蝕刻可以是任何合適的蝕刻製程，例如反應性離子蝕刻(RIE)、中子束蝕刻(NBE)、類似製程，或前述製程的組合。所述蝕刻可以具有異向性。將絕緣材料形成在溝槽中。絕緣材料可以是氧化物(例如氧化矽)、氮化物、類似材料，或前述材料的組合，且可透過高密度電漿化學氣相沈積(HDP-CVD)、流動式化學氣相沈積(FCVD，例如一種基於CVD的材料沈積法，在遠端電漿系統中進行，且之後進行固化[curing]以將材料轉化成其他材料，如氧化物)、類似製程，或前述製程的組合來形成。也可以使用由任一合適製程形成的其他絕緣材料。在本文說明的實施例中，絕緣材料是由FCVD製程形成的氧化矽。一旦絕緣材料形成，可進行退火製程。此外，在圖2中，例如化學機械研磨(CMP)的平面化製程可移除多餘的絕緣材料，且可將絕緣區42的頂表面和基材40的頂表面兩者形成為共平面。
雖然沒有明確地繪示出來，但也可在基材40 中形成適當的井區。例如，p-井區可形成在基材40的第 一區100中，之後可在其中形成n型元件，如n型FET；而n-井區可形成在基材40的第二區200中，之後可在其中形成p型元件，如p型FET。
例如，為了在第一區100中形成p-井區，可 在基材40的第二區200上形成光阻。光阻可經過圖案化以暴露基材40的第一區100。光阻可透過使用旋塗技術形成，且可使用合適的光學微影技術圖案化。一旦光阻被圖案化，可在第一區100中進行p型雜質植入，且光阻可作為罩幕，以實質上避免p型雜質被植入基材40的第二區200中。p型雜質可以是硼、BF2或類似雜質，其於基材40的第一區100的植入濃度等於或小於1018cm-3，例如介於約1017cm-3和約1018cm-3之間。植入之後可移除光阻，例如透過合適的灰化製程。
此外，為了在第二區200中形成n-井區，可 在基材40的第一區100上形成光阻。光阻可經過圖案化以暴露基材40的第二區200。光阻可透過使用旋塗技術形成，且可使用合適的光學微影技術圖案化。一旦光阻被圖案化，可在第二區200中進行n型雜質植入，且光阻可作為罩幕，以實質上避免n型雜質被植入基材40的第一區100中。n型雜質可以是磷、砷或類似雜質，其於基材40的第二區200的植入濃度等於或小於1018cm-3，例如介於約1017cm-3和約1018cm-3之間。植入之後可移除光阻，例如透過合適的灰化製程。在植入之後，可進行退火以活化植入的p型和n型雜質。植入可在基材40的第 一區100中形成p-井區，在基材40的第二區200中形成n-井區。
在圖3中，在基材40上形成虛置介電層。虛 置介電層可以是例如氧化矽、氮化矽、其組合，或類似材料，且可依據合適的技術來沈積或熱成長，例如透過CVD、熱氧化法或類似技術。虛置閘極層形成在虛置介電層上。虛置閘極層可例如透過使用CVD或類似製程沈積在虛置介電層上，接著例如透過CMP平面化。虛置閘極層可包括例如多晶矽，但其他具有高蝕刻選擇比的材料也可使用。接著將罩幕層形成在虛置閘極層上。罩幕層可例如透過使用CVD或類似製程沈積在虛置閘極層上。罩幕層可包括例如氮化矽、氮氧化矽、矽氮化碳(silicon carbon nitride)或類似材料。
可使用合適的光學微影技術和蝕刻技術圖案化 罩幕層以形成罩幕50。接著，透過合適的蝕刻技術，罩幕50的圖案可轉移到虛置閘極層和虛置介電層，以自虛置閘極層和虛置介電層分別形成虛置閘極48和虛置閘極介電質46，蝕刻可包括合適的異向性蝕刻，例如RIE、NBE或類似製程。虛置閘極48和虛置閘極介電質46的寬度W可以在約10nm至約240nm的範圍之間，例如約20nm。每一個虛置閘極48和虛置閘極介電質46的堆疊具有一個結合高度H。高度H可以在約20nm至約80nm的範圍之間，例如約40nm。高度H對寬度W的高寬比(aspect ratio)可以在約0.1到約8的範圍之間，例如 約5。虛置閘極48覆蓋基材40中的通道區。
可進行輕摻雜源極/汲極(LDD)區52的植 入。和前文討論的植入類似，罩幕(如光阻)可形成在第二區200(例如適於p型元件)上，暴露第一區100(例如適於n型元件)，而n型雜質可植入暴露出來的基材40的第一區100。接著可移除罩幕。然後，罩幕(如光阻)可形成在第一區100上，暴露第二區200，而p型雜質可植入暴露出來的基材40的第二區200。接著可移除罩幕。n型雜質可以是前文討論的任一種n型雜質，p型雜質可以是前文討論的任一種p型雜質。輕摻雜源極/汲極區52可具有從約1015cm-3到約1016cm-3的雜質濃度。可使用退火以活化植入的雜質。
沿著虛置閘極48和虛置閘極介電質46的側 壁形成閘極間隔物54。閘極間隔物54可透過共形沈積某一材料(例如透過CVD或類似製程)，接著對此材料進行異向性蝕刻來形成。閘極間隔物54的材料可以是氮化矽、矽氮化碳、其組合，或類似材料。
此外，在圖3中，在基材40中形成磊晶源極/汲極區56。可在第二區200中形成硬罩幕層，暴露出基材40的第一區100。硬罩幕層可以是由CVD或類似製程沈積的氮化矽、矽氮化碳、氮氧化矽、矽氮氧化碳(silicon carbon oxynitride)、類似材料，或前述材料的組合。可使用其他材料以及其他形成硬罩幕層的方法。可使用任一合適的光學微影和蝕刻製程將硬罩幕層圖案化 以暴露出第一區100，例如RIE、NBE或類似製程。在第一區100暴露而第二區200被罩住時，進行對基材40的第一區100有選擇性的蝕刻。蝕刻可以是任一合適的蝕刻，例如乾式或濕式蝕刻，其可為異向性或等向性。蝕刻在第一區100中形成凹陷的源極/汲極區。接著，在第一區100的凹陷中磊晶成長磊晶源極/汲極區56。磊晶成長可使用金屬有機化學氣相沈積(MOCVD)、分子束磊晶(MBE)、液相磊晶(Liquid Phase Epitaxy，LPE)、氣相磊晶(Vapor Phase Epitaxy，VPE)、類似製程，或前述製程的組合。在第一區100中的磊晶源極/汲極區56可包括任一合適的材料，例如配合元件類型(如n型)的材料。例如，適合n型元件的磊晶源極/汲極區56可包括矽、SiC、SiCP、SiP或類似材料。接著，可自第二區200移除硬罩幕層，例如使用對硬罩幕層的材料具有選擇性的蝕刻。
可在第一區100中形成另一硬罩幕層，暴露 出基材40的第二區200。硬罩幕層可以是由CVD或類似製程沈積的氮化矽、矽氮化碳、氮氧化矽、矽氮氧化碳、類似材料，或前述材料的組合。可使用其他材料以及其他形成硬罩幕層的方法。可使用任一合適的光學微影和蝕刻製程將硬罩幕層圖案化以暴露出第二區200，例如RIE、NBE或類似製程。在第二區200暴露而第一區100被罩住時，進行對基材40的第二區200有選擇性的蝕刻。蝕刻可以是任一合適的蝕刻，例如乾式或濕式蝕刻，其可為 異向性或等向性。蝕刻在第二區200中形成凹陷的源極/汲極區。接著，在第二區200的凹陷中磊晶成長磊晶源極/汲極區56。磊晶成長可使用MOCVD、MBE、LPE、VPE、類似製程，或前述製程的組合。在第二區200中的磊晶源極/汲極區56可包括任一合適的材料，例如配合元件類型的材料(如p型)。例如，適合p型元件的磊晶源極/汲極區56可包括SiGe、SiGeB、Ge、GeSn或類似材料。接著，可自第一區100移除硬罩幕層，例如使用對硬罩幕層的材料具有選擇性的蝕刻。
和前文針對輕摻雜源極/汲極區之形成所討論 者類似，可在磊晶源極/汲極區56中植入摻質，接著進行退火。源極/汲極區可具有介於約1019cm-3和約1021cm-3之間的雜質濃度。以第一區100中的n型元件之源極/汲極區而言，其n型雜質可以是前文討論的任一種n型雜質，而以第二區200中的p型元件之源極/汲極區而言，其p型雜質可以是前文討論的任一種p型雜質。在其他實施例中，磊晶源極/汲極區56可在成長時經原位(in situ)摻雜。
在圖4中，在磊晶源極/汲極區56、閘極間隔 物54、罩幕50和絕緣區42上共形地形成蝕刻停止層(ESL)58。在一些實施例中，ESL 58可包括使用原子層沈積(ALD)、CVD、類似製程或前述製程的組合形成的氮化矽、矽氮化碳或類似材料。在ESL 58上沈積底部層間介電層(ILD0)60。ILD0 60可包括磷矽酸鹽玻璃 (Phospho-Silicate Glass，PSG)，硼矽酸鹽玻璃(Boro-Silicate Glass，BSG)，摻硼磷矽酸鹽玻璃(Boron-Doped Phospho-Silicate Glass，BPSG)，未摻雜的矽酸鹽玻璃(undoped Silicate Glass，USG)，或類似材料，且可透過任一適當方法沈積，例如CVD、電漿輔助化學氣相沈積(PECVD)、FCVD、類似方法，或前述方法的組合。
在圖5中，進行如CMP的平面化製程，以對 齊ILD0 60的頂表面和虛置閘極48的頂表面。CMP也可移除虛置閘極48上的罩幕50和ESL 58。因此，虛置閘極48的頂表面從ILD0 60中暴露出來。以蝕刻步驟移除虛置閘極48和虛置閘極介電質，使穿入ILD0 60且由閘極間隔物54定義的開口形成於基材40中。因為開口是透過移除虛置閘極48和虛置閘極介電質46來定義的，所以每一開口可具有對應前文針對圖3所討論的寬度W和高度H的高寬比。每一開口暴露出基材40的區域100和200的個別主動區的通道區。每一通道區配置於一對對應的磊晶源極/汲極區56之間。前述蝕刻步驟可對虛置閘極48和虛置閘極介電質46的材料具有選擇性，此蝕刻可為乾式或濕式蝕刻。蝕刻期間，虛置閘極介電質46可在蝕刻虛置閘極48時作為蝕刻停止層。虛置閘極介電質46可在虛置閘極48移除之後再經蝕刻。雖然沒有明確繪示出來，但因為ILD0 60和虛置閘極介電質46的材料是類似的，在移除虛置閘極介電質46時ILD0 60可能會產生凹 陷，而此凹陷可能導致ESL 58及/或閘極間隔物54有部分自ILD0 60的頂表面突出。
在每一開口中的基材40上形成介面介電質 62。介面介電質62例如可以是透過熱氧化法或類似方法形成的氧化物或類似材料。介面介電質62的厚度可以在約5Å到約50Å的範圍內，例如約10Å。接著在ILD0 60的頂表面上、在開口中沿著閘極間隔物54的側壁以及在介面介電質62上共形地形成閘極介電層64。在一些實施例中，閘極介電層64包括高介電常數(high-k)材料，且在這些實施例中閘極介電層64可具有約大於7.0的介電常數，且可包括以下金屬的氧化物或矽酸鹽：Hf、Al、Zr、La、Mg、Ba、Ti、Pb及其組合。閘極介電層64的形成方法可包括ALD、CVD、分子束沈積(MBD)、類似製程或前述製程的組合。閘極介電層64的厚度可在約5Å到約50Å的範圍內，例如約15Å。
接著在閘極介電層64上共形地形成頂蓋層。 在所繪示的實施例中，頂蓋層包括第一子層66和第二子層68。在一些實施例中，頂蓋層可以是單一層或可包括額外的子層。頂蓋層可作為阻障層，防止後續沈積的含金屬材料擴散進入閘極介電層64。此外，如果第一子層66和功函數調整層是由相同的材料形成，在區域100和200中形成功函數調整層時，圖中所示的第二子層68可作為蝕刻停止層，這點參照下文能得到更清楚的說明。第一子層66可包括透過ALD、CVD或類似製程共形地沈積在閘極 介電層64上的氮化鈦(TiN)或類似材料。第二子層68可包括透過ALD、CVD或類似製程共形地沈積在第一子層66上的氮化鉭(TaN)或類似材料。頂蓋層的厚度可在約10Å到約50Å的範圍內，例如約20Å。在所繪示的實施例中，第一子層66的厚度可介於從約10Å到約50Å的範圍內，例如約15Å，而第二子層68的厚度可介於從約10Å到約50Å的範圍內，例如約15Å。
接著在頂蓋層上(例如在第二子層68上)共 形地形成第一功函數調整層70。第一功函數調整層70可為任一合適的材料，可具有任一合適的厚度，只要足以將元件(例如p型元件)的功函數調整至該元件的特定應用所需的值，且可使用任一合適的沈積製程來沈積。在一些實施例中，第一功函數調整層70包括透過ALD、CVD或類似製程沈積的氮化鈦(TiN)或類似材料。第一功函數調整層70的厚度可介於從約20Å到約100Å的範圍內，例如約50Å。
接著，圖案化的罩幕72形成在第二區200的 第一功函數調整層70上，暴露出第一區100的第一功函數調整層70。在一些實施例中，罩幕72是光阻，其可形成在第二區200上。光阻可以被圖案化以暴露第一區100。光阻可以透過使用旋塗技術形成，且可使用合適的光學微影技術來圖案化。一旦罩幕72經圖案化，進行對第一功函數調整層70有選擇性的蝕刻以從第一區100移除第一功函數調整層70，如圖6所示。第一區100中的 第二子層68在此蝕刻期間可作為蝕刻停止層。接著移除罩幕72，例如如果罩幕72是光阻，透過使用適當的灰化製程移除之。
此外，在圖6中，接著在第一區100的頂蓋 層上(例如第二子層68上)以及在第二區200的第一功函數調整層70上共形地形成第二功函數調整層74。第二功函數調整層74可為任一合適的材料，可具有任一合適的厚度，只要足以將元件的功函數調整至該元件的特定應用所需的值，且可使用任一合適的沈積製程來沈積。在一些實施例中，第二功函數調整層74包括透過ALD、CVD或類似製程沈積的鈦鋁(TiAl)或類似材料。第二功函數調整層74的厚度可介於從約20Å到約80Å的範圍內，例如約40Å。
接著在第一區100和第二區200的第二功函 數調整層74上共形地形成阻障層76。阻障層76可以是能阻止後續沈積的含金屬材料擴散進入下方層的任一合適材料，且也可作為額外的功函數調整層。可使用任一合適沈積製程沈積阻障層76。在一些實施例中，阻障層76包括透過ALD、CVD或類似製程沈積的氮化鈦(TiN)或類似材料。阻障層76的厚度可介於從約20Å到約100Å的範圍內，例如約60Å。
接著一層第一金屬78共形地形成在第一區 100和第二區200的阻障層76上。該層第一金屬78可以是任一合適的金屬，且可使用任一合適的沈積製程來沈 積。在一些實施例中，該層第一金屬78是透過物理氣相沈積(PVD)、ALD、CVD或類似製程沈積的鈷(Co)或類似材料。該層第一金屬78的厚度可介於從約10Å到約50Å的範圍內，例如約20Å。
附著層80共形地形成在第一區100和第二區 200的該層第一金屬78上。附著層和形成附著層的方法的實例將在下文進行討論。
第二金屬82形成在第一區100和第二區200 的附著層80上。在一些實施例中，第二金屬82是不同於第一金屬78的金屬。第二金屬82可以是任一合適的金屬，且可以使用任一合適的沈積製程來沈積。在一些實施例中，第二金屬82是透過PVD、CVD或類似製程沈積的鋁或類似材料。第二金屬82的沈積可以在第一金屬78的沈積之後原位(in situ)進行。第二金屬82填入開口的未填滿部分。
回顧附著層80，在一些實施例中，附著層80 是氧化層。氧化層例如可以是第一金屬78的氧化物，可包括第一金屬78的氧化物構成的第一子層和第二金屬82的氧化物構成的第二子層，或可以是第一金屬78和第二金屬82的混合物的氧化物。例如，當第一金屬78是鈷(Co)而第二金屬82是鋁(Al)時，氧化層可以是CoOx，可包括CoOx子層和AlOy子層，或可以是CoAlyOz。氧化層可以在沈積第一金屬78之後且在沈積第二金屬82之前透過使用熱氧化法、含氧電漿處理或類 似製程來形成。含氧電漿處理的一種實例是暴露於氧氣(O2)電漿或類似環境。氧化層也可以是透過將第一金屬78暴露於自然外界環境所形成的自然氧化物，例如在沈積第一金屬78之後且在沈積第二金屬82之前破真空，或例如在沈積第一金屬78之後原位(in situ)破真空。接著，可將第二金屬82沈積在氧化層上。在一些例子中，第二金屬82可不和氧化層反應或不擴散進入氧化層，使得氧化層是第一金屬78的氧化物。在其他例子中，第二金屬82可和氧化層反應或擴散進入氧化層，從而形成由第一金屬78的氧化物構成的子層和由第二金屬82的氧化物構成的另一子層，或是形成第一金屬78和第二金屬82之混合物的氧化物。氧化層的厚度可以介於從約10Å到約50Å的範圍內，例如約20Å。舉例而言，氧化層可以具有等於或大於2.0g/cm3的密度，例如介於從約2.0g/cm3到約5.0g/cm3的範圍內。
在一些其他的實施例中，附著層80是金屬合 金層。金屬合金層可以是第一金屬78和第二金屬82的合金。例如，當第一金屬78是鈷(Co)而第二金屬82是鋁(Al)時，金屬合金層可以是CoAl層。在沈積第一金屬78和第二金屬82之後，可進行退火，使金屬78和金屬82在其介面處擴散和反應，以形成金屬合金層。退火可以在介於約200℃到約500℃的溫度進行，例如約400℃，退火可以在介於約10秒到約600秒的時間進行，例如約150秒。金屬合金層的厚度可介於約10Å到 約50Å，例如約20Å。
在圖7中，可進行如CMP的平面化製程以移 除金屬78和金屬82和層64、66、68、70、74、76和80超出ILD0 60的頂表面的多餘部分。接著，進行對金屬78和金屬82和層64、66、68、70、74、76和80有選擇性的受控回蝕刻，以使這些材料從ILD0 60的頂表面凹陷，其結果是圖7所示的閘極結構。回蝕刻可包括合適的異向性蝕刻，例如RIE、NBE或類似製程。
緩衝層84形成在金屬78和金屬82和層 64、66、68、70、74、76和80上。在一些實施例中，緩衝層84是氧化層。氧化層可以使用熱氧化法、含氧電漿處理或類似方法形成。含氧電漿處理的一種實例是暴露於氧氣(O2)電漿或類似環境。氧化層也可以是透過將金屬78和金屬82和層64、66、68、70、74、76和80暴露於自然的外界環境(例如在回蝕刻之後破真空)所形成的自然氧化物。緩衝層84的厚度可在介於約10Å到約50Å的範圍之中，例如約20Å。氧化層可具有對應其下方材料的組成。例如，如果第二金屬82是鋁(Al)，氧化層可以是氧化鋁(AlOx)。氧化層的組成，在靠近位於第一金屬78和層64、66、68、70、74、76和80上方的部分可能有所變動。在一些實施例中，這些金屬和層的厚度與第二金屬82在氧化層處的寬度相較之下較小，且因此，組成的變化可能不大。氧化層可以實質上沒有孔洞及/或空隙，且可非常緻密。舉例而言，氧化層可具有等於 或大於2.0g/cm3的密度，例如介於約2.0g/cm3到約5.0g/cm3。
介電蓋層86形成在緩衝層84上。為了形成 介電蓋層86，可將頂蓋介電層沈積在開口位於緩衝層84上方的剩餘部分中，以及沈積在ILD0 60的頂表面上。頂蓋介電層可包括使用CVD、PECVD或類似製程形成的氮化矽、矽氮化碳或類似材料。接著可例如透過CMP將頂蓋介電層平面化，以形成和ILD0 60的頂表面共平面的頂表面，藉此形成介電蓋層。
在圖8中，上方ILD(ILD1)88沈積在 ILD0 60和介電蓋層86上，且形成穿過ILD1 88、ILD0 60和ESL 58至磊晶源極/汲極區56的接觸90。ILD1 88由介電材料形成，其例如PSG、BSG、BPSG、USG或類似材料，且可透過任一適當方法沈積，例如CVD和PECVD。接觸90的開口穿過ILD1 88、ILD0 60和ESL 58形成。可使用合適的光學微影和蝕刻技術形成開口。在開口中形成襯層(例如擴散阻障層、附著層或類似材料)以及導電材料。襯層可包括鈦、氮化鈦、鉭、氮化鉭或類似材料。導電材料可為銅、銅合金、銀、金、鎢、鋁、鎳或類似材料。可進行平面化製程(例如CMP)以從ILD1 88的頂表面移除多餘的材料。剩餘的襯層和導電材料在開口中形成接觸90。可進行退火製程以在磊晶源極/汲極區56和接觸90的介面處分別形成矽化物。
圖8繪示在第一區100中的第一元件，其可 為n型FET。由於閘極結構內含金屬78和金屬82和層64、66、68、74、76和80，第一元件可具有經過調整的臨界電壓。圖8也繪示在第二區200中的第二元件，其可為p型FET。由於閘極結構內含金屬78和金屬82和層64、66、68、74、76和80，第二元件可具有經過調整的臨界電壓。
雖然沒有明確呈現出來，本揭露所屬技術領域 中具有通常知識者將能輕易理解，可在圖8的結構上進行其他製程步驟。例如，各種金屬間介電質(Inter-Metal Dielectrics，IMD)和它們的對應金屬化層可形成在ILD1 88上。
圖9是形成在第二區200中的閘極結構的放 大圖，圖9之呈現是為了闡明形成於閘極結構中的各個層結構。第一區100中的閘極結構有類似的剖面，但如前文所述，其不具有第一功函數調整層70。
有些實施例可取得多種優勢。藉由在閘極結構 的兩層金屬之間形成附著層，可改善金屬間的附著。藉由在所述閘極結構上形成緩衝層(例如氧化層)，可改善附著情況，例如金屬和後續介電層(如介電蓋層)之間的附著。此附著之改善可以抑制導電材料的擴散和剝離(delamination)。
實施例之一是一種方法。所述方法包括在基材 中形成第一源極/汲極區和第二源極/汲極區，以及在基材上且在第一源極/汲極區和第二源極/汲極區之間形成閘極 結構。閘極結構包括在基材上的閘極介電層、在閘極介電層上的功函數調整層、在功函數調整層上的第一金屬、在第一金屬上的附著層以及在附著層上的第二金屬。第二金屬異於第一金屬。
另一實施例是一種方法。所述方法包括在基材 中形成第一源極/汲極區和第二源極/汲極區，以及在基材上形成層間介電質。形成穿過層間介電質而至基材的開口，且前述開口介於第一源極/汲極區和第二源極/汲極區之間。所述方法更包括形成在開口中且在基材上的閘極介電層；形成在開口中且在閘極介電層上的功函數調整層；形成在開口中且在功函數調整層上的第一金屬；形成在開口中且在第一金屬上的第二金屬；以及形成介於第一金屬和第二金屬之間的附著層。第二金屬異於第一金屬。
又一實施例是一種結構。所述結構包括在基材 中的第一源極/汲極區和第二源極/汲極區、在基材上且介於第一源極/汲極區和第二源極/汲極區之間的閘極結構以及在基材上且包圍閘極結構的層間介電質。閘極結構包括在基材上的閘極介電層、在閘極介電層上的功函數調整層、在功函數調整層上的第一金屬、在第一金屬上的附著層、在附著層上的第二金屬。第二金屬異於第一金屬。
前文概述了幾種實施例的特徵，使本揭露所屬 技術領域中具有通常知識者更易於理解本揭露的態樣。本揭露所屬技術領域中具有通常知識者應理解，以本揭露作為基礎，他們可以輕易地設計或修改其他製程和結構，以 實現和這些本文介紹的實施例相同的目的及/或達到相同的優點。本揭露所屬技術領域中具有通常知識者也應理解，此類均等架構並不超出本揭露的意旨和範圍，他們可以在本揭露的意旨和範圍內做出各式各樣的改變、取代和變化。
58‧‧‧ESL
60‧‧‧ILD0
62‧‧‧介面介電質
64‧‧‧閘極介電層
66‧‧‧第一子層
68‧‧‧第二子層
70‧‧‧第一功函數調整層
74‧‧‧第二功函數調整層
76‧‧‧阻障層
78‧‧‧第一金屬
80‧‧‧附著層
82‧‧‧第二金屬
84‧‧‧緩衝層
86‧‧‧介電蓋層

Claims (10)

  1. 一種半導體結構的製造方法，包括形成一第一源極/汲極區和一第二源極/汲極區在一基材中；以及形成介於該第一源極/汲極區和該第二源極/汲極區之間且在該基材上的一閘極結構，該閘極結構包括：一閘極介電層，在該基材上；一功函數調整層，在該閘極介電層上；一第一金屬，在該功函數調整層上；一附著層，在該第一金屬上；以及一第二金屬，在該附著層上，其中該第二金屬異於該第一金屬。
  2. 如申請專利範圍第1項所述之半導體結構的製造方法，其中該附著層包括該第一金屬和該第二金屬的合金；該附著層是該第一金屬的氧化物；該附著層包括一第一子層以及一第二子層，該第一子層為該第一金屬的氧化物，該第二子層為該第二金屬的氧化物；或者該附著層是該第一金屬和該第二金屬的混合物的氧化物。
  3. 如申請專利範圍第1項所述之半導體結構的製造方法，其中形成該閘極結構包括： 沈積該第一金屬在該功函數調整層上；沈積該第二金屬在該第一金屬上；以及在沈積該第一金屬和該第二金屬後，透過對該第一金屬和該第二金屬進行退火形成該附著層。
  4. 如申請專利範圍第1項所述之半導體結構的製造方法，其中形成該閘極結構包括：在一腔室中沈積該第一金屬在該功函數調整層上；在沈積該第一金屬之後，於該腔室中引入一自然環境；以及在於該腔室中引入該自然環境後，在該腔室中沈積該第二金屬在該第一金屬上，其中該附著層包括至少部分透過在該腔室中引入該自然環境而形成的氧化物。
  5. 如申請專利範圍第1項所述之半導體結構的製造方法，其中形成該閘極結構包括：沈積該第一金屬在該功函數調整層上；在沈積該第一金屬之後，暴露該第一金屬於一含氧電漿；以及在暴露該第一金屬於該含氧電漿之後，沈積該第二金屬在該第一金屬上，其中該附著層包括至少部分透過暴露該第一金屬於該含氧電漿而形成的氧化物。
  6. 如申請專利範圍第1項所述之半導體結構的製造方法，更包括： 形成一緩衝層在該閘極結構上，該緩衝層包括該第二金屬的氧化物；以及形成一介電蓋層在該緩衝層上。
  7. 一種半導體結構的製造方法，包括：形成一第一源極/汲極區和一第二源極/汲極區在一基材中；形成一層間介電質在該基材上、一開口穿過該層間介電質至該基材，該開口介於該第一源極/汲極區和該第二源極/汲極區之間；形成一閘極介電層在該開口中且在該基材上；形成一功函數調整層在該開口中且在該閘極介電層上；形成一第一金屬在該開口中且在該功函數調整層上；形成一第二金屬在該開口中且在該第一金屬上，該第二金屬異於該第一金屬；以及形成一附著層介於該第一金屬和該第二金屬之間。
  8. 如申請專利範圍第7項所述之半導體結構的製造方法，其中形成該附著層包括：暴露該第一金屬於一自然環境；或者括暴露該第一金屬於一含氧電漿。
  9. 一種半導體結構，包括：一第一源極/汲極區和一第二源極/汲極區，位於一基 材中；一閘極結構，在該基材上且介於該第一源極/汲極區和該第二源極/汲極區之間，該閘極結構包括：一閘極介電層，在該基材上，一功函數調整層，在該閘極介電層上，一第一金屬，在該功函數調整層上，一附著層，在該第一金屬上，以及一第二金屬，在附著層上，其中該第二金屬異於該第一金屬；以及一層間介電質，在該基材上且包圍該閘極結構。
  10. 如申請專利範圍第9項所述之半導體結構，其中該附著層包括該第一金屬的氧化物或該第一金屬和該第二金屬的合金，且該半導體結構更包括：一緩衝層，在該閘極結構上，其中該緩衝層包括該第二金屬的氧化物；以及一介電蓋層，在該緩衝層上，其中該介電蓋層的一頂表面和該層間介電質的一頂表面共平面。
TW104124767A 2015-04-30 2015-07-30 半導體結構及其製造方法 TWI579925B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562155278P 2015-04-30 2015-04-30
US14/730,444 US9941376B2 (en) 2015-04-30 2015-06-04 Metal gate scheme for device and methods of forming

Publications (2)

Publication Number Publication Date
TW201639041A true TW201639041A (zh) 2016-11-01
TWI579925B TWI579925B (zh) 2017-04-21

Family

ID=57135620

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104124767A TWI579925B (zh) 2015-04-30 2015-07-30 半導體結構及其製造方法

Country Status (5)

Country Link
US (3) US9941376B2 (zh)
KR (1) KR101740132B1 (zh)
CN (1) CN106098556B (zh)
DE (1) DE102015109820B4 (zh)
TW (1) TWI579925B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713150B (zh) * 2016-11-28 2020-12-11 台灣積體電路製造股份有限公司 積體電路及製造積體電路的方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148795A (ko) * 2015-06-16 2016-12-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9559016B1 (en) * 2016-01-15 2017-01-31 International Business Machines Corporation Semiconductor device having a gate stack with tunable work function
US9893062B2 (en) * 2016-04-28 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10490649B2 (en) 2017-05-30 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with adhesion layer
US10283417B1 (en) * 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layers with different materials
US11114347B2 (en) * 2017-06-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layers with different materials
US10665685B2 (en) * 2017-11-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
US10770479B2 (en) * 2018-03-19 2020-09-08 Tokyo Electron Limited Three-dimensional device and method of forming the same
US11342231B2 (en) * 2019-09-17 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device with low threshold voltage
US10978567B2 (en) * 2019-09-17 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Gate stack treatment for ferroelectric transistors
US11217679B2 (en) * 2020-04-01 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11430698B2 (en) 2020-05-19 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. In-situ formation of metal gate modulators
DE102020130401A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben
US11784052B2 (en) 2020-05-28 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole-engineered high-k gate dielectric and method forming same
US11251092B2 (en) * 2020-06-29 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure of a semiconductor device and method of forming same
US11527621B2 (en) * 2020-08-05 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Gate electrode deposition and structure formed thereby
US11640983B2 (en) * 2020-08-14 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11594610B2 (en) * 2020-10-15 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11715762B2 (en) 2021-01-28 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate structures and methods of forming the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996116A (en) * 1989-12-21 1991-02-26 General Electric Company Enhanced direct bond structure
KR20020068569A (ko) 2001-02-21 2002-08-28 동부전자 주식회사 반도체 장치의 다층 배선 제조 방법
KR100422565B1 (ko) 2001-06-12 2004-03-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US6693004B1 (en) * 2002-02-27 2004-02-17 Advanced Micro Devices, Inc. Interfacial barrier layer in semiconductor devices with high-K gate dielectric material
US6921711B2 (en) 2003-09-09 2005-07-26 International Business Machines Corporation Method for forming metal replacement gate of high performance
KR20070019458A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
US7936009B2 (en) * 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
US8058119B2 (en) * 2008-08-27 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Device scheme of HKMG gate-last process
US8202776B2 (en) * 2009-04-22 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for protecting a gate structure during contact formation
US8294202B2 (en) 2009-07-08 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a semiconductor device
KR101656443B1 (ko) 2009-11-20 2016-09-22 삼성전자주식회사 금속 게이트 스택 구조물을 갖는 씨모스 소자
US8436404B2 (en) * 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
US8680619B2 (en) 2010-03-16 2014-03-25 Taiwan Semiconductor Manufacturing Compnay, Ltd. Method of fabricating hybrid impact-ionization semiconductor device
US8835294B2 (en) 2010-03-16 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving thermal stability of metal gate
US8564072B2 (en) * 2010-04-02 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a blocking structure and method of manufacturing the same
US8629014B2 (en) * 2010-09-20 2014-01-14 International Business Machines Corporation Replacement metal gate structures for effective work function control
US9755039B2 (en) * 2011-07-28 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a metal gate electrode stack
US20130175619A1 (en) * 2012-01-06 2013-07-11 International Business Machines Corporation Silicon-on-insulator transistor with self-aligned borderless source/drain contacts
US8586436B2 (en) 2012-03-20 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a variety of replacement gate types including replacement gate types on a hybrid semiconductor device
US8536040B1 (en) * 2012-04-03 2013-09-17 Globalfoundries Inc. Techniques for using material substitution processes to form replacement metal gate electrodes of semiconductor devices with self-aligned contacts
KR101909205B1 (ko) 2012-04-20 2018-10-17 삼성전자 주식회사 핀형 전계 효과 트랜지스터를 구비한 반도체 소자
KR101909091B1 (ko) * 2012-05-11 2018-10-17 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR20140006204A (ko) 2012-06-27 2014-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20140015062A1 (en) 2012-07-16 2014-01-16 Hong Yang Method for Forming Gate Structure, Method for Forming Semiconductor Device, and Semiconductor Device
EP2750167A1 (en) 2012-12-31 2014-07-02 Imec Method for tuning the effective work function of a gate structure in a semiconductor device
KR20140121634A (ko) 2013-04-08 2014-10-16 삼성전자주식회사 반도체 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713150B (zh) * 2016-11-28 2020-12-11 台灣積體電路製造股份有限公司 積體電路及製造積體電路的方法

Also Published As

Publication number Publication date
US20180226485A1 (en) 2018-08-09
US9941376B2 (en) 2018-04-10
US10998415B2 (en) 2021-05-04
US10522640B2 (en) 2019-12-31
DE102015109820A1 (de) 2016-11-03
KR101740132B1 (ko) 2017-05-25
DE102015109820B4 (de) 2022-03-31
CN106098556B (zh) 2019-06-14
TWI579925B (zh) 2017-04-21
US20200098883A1 (en) 2020-03-26
US20160322471A1 (en) 2016-11-03
KR20160129664A (ko) 2016-11-09
CN106098556A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
TWI579925B (zh) 半導體結構及其製造方法
US10163903B2 (en) FETS and methods of forming FETS
US9704883B2 (en) FETS and methods of forming FETS
CN110838487B (zh) 半导体器件及方法
TW201729263A (zh) 半導體裝置
US10361199B2 (en) Vertical transistor transmission gate with adjacent NFET and PFET
US11127836B2 (en) Metal gate scheme for device and methods of forming
CN106098554B (zh) 栅极上的缓冲层及其形成方法
US11031298B2 (en) Semiconductor device and method
US11152508B2 (en) Semiconductor device including two-dimensional material layer
US11488873B2 (en) Metal gates and methods of forming thereby
TWI782402B (zh) 半導體裝置及其製造方法
US11527621B2 (en) Gate electrode deposition and structure formed thereby
US20230163075A1 (en) Semiconductor Device and Method
US20230069187A1 (en) High-k gate dielectric and method forming same
KR20220112700A (ko) 자기 정렬된 콘택트를 위한 하이브리드 막 방식