CN108028269A - 背侧耦合式对称变容管结构 - Google Patents

背侧耦合式对称变容管结构 Download PDF

Info

Publication number
CN108028269A
CN108028269A CN201680052786.9A CN201680052786A CN108028269A CN 108028269 A CN108028269 A CN 108028269A CN 201680052786 A CN201680052786 A CN 201680052786A CN 108028269 A CN108028269 A CN 108028269A
Authority
CN
China
Prior art keywords
tube assembly
transfiguration
transfiguration tube
varactor structure
symmetrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680052786.9A
Other languages
English (en)
Other versions
CN108028269B (zh
Inventor
D·D·金
D·F·伯蒂
J-H·J·兰
C·H·尹
J·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN108028269A publication Critical patent/CN108028269A/zh
Application granted granted Critical
Publication of CN108028269B publication Critical patent/CN108028269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0808—Varactor diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

对称变容管结构可以包括第一变容管组件。第一变容管组件可以包括作为区域调节电容器的第二极板操作的栅极、作为介电层操作的栅极氧化层、以及作为区域调节电容器的第一极板操作的本体。另外，掺杂区可以围绕第一变容管组件的本体。第一变容管组件可以在背侧由隔离层支撑。对称变容管结构还可包括第二变容管组件，其通过背侧导电层来电耦合到第一变容管组件的背侧。

Description

背侧耦合式对称变容管结构
背景
领域
本公开的各方面涉及半导体器件，尤其涉及背侧耦合式对称变容管结构。
背景技术
用于集成电路(IC)的半导体制造的工艺流程可包括前端制程(FEOL)、中部制程(MOL)和后端制程(BEOL)工艺。前端制程工艺可包括晶片制备、隔离、阱形成、栅极图案化、分隔件、扩展和源极/漏极注入、硅化物形成、以及双应力内衬形成。中部制程工艺可包括栅极触点形成。中部制程层可包括但不限于：中部制程触点、通孔或者非常靠近半导体器件晶体管或其他类似有源器件的其他层。后端制程工艺可包括用于互连在前端制程和中部制程工艺期间创建的半导体器件的一系列晶片处理步骤。现代半导体芯片产品的成功制造涉及所采用的材料和工艺之间的相互作用。
由于成本和功耗的考虑，移动射频(RF)芯片设计(例如，移动RF收发机)已经迁移到深亚微米工艺节点。通过添加用于支持通信增强的电路功能而使移动RF收发机的设计复杂度进一步复杂化。移动RF收发机的进一步设计挑战包括模拟/RF性能考虑，包括失配、噪声、以及其他性能考虑。这些移动RF收发机的设计包括使用压控电容和/或可调谐电容器(例如，变容管)以例如提供压控振荡器。变容管也可被称为可变电容二极管。
概述
对称变容管结构可以包括第一变容管组件。第一变容管组件可以包括作为区域调节电容器的第二极板操作的栅极、作为介电层操作的栅极氧化层、以及作为区域调节电容器的第一极板操作的本体。另外，掺杂区可以围绕第一变容管组件的本体。第一变容管组件可以在背侧由隔离层支撑。该对称变容管结构还可包括第二变容管组件，其通过背侧导电层来电耦合到第一变容管组件的背侧。
一种制造对称变容管结构的方法包括：在隔离层上毗邻于所述对称变容管结构的第二变容管组件制造第一变容管组件。该方法还包括：打薄所述对称变容管结构以暴露所述第一变容管组件的本体和所述第二变容管组件的本体。该方法进一步包括：沉积并图案化导电层以将所述第一变容管组件的本体与所述第二变容管组件的本体耦合。
对称变容管结构可以包括第一变容管组件。第一变容管组件可以包括作为区域调节电容器的第二极板操作的栅极、作为介电层操作的栅极氧化层、以及作为区域调节电容器的第一极板操作的本体。另外，掺杂区可以围绕第一变容管组件的本体。第一变容管组件可以在背侧由隔离层支撑。该对称变容管结构还可以包括第二变容管组件。该对称变容管结构可进一步包括用于将第二变容管组件电耦合到第一变容管组件的背侧的装置。
这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应当领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。
附图简述
为了更全面地理解本公开，现在结合附图参阅以下描述。
图1解说了本公开的一方面中的半导体晶片的立体视图。
图2解说了根据本公开的一方面的管芯的横截面视图。
图3解说了根据本公开的一方面的变容管。
图4解说了根据本公开的各方面的对称变容管结构。
图5是解说根据本公开的一方面的用于制造对称变容管结构的方法的过程流程图。
图6是示出其中可有利地采用本公开的配置的示例性无线通信系统的框图。
图7是解说根据一种配置的用于半导体组件的电路、布局、以及逻辑设计的设计工作站的框图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。如本文中所描述的，术语“和/或”的使用旨在表示“包含性或”，而术语“或”的使用旨在表示“排他性或”。
由于成本和功耗的考虑，移动射频(RF)芯片设计(例如，移动RF收发机)已经迁移到深亚微米工艺节点。通过添加用于支持通信增强(诸如载波聚集)的电路功能而使移动RF收发机的设计复杂度进一步复杂化。移动RF收发机的进一步设计挑战包括模拟/RF性能考虑，包括失配、噪声、以及其他性能考虑。这些移动RF收发机的设计包括使用压控电容和/或可调谐电容器(例如，变容管)以例如提供压控振荡器。变容管也可被称为可变电容二极管。
变容管是用于根据电容值在紧密间隔的电容器极板之间的电场中存储能量(例如，电荷)的电气器件的示例。该电容值提供了对由电容器在特定电压下存储的电荷量的测量。除了它们的电荷存储能力之外，电容器作为电子滤波器也是有用的，因为它们实现高频与低频信号之间的区分。然而，在常规变容管中，调节极板宽度以改变电容器极板之间形成的电场。该变容管证明了可被用于调谐电路的可电控的电容。虽然使用变容管在许多应用中是有利的(例如，由于小尺寸和降低的成本)，但是变容管一般呈现出较低质量(Q)因数和非线性度，因为变容管是非对称器件。
线性度是移动RF芯片设计的重要因数。线性度可以是指其中输出信号正比于输入信号变化的电路行为。在线性器件中，输出对输入信号的幅值比应当是相同的，无论输入信号的强度如何。如所提及的，变容管是非对称器件的示例。例如，常规标准互补金属氧化物半导体(CMOS)变容管不能实现完全对称的变容管。这种对称性的缺乏使标准CMOS变容管生成二阶和三阶谐波，使得在用于RF系统时导致信号泄漏。具体而言，在RF系统中使用非对称器件导致来自该器件的非线性度，其禁止RF系统的可调谐性。
本公开的各个方面提供了用于制造背侧耦合式对称变容管的技术。用于背侧耦合式对称变容管的半导体制造的工艺流程可包括前端制程(FEOL)工艺、中部制程(MOL)工艺和后端制程(BEOL)工艺。将理解，术语“层”包括膜且不应被解读为指示纵向或横向厚度，除非另外声明。如本文中所描述的，术语“基板”可指代已切割晶片的基板或可指代尚未切割的晶片的基板。类似地，术语芯片和管芯可被可互换地使用，除非这种互换将难以置信。
本公开的各方面描述了一种对称变容管结构。在一种布置中，第一变容管组件包括作为极板区域调节电容器的第一极板操作的栅极、作为介电层操作的栅极氧化层、以及作为极板区域调节电容器的第二极板操作的本体。另外，各掺杂区围绕本体，并且第一变容管组件在背侧由隔离层支撑。在本公开的这一方面，变容管包括由变容管的本体提供的极板区域中的区域调节电容器，其基于从控制端口接收到的偏置电压来进行调节以控制极板区域调节电容器。另外，第二变容管组件通过背侧导电层来电耦合到第一变容管的背侧，这消去了由单个变容管组件引起的二阶谐波。
在这一布置中，第二变容管组件可以是复制(例如，孪生(Siamese))变容管，其中第二变容管组件的本体被耦合到第一变容管组件的本体以提供对称变容管。通过将到第一和第二变容管组件的信号和控制端口分开，背侧连接实现消去RF系统中的任何二阶谐波的对称变容管。另外，第一和第二变容管组件的极板区域调节电容器能力提供改进的电容器线性度。另外，分开的控制和信号端口实现相对于信号隔离和线性度的较高控制。另外，背侧导电层的增加的厚度提供了背侧耦合式对称变容管的高Q因数。尽管由于第一和第二变容管组件而引起面积惩罚，但是对称变容管结构可以呈现Q因数改进。
图1解说了本公开的一方面中的半导体晶片的立体视图。晶片100可以是半导体晶片，或者可以是在晶片100的表面上具有一层或多层半导体材料的基板材料。当晶片100是半导体材料时，其可使用切克劳斯基(Czochralski)工艺从籽晶生长，其中籽晶被浸入半导体材料的熔池中，并且缓慢旋转并从池中被移除。熔融材料随后在晶体的取向上结晶到籽晶上。
晶片100可以是复合材料，诸如砷化镓(GaAs)或氮化镓(GaN)、三元材料(诸如砷化铟镓(InGaAs))、四元材料、或者可以是用于其他半导体材料的基板材料的任何材料。虽然许多材料本质上可以是晶体，但是多晶或非晶材料也可用于晶片100。
晶片100或者耦合到晶片100的各层可被提供有使晶片100更具导电性的材料。作为示例而非限定，硅晶片可具有添加到晶片100的磷或硼以允许电荷在晶片100中流动。这些添加剂被称为掺杂剂，并且在晶片100或晶片100的各部分内提供额外的电荷载流子(电子或空穴)。通过选择提供额外的电荷载流子的区域、提供哪种类型的电荷载流子、以及晶片100中附加的电荷载流子的量(密度)，可在晶片100中或晶片100上形成不同类型的电子器件。
晶片100具有指示该晶片100的晶向的取向102。取向102可以是如图1中所示的晶片100的平坦边缘，或者可以是槽口或其他标记以解说晶片100的晶向。取向102可指示晶片100中晶格的平面的米勒指数。
一旦按期望处理了晶片100，就沿着切割线104分割晶片100。切割线104指示晶片100将在何处被分离或分开成多片。切割线104可限定已在晶片100上制造的各种集成电路的轮廓。
一旦限定了切割线104，晶片100就可被锯成或以其他方式分成多片以形成管芯106。每个管芯106可以是具有许多器件的集成电路或者可以是单个电子器件。管芯106(其也可被称为芯片或半导体芯片)的物理尺寸至少部分地取决于将晶片100分成特定大小的能力、以及管芯106被设计成包含个体器件的数量。
一旦晶片100已被分成一个或多个管芯106，管芯106就可被安装到封装中，以允许访问在管芯106上制造的器件和/或集成电路。封装可包括单列直插封装、双列直插封装、主板封装、倒装芯片封装、铟点/凸点封装、或者提供对管芯106的访问的其他类型的器件。还可通过线焊、探针、或者其他连接来直接访问管芯106，而无需将管芯106安装到分开的封装中。
图2解说了根据本公开的一方面的管芯106的横截面视图。在管芯106中，可存在基板200，其可以是半导体材料和/或可充当对电子器件的机械支持。基板200可以是掺杂的半导体基板，其具有存在于基板200中各处的电子(指定为N沟道)或空穴(指定为P沟道)电荷载流子。用电荷载流子离子/原子对基板200的后续掺杂可改变基板200的电荷携带能力。
在基板200(例如，半导体基板)内，可存在阱202和204，这些阱可以是场效应晶体管(FET)的源极和/或漏极，或者阱202和/或204可以是具有鳍结构的FET(FinFET)的鳍结构。取决于阱202和/或204的结构和其他特性以及基板200的外围结构，阱202和/或204还可以是其他器件(例如，电阻器、电容器、二极管、或其他电子器件)。
半导体基板还可具有阱206和阱208。阱208可完全在阱206内，并且在一些情形中，可形成双极结型晶体管(BJT)。阱206还可被用作隔离阱，以将阱208与管芯106内的电场和/或磁场隔离。
可将各层(例如，210到214)添加到管芯106。层210可以是例如氧化物或绝缘层，其可将阱(例如，202-208)彼此隔离或者与管芯106上的其他器件隔离。在此类情形中，层210可以是二氧化硅(SiO2)、聚合物、电介质、或者另一电绝缘层。层210也可以是互连层，在该情形中，层210可包括导电材料，诸如铜、钨、铝、合金、或者其他导电或金属材料。
取决于期望的器件特性和/或各层(例如，210和214)的材料，层212也可以是电介质或导电层。层214可以是封装层，其可保护各层(例如，210和212)、以及阱202-208和基板200免受外力。作为示例而非限定，层214可以是保护管芯106免受机械损害的层，或者层214可以是保护管芯106免受电磁或辐射损害的材料层。
在管芯106上设计的电子器件可包括许多特征或结构组件。例如，管芯106可暴露于任何数量的方法以将掺杂剂传递到基板200、阱202-208中，并且如果期望，传递到层(例如，210-214)中。作为示例而非限定，管芯106可暴露于离子注入、掺杂剂原子的沉积，这些掺杂剂原子通过扩散工艺、化学气相沉积、外延生长、或其他方法被驱入晶格中。通过各层(例如，210-214)的诸部分的选择性生长、材料选择以及移除，并且通过基板200和阱202-208的选择性移除、材料选择以及掺杂剂浓度，可在本公开的范围内形成许多不同的结构和电子器件。
此外，基板200、阱202-208、以及各层(例如，210-214)可通过各种工艺被选择性地移除或添加。化学湿法蚀刻、化学机械平坦化(CMP)、等离子体蚀刻、光致抗蚀剂掩模、镶嵌工艺、以及其他方法可创建本公开的结构和器件。
图3解说了根据本公开的一方面的互补金属氧化物半导体(CMOS)变容管300。代表性地，CMOS变容管300包括作为金属-绝缘体-金属(MIM)电容器310的第二极板314操作的栅极、作为介电层313操作的栅极氧化层、以及作为MIM电容器310的第一极板312操作的本体。另外，第一掺杂区316和第二掺杂区318围绕第一极板312(例如，本体)以调节MIM电容器310的第一极板312与第二极板314之间的距离以提供可变电容。CMOS变容管300在背侧由基板302(例如，操作硅(Si))上的隔离层304(例如，埋氧化物层)支撑。在CMOS变容管300中，极板宽度进行调节以通过调节第一极板312与第二极板314之间的距离来改变电容器极板之间形成的电场。
如图3中所示，根据输入节点315以及输出节点317和319来调节第一极板312以改变第一极板312与第二极板314之间形成的电场。MIM电容器310的电容一般由介电层313的厚度控制。然而，在CMOS变容管300中，根据输入节点315与输出节点317和319之间的反型和耗尽来调节电容，其作为二极管有效地工作。不幸的是，通过改变第一极板312与第二极板314之间的距离来工作的这一可变电容二极管是非线性的。
此外，CMOS变容管300还在基板302与隔离层304之间呈现寄生二极管320。寄生二极管320是由于用来联接基板302和隔离层304的接合工艺而造成的。作为结果，寄生二极管320跨越整个晶片，这影响了由该晶片承载的所有器件。由MIM电容器310呈现的二极管以及寄生二极管320禁止CMOS变容管300实现对称性。也就是说，由CMOS变容管300接收到的任何输入信号都畸变，无论信号强度如何。
不幸的是，CMOS变容管300的非对称性生成二阶、三阶和四阶谐波，这在用于RF系统时导致信号漏泄。具体而言，在RF系统中使用非对称器件导致来自该非对称器件的非线性度，其禁止RF系统的可调谐性。例如，当CMOS变容管300被用于支持载波聚集的RF收发机时，人造谐波可与用于载波聚集的多个传送和接收功能性的信道频带交叠。也就是说，二阶谐波可与第二频带交叠，并且三阶谐波可与用于载波聚集的第三频带交叠。
图4解说了根据本公开的各方面的对称变容管结构400。在本公开的这一方面，以孪生(Siamese)配置将第一变容管组件410布置成毗邻于第二变容管组件420。由对称变容管结构400以孪生配置提供的对称性消去了二阶谐波。对称变容管结构400通过将第一变容管组件410耦合到第二变容管组件420的背侧导电层430来提供对称变容管。
打薄和背侧导电互连工艺可以形成背侧导电层430。背侧导电层430将第一变容管组件410电耦合到第二变容管组件420以提供具有降低的成本和增大的Q因数的对称变容管。例如，导电互连层(例如，20微米厚的铜(Cu))提供具有减小的电阻的基于薄膜的背侧导电互连(例如，铜迹线)。横向信号损耗通过将第一变容管组件410的本体(B)连接到第二变容管组件420的本体B来减少。降低对称变容管结构的有源区中的横向信号损耗是重要的，因为横向信号损耗使Q因数降级。
代表性地，第一变容管组件410包括作为区域调节电容器的第二极板414操作的栅极(G)、作为介电层413操作的栅极氧化层(Gox)、以及作为区域调节电容器的第一极板412操作的本体(B)。第一变容管组件410还包括围绕第一变容管组件410的第一极板412(例如，本体B)的第一掺杂区416和第二掺杂区418。在这一布置中，第一变容管组件410在背侧由隔离层406支撑。隔离层406可以是埋氧化物(BOX)层。
在本公开的这一方面，第二变容管组件420通过背侧导电层430来电耦合到第一变容管组件410的背侧。第二变容管组件420包括作为区域调节电容器的第二极板424操作的栅极(G)、作为介电层423操作的栅极氧化层(Gox)、以及作为区域调节电容器的第一极板422操作的本体(B)。第二变容管组件420还包括围绕第二变容管组件420的第一极板422(例如，本体B)的第一掺杂区426和第二掺杂区428。在这一布置中，第二变容管组件420也在背侧由隔离层406支撑。
背侧耦合式变容管还包括耦合到第一变容管组件410的栅极G的栅极触点415的第一信号端口440。另外，第一控制端口450被耦合到第一掺杂区416的第一扩散触点417、以及第二掺杂区418的第二扩散触点419。在这一配置中，第一信号端口440与第一控制端口450隔离。背侧耦合式变容管进一步包括耦合到第二变容管组件420的栅极G的栅极触点425的第二信号端口442。另外，第二控制端口452被耦合到第一掺杂区426的第一扩散触点427、以及第二掺杂区428的第二扩散触点429。在这一配置中，第二信号端口442也与第二控制端口452隔离。到第一信号端口440和/或第二信号端口442的输入信号可以是RF信号。另外，到第一控制端口450和/或第二控制端口452的控制信号可以是DC控制信号。
在这一配置中，第一变容管组件410的第二掺杂区418通过浅沟槽隔离(STI)区域408与第二变容管组件420的第一掺杂区426分开。另外，背侧导电层430由接合到基板402的钝化层404覆盖。在这一布置中，第一变容管组件410和第二变容管组件420由基板支撑，该基板可以包括玻璃、石英、硅、聚合物、或其他类似绝缘体材料。在本公开的一个方面，将基板402接合到钝化层404消除了图3中所示的与CMOS变容管300相关联的寄生二极管320。
在操作中，由第一变容管组件410的第一极板412提供的极板区域基于从第一控制端口450接收到的偏置电压来进行调节。类似地，由第二变容管组件420的第一极板422提供的极板区域基于从第二控制端口452接收到的偏置电压来进行调节。例如，通过第一变容管组件410的本体B的孔径根据施加到第一掺杂区416和第二掺杂区418的偏置电压来进行调节，以对穿过本体B的信号具有极少影响。
在这一布置中，本体B可被制造为部分耗尽的浮体。这一布置提供了可变电容，同时维持介电层413和介电层423的宽度。也就是说，与如在图3的CMOS变容管300中调节第一极板与第二基板之间的距离形成对比，第一极板412与第二极板414之间以及第一极板422与第二极板424之间的距离被维持。由第一极板412和第二极板424提供的极板区域调节降低了来自扩散区域(例如，416、418、426、428)以及触点(例如，417、419、427、429)的信号路径损耗。通过避免信号路径损耗，对称变容管结构400提供了对称性和线性度两者以实现高性能RF可调谐器件。
包括第一变容管组件410和第二变容管组件420的对称变容管结构400可被集成在电路中以用于实现高性能RF可调谐器件。该电路可以包括但不限于：功率放大器(PA)、振荡器(例如，压控振荡器(VCO))、RF调谐器、RF收发机、复用器、RF电路管芯、或其他类似RF通信电路(诸如RF开关)。对称变容管结构400可以在被集成到移动RF收发机中时呈现线性度以及显著Q因数改进。
尽管在图4的布置中示出，但是应该认识到，对称变容管结构400并不限于这一布置。此外，与不断减小的工艺节点形成对比，对称变容管结构400可以在较大工艺节点处制造。例如，对称变容管结构400可以使用一百八十(180)纳米工艺节点来制造。作为结果，对称变容管结构400的第一变容管组件410和第二变容管组件420引起的面积惩罚可忽略，因此被牺牲以有利于改进的线性度。
图5是解说根据本公开的各方面的制造对称变容管结构的方法500的流程图。在框502，毗邻于背侧耦合式变容管结构的第二变容管组件制造第一变容管组件。例如，如图4中所示，以孪生配置将第一变容管组件410的背侧布置成毗邻于第二变容管组件420。在这一布置中，第一变容管组件410和第二变容管组件420具有相同的配置。
再次参照图5，在框504，打薄变容管结构以暴露第一变容管组件的本体和第二变容管组件的本体。例如，如图4中所示，对称变容管结构400的背侧被打薄以暴露第一变容管组件410的本体B。另外，打薄对称变容管结构400的背侧还暴露第二变容管组件420的本体B。一旦被暴露，第一变容管组件410的本体B和第二变容管组件420的本体B可以通过使用对称背侧接触结构来被电耦合。
在框506，沉积并图案化导电层以将第一变容管组件的本体和第二变容管组件的本体电耦合。如图4中所示，背侧导电层430将第一变容管组件410电耦合到第二变容管组件420。在一种配置中，使用重分布层来制造背侧导电层430。例如，重分布层(RDL)可被沉积并图案化为背侧导电层430以将第一变容管组件410的本体B与第二变容管组件420的本体B耦合。钝化层404可被沉积并图案化在背侧导电层430上。对称变容管结构400通过将基板402接合到钝化层404来完成。在本公开的一个方面，将基板402接合到钝化层404消除了图3中所示的与CMOS变容管300相关联的寄生二极管320。
背侧导电层430提供对称的背侧接触结构，其实现具有降低的成本和增大的Q因数的对称变容管。例如，将导电互连层(例如，20微米厚的铜(Cu))用作背侧导电层430提供了具有减小的电阻的基于薄膜的背侧导电互连(例如，铜迹线)。横向信号损耗通过将第一变容管组件410的本体(B)连接到第二变容管组件420的本体B来减少。降低对称变容管结构400的有源区中的横向信号损耗是重要的，因为横向信号损耗使Q因数降级。
在一种配置中，描述了对称变容管结构。该对称变容管结构包括用于将第二变容管组件电耦合到第一变容管组件的背侧的装置。在本公开的一个方面，电耦合装置是图4的背侧导电层430，其被配置成执行由电耦合装置叙述的功能。在另一方面，前述装置可以是配置成执行由前述装置叙述的功能的器件或任何层。
本公开的各方面描述了一种背侧耦合式对称变容管。在一种布置中，第一变容管(也被称为第一变容管组件)包括作为极板区域调节电容器的第一极板操作的栅极、作为介电层操作的栅极氧化层、以及作为该极板区域调节电容器的第二极板操作的本体。另外，各掺杂区围绕本体，并且第一变容管在背侧由隔离层支撑。在本公开的一个方面，变容管包括由变容管的本体提供的极板区域中的区域调节电容器，其基于从控制端口接收到的偏置电压来进行调节以控制极板区域调节电容器。另外，第二变容管(也被称为第二变容管组件)通过背侧导电层来电耦合到第一变容管的背侧。
在这种布置中，第二变容管可以是复制(例如，孪生)变容管，其中第二变容管的本体被耦合到第一变容管的本体以提供对称变容管。通过将到第一和第二变容管的信号和控制端口分开，背侧连接实现消去RF系统中的任何二阶谐波的对称变容管。另外，第一和第二变容管的极板区域调节电容器能力提供改进的电容器线性度。另外，分开的控制和信号端口实现相对于信号隔离和线性度的较高控制。此外，背侧耦合式对称变容管的高Q因数由背侧导电层的增加的厚度提供。对称变容管结构可以使用一百八十(180)纳米工艺节点来制造。作为结果，对称变容管结构400的第一变容管组件和第二变容管组件引起的面积惩罚可忽略，因此被牺牲以有利于改进的线性度。
图6是示出其中可有利地采用本公开的一方面的示例性无线通信系统600的框图。出于解说目的，图6示出了三个远程单元620、630和650、以及两个基站640。将认识到，无线通信系统可具有远多于此的远程单元和基站。远程单元620、630和650包括了包含所公开的对称变容管结构的IC器件625A、625C和625B。将认识到，其他设备也可包括所公开的对称变容管结构，诸如基站、交换设备、和网络装备。图6示出了从基站640到远程单元620、630和650的前向链路信号680，以及从远程单元620、630和650到基站640的反向链路信号690。
在图6中，远程单元620被示为移动电话，远程单元630被示为便携式计算机，并且远程单元650被示为无线本地环路系统中的固定位置远程单元。例如，远程单元620、630和650可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理(PDA))、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的通信设备、或者其组合。尽管图6解说了根据本公开的各方面的远程单元，但本公开不限于所解说的这些示例性单元。本公开的各方面可以合适地在包括所公开的对称变容管结构的许多设备中采用。
图7是解说用于半导体组件(诸如对称变容管结构)的电路、布局以及逻辑设计的设计工作站的框图。设计工作站700包括硬盘702，该硬盘702包含操作系统软件、支持文件、以及设计软件(诸如Cadence或OrCAD)。设计工作站700还包括显示器704以促成对电路706或半导体组件708(诸如对称变容管结构)的设计。提供存储介质710以用于有形地存储电路706或半导体组件708的设计。电路706或半导体组件708的设计可以用文件格式(诸如GDSII或GERBER)存储在存储介质710上。存储介质710可以是CD-ROM、DVD、硬盘、闪存、或者其他合适的设备。此外，设计工作站700包括用于从存储介质710接受输入或者将输出写到存储介质710的驱动装置712。
存储介质710上记录的数据可指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。该数据可进一步包括与逻辑仿真相关联的逻辑验证数据，诸如时序图或网电路。在存储介质710上提供数据通过减少用于设计半导体晶片的工艺数目来促成电路706或半导体组件708的设计。
对于固件和/或软件实现，这些方法体系可以用执行本文中所描述功能的模块(例如，规程、函数等等)来实现。有形地体现指令的机器可读介质可被用来实现本文所述的方法体系。例如，软件代码可被存储在存储器中并由处理器单元来执行。存储器可以在处理器单元内或在处理器单元外部实现。如本文所用的，术语“存储器”是指长期、短期、易失性、非易失性类型存储器、或其他存储器，而并不限于特定类型的存储器或存储器数目、或记忆存储在其上的介质的类型。
如果以固件和/或软件实现，则功能可作为一条或多条指令或代码存储在计算机可读介质上。示例包括编码有数据结构的计算机可读介质和编码有计算机程序的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是能被计算机存取的可用介质。作为示例而非限定，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来存储指令或数据结构形式的期望程序代码且能被计算机访问的其他介质；如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)和蓝光碟，其中盘往往磁性地再现数据，而碟用激光光学地再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
除了存储在计算机可读介质上，指令和/或数据还可作为包括在通信装置中的传输介质上的信号来提供。例如，通信装置可包括具有指示指令和数据的信号的收发机。这些指令和数据被配置成使一个或多个处理器实现权利要求中叙述的功能。
尽管已详细描述了本公开及其优势，但是应当理解，可在本文中作出各种改变、替代和变更而不会脱离如由所附权利要求所定义的本公开的技术。例如，诸如“上方”和“下方”之类的关系术语是关于基板或电子器件使用的。当然，如果该基板或电子器件被颠倒，则上方变成下方，反之亦然。此外，如果是侧面取向的，则上方和下方可指代基板或电子器件的侧面。而且，本申请的范围并非旨在被限定于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定配置。如本领域的普通技术人员将容易从本公开领会到的，根据本公开，可以利用现存或今后开发的与本文所描述的相应配置执行基本相同的功能或实现基本相同结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。
技术人员将进一步领会，结合本文的公开所描述的各种解说性逻辑框、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文的公开所描述的各种解说性逻辑框、模块、以及电路可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或者任何其他此类配置。
结合本公开所描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM、闪存存储器、ROM、EPROM、EEPROM、寄存器、硬盘、可移动盘、CD-ROM或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，所描述的功能可以在硬件、软件、固件、或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是可被通用或专用计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来携带或存储指令或数据结构形式的指定程序代码手段且能被通用或专用计算机、或者通用或专用处理器访问的任何其他介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其他远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)和蓝光碟，其中盘(disk)往往以磁的方式再现数据而碟(disc)用激光以光学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
提供先前描述是为了使本领域任何技术人员均能够实践本文中所述的各个方面。对这些方面的各种修改将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示出的各方面，而是应被授予与权利要求的语言相一致的全部范围，其中对要素的单数形式的引述并非旨在表示“有且仅有一个”(除非特别如此声明)而是“一个或多个”。除非特别另外声明，否则术语“一些”指的是一个或多个。引述一列项目中的“至少一者”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一者”旨在涵盖：a；b；c；a和b；a和c；b和c；以及a、b和c。本公开通篇描述的各个方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。权利要求的任何要素都不应当在35U.S.C.§112第六款的规定下来解释，除非该要素是使用措辞“用于……装置”来明确叙述的或者在方法权利要求情形中该要素是使用措辞“用于……步骤”来叙述的。

Claims (26)

1.一种对称变容管结构，包括：
第一变容管组件，其具有作为区域调节电容器的第二极板操作的栅极、作为介电层操作的栅极氧化层、以及作为所述区域调节电容器的第一极板操作的本体，并且多个掺杂区围绕所述本体，所述第一变容管组件在背侧由隔离层支撑；以及
第二变容管组件，其通过背侧导电层来电耦合到所述第一变容管组件的所述背侧。
2.如权利要求1所述的对称变容管结构，其特征在于，进一步包括：
信号端口，其被耦合到所述栅极；以及
多个控制端口，每一个控制端口被耦合到所述多个掺杂区中的一者，所述信号端口与所述多个控制端口隔离。
3.如权利要求1所述的对称变容管结构，其特征在于，所述第一极板的极板区域基于从控制端口接收到的偏置电压来调节以控制所述区域调节电容器。
4.如权利要求1所述的对称变容管结构，其特征在于，所述隔离层包括埋氧化物层。
5.如权利要求1所述的对称变容管结构，其特征在于，所述第一变容管组件和所述第二变容管组件被集成到集成电路中。
6.如权利要求5所述的对称变容管结构，其特征在于，所述集成电路包括功率放大器(PA)、振荡器、RF(射频)调谐器、RF收发机、复用器、和/或RF电路管芯。
7.如权利要求1所述的对称变容管结构，其特征在于，所述第一变容管组件和所述第二变容管组件被集成到RF(射频)开关中。
8.如权利要求1所述的对称变容管结构，其特征在于，所述第一变容管组件和所述第二变容管组件由基板支撑，所述基板包括玻璃、石英、或硅。
9.如权利要求1所述的对称变容管结构，其特征在于，所述对称变容管结构被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。
10.一种制造对称变容管结构的方法，包括：
在隔离层上毗邻于所述对称变容管结构的第二变容管组件制造第一变容管组件；
打薄所述对称变容管结构以暴露所述第一变容管组件的本体和所述第二变容管组件的本体；以及
沉积并图案化导电层以将所述第一变容管组件的本体与所述第二变容管组件的本体耦合。
11.如权利要求10所述的方法，其特征在于，沉积并图案化所述导电层进一步包括：
沉积并图案化重分布层作为所述导电层以将所述第一变容管组件的本体与所述第二变容管组件的本体耦合；以及
在所述重分布层上沉积并图案化钝化层。
12.如权利要求11所述的方法，其特征在于，进一步包括将基板接合到所述钝化层。
13.如权利要求10所述的方法，其特征在于，进一步包括将所述对称变容管结构纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机中的至少一者中。
14.一种对称变容管结构，包括：
第一变容管组件，其具有作为区域调节电容器的第二极板操作的栅极、作为介电层操作的栅极氧化层、以及作为所述区域调节电容器的第一极板操作的本体，并且多个掺杂区围绕所述本体，所述第一变容管组件在背侧由隔离层支撑；
第二变容管组件；以及
用于将所述第二变容管组件电耦合到所述第一变容管组件的背侧的装置。
15.如权利要求14所述的对称变容管结构，其特征在于，进一步包括：
信号端口，其被耦合到所述栅极；以及
多个控制端口，每一个控制端口被耦合到所述多个掺杂区中的一者，所述信号端口与所述多个控制端口隔离。
16.如权利要求14所述的对称变容管结构，其特征在于，所述第一极板的极板区域基于从控制端口接收到的偏置电压来调节以控制所述区域调节电容器。
17.如权利要求14所述的对称变容管结构，其特征在于，所述隔离层包括埋氧化物层。
18.如权利要求14所述的对称变容管结构，其特征在于，所述第一变容管组件和所述第二变容管组件被集成到集成电路中。
19.如权利要求18所述的对称变容管结构，其特征在于，所述集成电路包括功率放大器(PA)、振荡器、RF(射频)调谐器、RF收发机、复用器、和/或RF电路管芯。
20.如权利要求14所述的对称变容管结构，其特征在于，所述第一变容管组件和所述第二变容管组件被集成到RF(射频)开关中。
21.如权利要求14所述的对称变容管结构，其特征在于，所述第一变容管组件和所述第二变容管组件由基板支撑，所述基板包括玻璃、石英、或硅。
22.如权利要求14所述的对称变容管结构，其特征在于，所述对称变容管结构被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机。
23.一种制造对称变容管结构的方法，包括：
用于在隔离层上毗邻于所述对称变容管结构的第二变容管组件制造第一变容管组件的步骤；
用于打薄所述对称变容管结构以暴露所述第一变容管组件的本体和所述第二变容管组件的本体的步骤；以及
用于沉积并图案化导电层以将所述第一变容管组件的本体与所述第二变容管组件的本体耦合的步骤。
24.如权利要求23所述的方法，其特征在于，所述用于沉积并图案化所述导电层的步骤进一步包括：
用于沉积并图案化重分布层作为导电层以将所述第一变容管组件的本体与所述第二变容管组件的本体耦合的步骤；以及
用于在所述重分布层上沉积并图案化钝化层的步骤。
25.如权利要求24所述的方法，其特征在于，进一步包括用于将基板接合到所述钝化层的步骤。
26.如权利要求23所述的方法，其特征在于，进一步包括用于将所述对称变容管结构纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机中的至少一者中的步骤。
CN201680052786.9A 2015-09-14 2016-08-01 背侧耦合式对称变容管结构 Active CN108028269B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/853,931 2015-09-14
US14/853,931 US9502586B1 (en) 2015-09-14 2015-09-14 Backside coupled symmetric varactor structure
PCT/US2016/045056 WO2017048384A1 (en) 2015-09-14 2016-08-01 Backside coupled symmetric varactor structure

Publications (2)

Publication Number Publication Date
CN108028269A true CN108028269A (zh) 2018-05-11
CN108028269B CN108028269B (zh) 2019-06-28

Family

ID=56694232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680052786.9A Active CN108028269B (zh) 2015-09-14 2016-08-01 背侧耦合式对称变容管结构

Country Status (9)

Country Link
US (2) US9502586B1 (zh)
EP (1) EP3350838B1 (zh)
JP (1) JP6396624B1 (zh)
KR (1) KR101941533B1 (zh)
CN (1) CN108028269B (zh)
BR (1) BR112018004937B1 (zh)
CA (1) CA2994820A1 (zh)
TW (1) TWI583007B (zh)
WO (1) WO2017048384A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502586B1 (en) 2015-09-14 2016-11-22 Qualcomm Incorporated Backside coupled symmetric varactor structure
US9882066B1 (en) * 2017-02-10 2018-01-30 Qualcomm Incorporated Transcap manufacturing techniques without a silicide-blocking mask
US10707330B2 (en) 2018-02-15 2020-07-07 Globalfoundries Inc. Semiconductor device with interconnect to source/drain
US10608124B2 (en) 2018-04-19 2020-03-31 Qualcomm Incorporated Back silicided variable capacitor devices
US10636872B1 (en) * 2018-10-31 2020-04-28 Globalfoundries Inc. Apparatus and method to prevent integrated circuit from entering latch-up mode
US11515197B2 (en) * 2019-07-11 2022-11-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the semiconductor device
US11658220B2 (en) 2020-04-24 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Drain side recess for back-side power rail device
US11581224B2 (en) 2020-05-08 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming long channel back-side power rail device
US11791342B2 (en) 2021-11-17 2023-10-17 International Business Machines Corporation Varactor integrated with complementary metal-oxide semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847095B2 (en) * 2003-04-01 2005-01-25 Texas Instruments Incorporated Variable reactor (varactor) with engineered capacitance-voltage characteristics
US8273616B2 (en) * 2010-02-19 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Gated-varactors
CN103545245A (zh) * 2012-07-10 2014-01-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法及处理方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3877053A (en) 1973-05-07 1975-04-08 Gen Motors Corp Voltage controlled variable area solid state tuning capacitor
JP3167457B2 (ja) * 1992-10-22 2001-05-21 株式会社東芝 半導体装置
TW540154B (en) * 2001-06-04 2003-07-01 Promos Technologies Inc Deep trench capacitor structure and its manufacturing method
US7235862B2 (en) * 2001-07-10 2007-06-26 National Semiconductor Corporation Gate-enhanced junction varactor
JP5000055B2 (ja) * 2001-09-19 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2004214408A (ja) * 2002-12-27 2004-07-29 Nec Electronics Corp 電圧制御可変容量素子
KR100593444B1 (ko) * 2004-02-12 2006-06-28 삼성전자주식회사 모오스 바렉터를 갖는 반도체소자 및 그것을 제조하는 방법
JP4867915B2 (ja) * 2005-02-16 2012-02-01 株式会社日立製作所 電子タグチップ
US7276751B2 (en) * 2005-09-09 2007-10-02 International Business Machines Corporation Trench metal-insulator-metal (MIM) capacitors integrated with middle-of-line metal contacts, and method of fabricating same
JP2007336254A (ja) * 2006-06-15 2007-12-27 Oki Electric Ind Co Ltd 電圧制御発振器
US7816231B2 (en) * 2006-08-29 2010-10-19 International Business Machines Corporation Device structures including backside contacts, and methods for forming same
JP5261929B2 (ja) * 2006-12-15 2013-08-14 株式会社デンソー 半導体装置
JP2009064860A (ja) * 2007-09-05 2009-03-26 Renesas Technology Corp 半導体装置
KR101246348B1 (ko) * 2009-03-27 2013-03-25 고려대학교 산학협력단 모스 버랙터 제조방법
JP2010251426A (ja) 2009-04-13 2010-11-04 Sony Corp 可変容量素子及び電子機器
US8188528B2 (en) * 2009-05-07 2012-05-29 International Buiness Machines Corporation Structure and method to form EDRAM on SOI substrate
US8604586B2 (en) * 2009-08-06 2013-12-10 Qualcomm Incorporated High breakdown voltage embedded MIM capacitor structure
US9059319B2 (en) * 2010-01-25 2015-06-16 International Business Machines Corporation Embedded dynamic random access memory device and method
US8450827B2 (en) 2011-01-25 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. MOS varactor structure and methods
US8803288B1 (en) * 2011-05-05 2014-08-12 Eta Semiconductor Inc. Analog transcap device
JP2012015538A (ja) * 2011-08-29 2012-01-19 Renesas Electronics Corp 半導体装置
US20130100090A1 (en) * 2011-10-21 2013-04-25 Qualcomm Mems Technologies, Inc. Electromechanical systems variable capacitance device
EP2693478B1 (en) 2012-07-31 2019-05-29 Nxp B.V. An integrated circuit based varactor
US9570222B2 (en) * 2013-05-28 2017-02-14 Tdk Corporation Vector inductor having multiple mutually coupled metalization layers providing high quality factor
JP5596819B2 (ja) * 2013-06-11 2014-09-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9502586B1 (en) 2015-09-14 2016-11-22 Qualcomm Incorporated Backside coupled symmetric varactor structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847095B2 (en) * 2003-04-01 2005-01-25 Texas Instruments Incorporated Variable reactor (varactor) with engineered capacitance-voltage characteristics
US8273616B2 (en) * 2010-02-19 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Gated-varactors
CN103545245A (zh) * 2012-07-10 2014-01-29 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法及处理方法

Also Published As

Publication number Publication date
KR101941533B1 (ko) 2019-01-24
EP3350838A1 (en) 2018-07-25
BR112018004937A2 (pt) 2018-10-09
EP3350838B1 (en) 2024-04-03
JP6396624B1 (ja) 2018-09-26
US20170077093A1 (en) 2017-03-16
BR112018004937B1 (pt) 2023-10-10
EP3350838C0 (en) 2024-04-03
TWI583007B (zh) 2017-05-11
JP2018530915A (ja) 2018-10-18
WO2017048384A1 (en) 2017-03-23
US9721946B2 (en) 2017-08-01
CN108028269B (zh) 2019-06-28
CA2994820A1 (en) 2017-03-23
TW201712880A (zh) 2017-04-01
US9502586B1 (en) 2016-11-22
KR20180041258A (ko) 2018-04-23

Similar Documents

Publication Publication Date Title
CN108028269B (zh) 背侧耦合式对称变容管结构
CN107258017B (zh) 共享鳍或纳米线的场效应器件的器件隔离
US10784348B2 (en) Porous semiconductor handle substrate
US10083963B2 (en) Logic circuit block layouts with dual-side processing
CN107431027B (zh) 用于管芯拆分架构的腔体桥连接
CN109643691A (zh) 背面半导体生长
US9917062B1 (en) Self-aligned transistors for dual-side processing
CN107112282A (zh) 鳍下器件隔离
US9966426B2 (en) Augmented capacitor structure for high quality (Q)-factor radio frequency (RF) applications
CN106663681A (zh) 具有p沟道金属氧化物半导体传输门晶体管的鳍式场效应晶体管静态随机存取存储器器件
US20190027576A1 (en) Composite channel metal-oxide-semiconductor field effect transistor (mosfet)
US10748934B2 (en) Silicon on insulator with multiple semiconductor thicknesses using layer transfer
US9633996B1 (en) High density area efficient thin-oxide decoupling capacitor using conductive gate resistor
US10566413B2 (en) MIM capacitor containing negative capacitance material
US20180061760A1 (en) Substrate contact using dual sided silicidation
EP3063788B1 (en) Heterogeneous channel material integration into wafer
CN107690688A (zh) 具有不对称端子的电容器结构
US10622491B2 (en) Well doping for metal oxide semiconductor (MOS) varactor
CN110870075A (zh) 具有保护环的mos器件
TW201917884A (zh) 多孔矽柱製程
CN107431043A (zh) 选择性模拟和射频性能修改

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant