JP2010251426A - 可変容量素子及び電子機器 - Google Patents

可変容量素子及び電子機器 Download PDF

Info

Publication number
JP2010251426A
JP2010251426A JP2009097276A JP2009097276A JP2010251426A JP 2010251426 A JP2010251426 A JP 2010251426A JP 2009097276 A JP2009097276 A JP 2009097276A JP 2009097276 A JP2009097276 A JP 2009097276A JP 2010251426 A JP2010251426 A JP 2010251426A
Authority
JP
Japan
Prior art keywords
control
signal
pair
variable capacitance
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009097276A
Other languages
English (en)
Inventor
Masaki Kanno
正喜 管野
Kazutaka Hanyu
和隆 羽生
Noritaka Sato
則孝 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009097276A priority Critical patent/JP2010251426A/ja
Priority to TW099108216A priority patent/TWI433185B/zh
Priority to KR1020100031355A priority patent/KR20100113452A/ko
Priority to CN201010145238.5A priority patent/CN101859644B/zh
Priority to US12/755,768 priority patent/US8320100B2/en
Publication of JP2010251426A publication Critical patent/JP2010251426A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0808—Varactor diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/93—Variable capacitance diodes, e.g. varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Micromachines (AREA)

Abstract

【課題】信号電圧に対する耐圧性能とは無関係に、制御端子間の制御電界の感度を設定できる可変容量素子及びそれを備えた電子機器を提供する。
【解決手段】可変容量素子において、誘電体層と、誘電体層の一方の面上に対向して配置された一対の信号電極と、誘電体層の一方の面上に配置された一対の制御電極とを備える構成する。そして、本発明では、一対の制御電極を一対の信号電極の対向方向と交差する方向に対向して配置する。
【選択図】図２

Description

本発明は、可変容量素子及びそれを備える電子機器に関し、より詳細には、制御電界を印加して容量を変化させる可変容量素子及びそれを備える電子機器に関する。
従来、外部からバイアス信号を印加することにより、容量を変化させて周波数や時間などを制御する可変容量素子が活用されている。そのような可変容量素子としては、例えば、可変容量ダイオード（バリキャップ）やＭＥＭＳ（Micro Electro Mechanical Systems）などが商品化されている。これらの用途等で用いられる可変容量素子は、通常、２端子であり、その容量を制御する制御用バイアス信号を加えるための専用端子を持たない。それゆえ、実際の回路上では、２端子の可変容量素子を４端子にする。
図２７（ａ）及び（ｂ）に、２端子タイプの可変容量素子を４端子にする際の回路構成例を示す。図２７（ａ）に示す例では、可変容量素子１６０（可変容量コンデンサ）の一方の端子を、バイアス除去用コンデンサ１６１を介して交流信号の一方の入出力端子に接続するとともに、電流制限抵抗１６２を介して制御電圧の入力端子に接続する。また、可変容量素子１６０の他方の端子を、交流信号の他方の入出力端子に接続するとともに、制御電圧の出力端子に接続する。
図２７（ａ）に示す回路構成では、信号電流（交流信号）は、バイアス除去用コンデンサ１６１及び可変容量コンデンサ１６０を流れ、制御電流（直流バイアス電流）は、電流制限抵抗１６２を介して可変容量コンデンサ１６０のみを流れる。この際、制御電圧を変化させることにより、可変容量コンデンサ１６０の容量が変化し、その結果、信号電流も変化する。
図２７（ｂ）に示す例では、可変容量素子１６０の一方の端子を、図２７（ａ）と同様にして、バイアス除去用コンデンサ１６１を介して交流信号の一方の入出力端子に接続するとともに、電流制限抵抗１６２を介して制御電圧の入力端子に接続する。また、図２７（ｂ）に示す例では、可変容量素子１６０の他方の端子を、バイアス除去用コンデンサ１６３を介して交流信号の他方の入出力端子に接続するとともに、電流制限抵抗１６４を介して制御電圧の出力端子に接続する。すなわち、図２７（ｂ）に示す例では、可変容量素子１６０の一方の端子に接続される周辺回路の構成を、他方の端子に対しても適用する。
図２７（ｂ）に示す回路構成では、図２７（ａ）に示す例と同様に、信号電流は、２つのバイアス除去用コンデンサ１６１及び１６３、並びに、可変容量コンデンサ１６０を流れ、制御電流は可変容量コンデンサ１６０のみを流れる。それゆえ、図２７（ｂ）に示す例においても、制御電圧を変化させることにより、可変容量コンデンサ１６０の容量が変化し、その結果、信号電流も変化する。
しかしながら、図２７（ａ）及び（ｂ）に示す回路構成では、制御電圧源と、信号電圧源とが別々に構成されているものの、それらが最終的に接続される可変容量素子１６０の端子は共通である。この場合、回路上では端子は４端子化されているが、制御電圧源から流れる直流バイアス電流（制御電流）と、信号電流とが干渉する（例えば、図２７（ｂ）中の破線矢印参照）。
それゆえ、図２７（ａ）及び（ｂ）に示す回路構成では、制御回路の保護及び／又は分離のために電流制限抵抗１６２及び／又は１６４が必要となり、また、信号回路の保護及び／又は分離のためにバイアス除去コンデンサ１６１及び／又は１６３が必要となる。そして、特に、制御回路の保護及び／又は分離を確実に行うために抵抗値Ｒを大きくする。しかしながら、この場合、電流制限抵抗１６２及び／又は１６４の抵抗値Ｒと、可変容量素子１６０の容量Ｃとで決まる時定数（＝ＲＣ）が大きくなり、容量制御の応答性が低下する。
また、図２７（ａ）及び（ｂ）に示す可変容量素子では、実質２端子の素子であるのでバイアス除去コンデンサを設けるが、本発明者らは、従来、そのようなバイアス除去コンデンサを必要としない構成の可変容量素子を提案している（例えば、特許文献１参照）。特許文献１では、可変容量素子として強誘電体材料を用いた素子を提案している。図２８（ａ）及び（ｂ）に、特許文献１で提案されている可変容量素子２００の電極構造を示す。なお、図２８（ａ）は、可変容量素子２００の概略斜視図であり、図２８（ｂ）は、可変容量素子２００を構成する誘電体部材２０４の断面構成図である。
特許文献１の可変容量素子２００では、直方形状の誘電体部材２０４の４つの面に、それぞれ端子が設けられる。４つの端子のうち、一方の対向する２つの端子が信号電源２０３に接続される信号端子２０３ａ及び２０３ｂであり、他方の対向する２つの端子が制御電源２０２に接続される制御端子２０２ａ及び２０２ｂである。
可変容量素子２００の内部は、図２８（ｂ）に示すように、複数の制御電極２０２ｃ〜２０２ｇ及び複数の信号電極２０３ｃ〜２０３ｆが、強誘電体層２０５を介して交互に積層された構造になっている。図２８（ｂ）の例では、図面上で一番下層の制御電極２０２ｇ、下から５番目の制御電極２０２ｅ及び一番上層の制御電極２０２ｃが、一方の制御端子２０２ａに接続される。また、下から３番目の制御電極２０２ｆ及び７番目の制御電極２０２ｄは、他方の制御端子２０２ｂに接続される。また、下から４番目の信号電極２０３ｅ及び下から８番目の信号電極２０３ｃは、一方の信号端子２０３ａに接続される。さらに、下から２番目の信号電極２０３ｆ及び下から６番目の信号電極２０３ｄは、他方の信号端子２０３ｂに接続される。
特許文献１の可変容量素子２００では、制御端子及び信号端子を別個に設け、それぞれの端子に制御電圧及び信号電圧に別個に印加する構成になっている。また、特許文献１の可変容量素子２００では、誘電体部材２０４の内部に信号電極及び制御電極を複数積層する構成である。それゆえ、特許文献１の可変容量素子２００では、低コストで容量を増大することができるという利点がある。さらに、特許文献１のような構造の可変容量素子２００は、製造が容易であり、低コストである。また、特許文献１の可変容量素子２００では、バイアス除去用コンデンサも不要になるといった利点もある。
特開２００７−２８７９９６号公報
上述のように、特許文献１の可変容量素子２００では、信号電極と制御電極とが強誘電体層２０５を介して交互に積層されているので、図２８（ｂ）中の容量Ｃ１〜Ｃ８で示すように、隣り合う電極間が容量結合する。その結果、一対の信号端子２０３ａ，２０３ｂ間に形成される信号用容量と、一対の制御端子２０２ａ，２０２ｂ間に形成される制御用容量が、誘電体部材２０４内で直結されてしまう。そして、このとき、一対の信号端子２０３ａ，２０３ｂ間に発生する信号電界の方向と、一対の制御端子２０２ａ，２０２ｂ間に発生する制御電界の方向とが同じになる。誘電体部材２０４内のこの動作状況をより模式的に示したのが図２９である。
特許文献１の可変容量素子２００では、一対の信号端子２０３ａ，２０３ｂの対向方向と一対の制御端子２０２ａ，２０２ｂの対向方向とが直交しているが、誘電体部材２０４の内部では、信号電極と制御電極とが強誘電体層２０５を介して交互に積層される。それゆえ、可変容量素子２００の構成は、図２９に示すように、一対の信号端子２０３ａ，２０３ｂ、及び、一対の制御端子２０２ａ，２０２ｂを同一方向に配置した構成と実質的に等価となる。また、可変容量素子２００の構成は、一対の制御端子２０２ａ，２０２ｂ間を可変コンデンサで接続し、且つ、信号端子及び制御端子間を固定（容量一定）コンデンサで接続した構成となる。この場合、一対の信号端子２０３ａ，２０３ｂ間に発生する信号電界の方向と、一対の制御端子２０２ａ，２０２ｂ間に発生する制御電界の方向とが同じになる（図２９中の破線矢印の方向）。
上述のように信号電界の方向と制御電界の方向とが一致する構成の可変容量素子２００において、より小さな制御電圧で容量値を変化させるためには、強誘電体層２０５を薄くして制御電界の感度（制御電界の強度）を上げる必要がある。しかしながら、強誘電体層２０５を薄くすると、絶縁特性が低下して、信号電圧に対する耐圧が小さくなるという問題が生じる。
すなわち、特許文献１で提案されているような電極構成の可変容量素子２００において、制御電圧を小さくすることと、信号電圧に対する耐圧を大きくすることとは、相反する関係にある。そのため、特許文献１で提案されているような電極構成の可変容量素子２００では、大きな振幅の信号電圧が入力され、且つ、可変容量素子２００の容量値を小さい制御電圧で制御する必要があるような用途に対して、十分対応することができない。また、信号電界の強度が大きい場合、その信号電界を生じさせる信号（交流信号）のレベルによっては誘電率が変化して可変容量素子の容量が変化するという問題もある。
本発明は、上記状況に鑑みなされたものである。そして、本発明の目的は、信号電圧に対する耐圧性能とは無関係に、制御端子間の制御電界の感度を設定でき、信号端子間に入力される信号のレベルにより容量が変化しない可変容量素子及びそれを備える電子機器を提供することである。
上記課題を解決するために、本発明の第１の可変容量素子は、誘電体層と、誘電体層の一方の面上に対向して配置された一対の信号電極と、誘電体層の一方の面上に配置された一対の制御電極とを備える構成とする。そして、本発明では、一対の制御電極を一対の信号電極の対向方向と交差する方向に対向して配置する。
また、本発明の第２の可変容量素子は、所定方向に対向して配置された一対の信号電極と、所定方向と交差する方向に対向して配置された一対の制御電極とを備える構成とする。また、本発明の第２の可変容量素子は、一対の信号電極の間に配置され、且つ、一対の制御電極の間に配置された第１の誘電体層と、第１の誘電体層より低い誘電率を有し、信号電極と制御電極との間に配置された第２の誘電体層とを備える構成とする。
上述のように、本発明の第１及び第２の可変容量素子では、一対の信号電極と、一対の制御電極とを別個に設け、一対の信号電極間の信号用容量の容量値を、一対の制御電極間に発生する制御電界により変化させる。また、本発明では、一対の信号電極の対向方向と一対の制御電極の対向方向とが交差するように、各電極を配置する。それゆえ、本発明では、容量を決定する３要素である比誘電率、電極面積及び電極間距離を、信号電極及び制御電極においてそれぞれ別個に設定することができる。すなわち、本発明では、信号端子間の耐圧性能と、制御端子間の耐圧性能を別個に設計することができる。
また、上記課題を解決するために、本発明の第１の電子機器では、上記本発明の第１の可変容量素子と、一対の制御電極に制御電圧を供給する制御電圧供給部とを備える構成とする。
さらに、本発明の第２の電子機器では、上記本発明の第２の可変容量素子と、一対の制御電極に制御電圧を供給する制御電圧供給部とを備える構成とする。
本発明の可変容量素子では、上述のように、信号端子間の耐圧性能と、制御端子間の耐圧性能を別個（独立して）に設計することができる。それゆえ、本発明によれば、信号電圧に対する耐圧性能とは無関係に、制御端子間の制御電界の感度を設定でき、信号端子間に入力される信号のレベルにより容量が変化しない可変容量素子を提供することができる。
また、本発明の電子機器は、上述した本発明の可変容量素子を備えているので、大きな信号電圧が入力される電子機器においても、より小さな制御電圧で可変容量素子の容量を制御することができる。
第１の実施形態の可変容量素子の概略構成図である。 第１の実施形態の誘電体部材の外観斜視図である。 図３（ａ）は、第１の実施形態の誘電体部材の上面から見た透過図であり、図３（ｂ）は、図３（ａ）中のＡ−Ａ断面図である。 第１の実施形態の誘電体部材の分解斜視図である。 第１の実施形態の可変容量素子の動作概要を説明するための図である。 厚さ方向交差型の可変容量素子の誘電体部材の分解側面図である。 図７（ａ）〜（ｃ）は、厚さ方向交差型の可変容量素子の誘電体部材を構成する各層の上面図である。 厚さ方向交差型の可変容量素子の誘電体部材の概略断面図である。 面内交差型の可変容量素子の電極間に発生する浮遊容量の様子を示す図である。 図１０（ａ）は、第２の実施形態の可変容量素子の誘電体部材の外観斜視図であり、図１０（ｂ）は、側面図である。 第２の実施形態の可変容量素子における信号電極及び制御電極の配置図である。 第２の実施形態の可変容量素子における低誘電体層の配置図である。 第２の実施形態の可変容量素子における誘電体部材の分解斜視図である。 図１４（ａ）は、第２の実施形態の可変容量素子の信号電極及び制御電極を形成する際に用いるマスクの上面図であり、図１４（ｂ）は、低誘電体層を形成する際に用いるマスクの上面図である。 図１５（ａ）及び（ｂ）は、信号電極及び制御電極を形成する際に用いる際に用いるマスクの別の構成例を示す図である。 第２の実施形態の可変容量素子の動作概要を説明するための図である。 変形例１の可変容量素子の信号電極、制御電極及び低誘電体層の構成を示す図である。 変形例２の可変容量素子の信号電極、制御電極及び低誘電体層の構成を示す図である。 図１９（ａ）は、変形例３の可変容量素子の誘電体部材の分解斜視図であり、図１９（ｂ）は、変形例３の可変容量素子の信号電極、制御電極及び低誘電体層の構成を示す図である。 厚さ方向交差型の可変容量素子において、信号電極及び制御電極間に発生する浮遊容量の様子を示す図である。 図２１（ａ）は、変形例４の可変容量素子の誘電体部材の分解斜視図であり、図２１（ｂ）は、変形例４の誘電体部材の分解側面図である。 図２２（ａ）〜（ｅ）は、変形例４の誘電体部材を構成する各層の上面図である。 図２３（ａ）は、変形例４の誘電体部材の概略断面図であり、図２３（ｂ）は、変形例４の可変容量素子の誘電体部材の上面から見た透過図である。 図２４（ａ）は、変形例５の可変容量素子の誘電体部材の分解斜視図であり、図２４（ｂ）は、変形例５の誘電体部材の分解側面図である。 変形例５の誘電体部材の概略断面図である。 第３の実施形態の電子機器の概略回路構成図である。 図２７（ａ）及び（ｂ）は、従来の可変容量コンデンサ付近の回路構成図である。 図２８（ａ）は、従来の可変容量素子の概略斜視図であり、図２８（ｂ）は、従来の可変容量素子の断面構成図である。 従来の可変容量素子の動作概要を説明するための図である。
以下に、本発明の実施形態に係る可変容量素子及びそれを備える電子機器の一例を図面を参照しながら以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．第１の実施形態：本発明の可変容量素子の基本構成例
２．第２の実施形態：低誘電体層を備える可変容量素子の構成例
３．第３の実施形態：本発明の可変容量素子を備える電子機器の構成例
＜１．第１の実施形態＞
［可変容量素子の構成］
図１に、本発明の第１の実施形態に係る可変容量素子の概略構成を示す。なお、図１において、図面の左から右に向かう方向をｘ方向とし、図面の下から上に向かう方向をｚ方向とし、図面の手前から奥に向かう方向をｙ方向とする。
可変容量素子１０は、例えば直方体状等の形状を有する誘電体部材１と、一対の信号端子２ａ，２ｂ（第１及び第２信号端子）と、一対の制御端子３ａ，３ｂ（第１及び第２制御端子）とを備える。
第１信号端子２ａ及び第２信号端子２ｂは、ともに、例えば平板状等の形状を有する金属部材で形成することができる。そして、第１信号端子２ａ及び第２信号端子２ｂは、誘電体部材１の対向する２つの側面にそれぞれ設けられる。図１に示す例では、第１信号端子２ａ及び第２信号端子２ｂを、ｘ方向に直交する２つの側面にそれぞれ設ける。なお、第１信号端子２ａ及び第２信号端子２ｂは、誘電体部材１内に形成される後述の第１信号電極１２ａ及び第２信号電極１２ｂにそれぞれ接続される。
第１制御端子３ａ及び第２制御端子３ｂは、ともに、例えば平板状等の形状を有する金属部材で形成することができる。そして、第１制御端子３ａ及び第２制御端子３ｂは、誘電体部材１の対向する２つの側面であり且つ第１信号端子２ａ及び第２信号端子２ｂが設けられていない２つの側面にそれぞれ設けられる。図１に示す例では、第１制御端子３ａ及び第２制御端子３ｂを、ｙ方向に直交する２つの側面にそれぞれ設ける。なお、第１制御端子３ａ及び第２制御端子３ｂは、誘電体部材１内に形成される後述の第１制御電極１３ａ及び第２制御電極１３ｂにそれぞれ接続される。また、信号端子及び制御端子は、互いに接触しないように誘電体部材１の側面に形成される。
図２並びに図３（ａ）及び（ｂ）に、本実施形態の誘電体部材１の構成例を示す。なお、図２は、誘電体部材１の外観斜視図である。また、図３（ａ）は、誘電体部材１の上面から見た透過図であり、図３（ｂ）は、図３（ａ）中のＡ−Ａ断面図である。
誘電体部材１は、主に、誘電体部材本体１１と、その内部に形成された一対の信号電極１２ａ，１２ｂ（第１及び第２信号電極）と、一対の制御電極１３ａ，１３ｂ（第１及び第２制御電極）とで構成される。
誘電体部材本体１１は、制御電圧の印加により誘電率が変化する誘電体材料で形成される。例えば、誘電体部材本体１１は、比誘電率が１０００を超えるような強誘電体材料で形成される。
具体的には、誘電体部材本体１１の形成材料としては、イオン分極を生じる強誘電体材料を用いることができる。イオン分極を生じる強誘電体材料は、イオン結晶材料からなり、プラスのイオンとマイナスのイオンの原子が変位することで電気的に分極する強誘電体材料である。このイオン分極を生じる強誘電体材料は、一般に、所定の２つの元素をＡ及びＢとすると、化学式ＡＢＯ３（Ｏは酸素元素）で表され、ペロブスカイト構造を有する。このような強誘電体材料としては、例えば、チタン酸バリウム（ＢａＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、チタン酸鉛（ＰｂＴｉＯ３）等が挙げられる。また、誘電体部材本体１１の形成材料として、例えば、チタン酸鉛（ＰｂＴｉＯ３）にジルコン酸鉛（ＰｂＺｒＯ３）を混ぜ合わせたＰＺＴ（チタン酸ジルコン酸鉛）を用いてもよい。
また、誘電体部材本体１１の形成材料として、電子分極を生じる強誘電体材料を用いてもよい。この強誘電体材料では、プラスの電荷に偏った部分と、マイナスの電荷に偏った部分とに分かれて電気双極子モーメントが生じ、分極が生じる。そのような材料として、従来、Ｆｅ２＋の電荷面と、Ｆｅ３＋の電荷面の形成により、分極を形成して強誘電体的特性を示す希土類鉄酸化物が報告されている。この系においては、希土類元素をＲＥとし、鉄族元素をＴＭとしたときに、分子式（ＲＥ）・（ＴＭ）２・Ｏ４（Ｏ：酸素元素）で表される材料が高誘電率を有することが報告されている。なお、希土類元素としては、例えば、Ｙ、Ｅｒ、Ｙｂ、Ｌｕ（特にＹと重希土類元素）が挙げられ、鉄族元素としては、例えば、Ｆｅ、Ｃｏ、Ｎｉ（特にＦｅ）が挙げられる。また、（ＲＥ）・（ＴＭ）２・Ｏ４としては、例えば、ＥｒＦｅ２Ｏ４、ＬｕＦｅ２Ｏ４、ＹＦｅ２Ｏ４が挙げられる。
また、誘電体部材本体１１の形成材料として、異方性を有する強誘電体材料を用いてもよい。なお、誘電体部材本体１１は、後述する複数の誘電体シートを焼結等により一体化して形成される。
第１信号電極１２ａ及び第２信号電極１２ｂは、第１信号端子２ａ及び第２信号端子を介して外部から交流信号が印加される電極であり、所定間隔離れて互いに対向するように配置される。図２及び３に示す例では、第１信号電極１２ａ及び第２信号電極１２ｂをともに例えば矩形状等の上面形状を有する電極で構成し、両信号電極の短辺側の端部同士が所定間隔離れて互いに対向するように両信号電極を配置する。なお、図２及び３に示す例では、第１信号電極１２ａ及び第２信号電極１２ｂを、その対向方向がｘ方向になるように配置する。
第１制御電極１３ａ及び第２制御電極１３ｂは、第１制御端子３ａ及び第２制御端子３ｂを介して制御用電圧が印加される電極であり、所定間隔離れて互いに対向するように配置される。この際、第１制御電極１３ａ及び第２制御電極１３ｂの対向方向が第１信号電極１２ａ及び第２信号電極１２ｂの対向方向と交差するように、第１制御電極１３ａ及び第２制御電極１３ｂを配置する。
図２及び３に示す例では、第１制御電極１３ａ及び第２制御電極１３ｂをともに例えば矩形状等の上面形状を有する電極で構成し、両制御電極の短辺側の端部同士が所定間隔離れて互いに対向するように両制御電極を配置する。なお、図２及び３に示す例では、第１制御電極１３ａ及び第２制御電極１３ｂの対向方向が、第１信号電極１２ａ及び第２信号電極１２ｂの対向方向（ｘ方向）と直交する方向、すなわちｙ方向になるように、第１制御電極１３ａ及び第２制御電極１３ｂを配置する。
また、第１信号電極１２ａ及び第２信号電極１２ｂ、並びに、第１制御電極１３ａ及び第２制御電極１３ｂは、同程度の厚さで形成し、誘電体部材１の面内方向において略同一面上に形成される。
なお、本実施形態では、大きな外部信号が入力され、且つ、低制御電圧で容量を変化させる必要がある用途に好適な可変容量素子１０の提供を前提としている。それゆえ、第１信号電極１２ａ及び第２信号電極１２ｂ間の対向距離ｄｓ（電極間距離）は、図３（ａ）に示すように、第１制御電極１３ａ及び第２制御電極１３ｂ間の対向距離ｄｒより大きくすることが好ましい。この理由は、次の通りである。
上述のような用途では、入力信号が大きいので、可変容量素子１０の耐性の観点から、信号電極間の距離をできる限り広げて、素子内の信号電界強度を小さくすることが好ましい。また、低電圧駆動の観点からは、制御電極間の距離をできる限り小さくして制御電界強度を大きくすることが好ましい。それゆえ、上述のような用途では、通常、信号電極間の距離ｄｓは、図３（ａ）に示すように、制御電極間の距離ｄｒより大きくなる。ただし、信号電極間の距離ｄｓと制御電極間の距離ｄｒとの大小関係は、これに限定されず、用途に応じて適宜変更できる。すなわち、可変容量素子１０を適用する用途によっては、信号電極間の距離ｄｓと制御電極間の距離ｄｒとが同じ場合や、信号電極間の距離ｄｓが制御電極間の距離ｄｒより小さい場合もある。
なお、第１信号電極１２ａ及び第２信号電極１２ｂ、並びに、第１制御電極１３ａ及び第２制御電極１３ｂは、例えば、金属微粉末（Ｐｄ、Ｐｄ／Ａｇ（ＰｄとＡｇの合金）、Ｎｉ等)を含む導電ペーストを用いて形成される。これにより、可変容量素子１０の製造コストを低減することができる。
上述のように各電極を配置及び構成することにより、第１及び第２信号電極１２ａ，１２ｂ間に発生する信号電界の方向と、第１及び第２制御電極１３ａ，１３ｂ間に発生する制御電界の方向とを、誘電体部材１内の同一面内において交差させることができる。
なお、本実施形態の可変容量素子１０では、上述のように、信号電界と制御電界とが誘電体部材１の面内方向において交差するので、以下では、面内交差型の可変容量素子１０という。また、本実施形態では、第１及び第２信号電極１２ａ，１２ｂ間、並びに、第１及び第２制御電極１３ａ，１３ｂ間に挟まれた誘電体部材本体１１の誘電体領域１４が、容量が可変する主な領域となる。それゆえ、以下では、この誘電体領域１４を可変容量領域（第１の誘電体層）という。
本実施形態では、上述のように、信号電極間の対向方向と制御電極間の対向方向とが直交する構成例を説明したが、本発明はこれに限定されない。信号電極間の対向方向と制御電極間の対向方向とが必ずしも直交する必要はなく、交差する構成であればよい。また、本実施形態では、図２及び３において、対向方向が誘電体部材本体１１の長辺方向（図中のｘ方向）になるように一対の信号電極を設け、対向方向が誘電体部材本体１１の短辺方向（図中のｙ方向）となるように一対の制御電極を設ける例を説明した。しかしながら、本発明はこれに限定されない。図２及び３において、一対の信号電極の対向方向をｙ方向とし、一対の制御電極の対向方向をｘ方向としてもよい。さらに、本実施形態では、上述のように、例えば直方体状の形状を有する誘電体部材１の例を説明したが、誘電体部材１の形状は用途等に応じて任意の形状にすることができる。
［可変容量素子の作製方法］
次に、本実施形態の可変容量素子１０の作製方法の一例を、図４を参照しながら簡単に説明する。なお、図４は、本実施形態の誘電体部材１の分解斜視図である。
まず、上述した強誘電体材料からなる誘電体シート１１ａ（誘電体層）を用意する。また、第１信号電極１２ａ及び第２信号電極１２ｂ、並びに、第１制御電極１３ａ及び第２制御電極１３ｂの形成領域に対応する領域に開口部が形成されたマスクを用意する。
次いで、例えばＰｄ、Ｐｄ／Ａｇ、Ｎｉ等の金属微粉末をペースト化した導電ペーストを調製し、その導電ペーストを、マスクを介して誘電体シート１１ａ上に塗布（シルク印刷等）する。これにより、誘電体シート１１ａの一方の表面に第１信号電極１２ａ及び第２信号電極１２ｂ、並びに、第１制御電極１３ａ及び第２制御電極１３ｂを形成する。
次いで、上述した強誘電体材料からなる別の誘電体シート１１ｂを、誘電体シート１１ａの電極が形成された面上に積層し、加熱圧着する。そして、加熱圧着した部材を還元性雰囲気中で、高温焼成して２つの誘電体シート１１ａ及び１１ｂと、導電ペースト層（信号電極及び制御電極）とを一体化する。本実施形態では、このようにして、面内交差型の可変容量素子１０を作製する。
［可変容量素子の動作］
図５に、本実施形態の可変容量素子１０の動作概要を示す模式図を示す。上述のように、本実施形態の可変容量素子１０では、第１信号端子２ａ及び第２信号端子２ｂ間に発生する信号電界の方向と、第１制御端子３ａ及び第２制御端子３ｂ間に発生する制御電界の方向とが直交する。それゆえ、本実施形態の可変容量素子１０の構成は、一対の信号端子２ａ，２ｂの対向方向と一対の制御端子３ａ，３ｂの対向方向とが直交するように各端子を配置し、信号端子間及び制御端子間にそれぞれ別個に可変容量コンデンサを接続した構成と同等になる。
本実施形態の可変容量素子１０では、誘電体部材１を上述した強誘電体材料で形成しているので、第１制御端子３ａ及第２制御端子３ｂ間に直流の制御電圧を印加することにより、可変容量領域１４の分極状態が変化し誘電率（比誘電率）が変化する。この結果、第１制御端子３ａ及第２制御端子３ｂ間の制御用容量の容量値Ｃｒが変化する。また、この際、可変容量領域１４の誘電率の変化に伴い、第１信号端子２ａ及び第２信号端子２ｂ間の容量値Ｃｓも変化する。すなわち、本実施形態の可変容量素子１０では、第１制御端子３ａ及第２制御端子３ｂ間に印加する制御電圧により、第１信号端子２ａ及び第２信号端子２ｂ間の容量値Ｃｓを制御することができる。それゆえ、本実施形態では、信号端子間に交流信号が入力された場合、可変容量素子１０を制御された信号用容量を有する容量素子として作用させることができる。
上述のように、本実施形態の可変容量素子１０では、一対の信号電極１２ａ，１２ｂ（端子）と、一対の制御電極１３ａ，１３ｂ（端子）とを別個に設ける。また、本実施形態では、一対の信号電極１２ａ，１２ｂ間の対向方向と、一対の制御電極１３ａ，１３ｂ間の対向方向とが直交するように、各電極を配置する。そして、一対の信号電極１２ａ，１２ｂ間の信号用容量の容量値を、一対の制御電極１３ａ，１３ｂ間に発生する制御電界により制御する。それゆえ、本実施形態では、容量を決定する３要素である比誘電率、電極面積及び電極間距離を、信号電極及び制御電極においてそれぞれ別個に設定することができる。すなわち、本実施形態によれば、信号端子２ａ，２ｂ間の耐圧性能と、制御端子３ａ，３ｂ間の耐圧性能を別個に設計することができ、信号電圧に対する耐圧とは無関係に、制御端子３ａ，３ｂ間の制御電界の感度を設定することができる。また、本実施形態によれば、信号端子間に入力される信号のレベルにより容量が変化しない可変容量素子を提供することができる。
ところで、本実施形態以外で、信号電界と制御電界とを交差させる構成の可変容量素子としては、例えば、誘電体部材の面内方向に信号電界を発生させ、誘電体部材の厚さ方向に制御電界を発生させる構成も考えられる。図６に、そのような可変容量素子の構成を示す。なお、図６は、可変容量素子の誘電体部材の分解側面図である。
図６に示す可変容量素子の誘電体部材２０は、表面に第１制御電極２２が形成された第１誘電体シート２１と、表面に一対の信号電極２４，２５が形成された第２誘電体シート２３と、表面に第２制御電極２７が形成された第３誘電体シート２６とを備える。さらに、誘電体部材２０は、第３誘電体シート２６上に形成された第２制御電極２７をカバーする第４誘電体シート２８を備える。なお、各誘電体シートは上記実施形態で説明した誘電体部材の形成材料と同様の強誘電体材料で形成することができる。また、各電極も上述した本実施形態の信号電極及び制御電極の形成材料と同様の材料で形成することができる。
図７（ａ）〜（ｃ）に、各誘電体シート上に形成される電極の構成を示す。図７（ａ）は、第３誘電体シート２６の上面図であり、図７（ｂ）は、第２誘電体シート２３の上面図であり、図７（ｃ）は、第１誘電体シート２１の上面図である。
第３誘電体シート２６上には、図７（ａ）に示すように、その一方の長辺側端部の中央から短辺方向（図７（ａ）中のｙ方向）に沿って延在した、例えば矩形状等の上面形状を有する第２制御電極２７が形成される。
第２誘電体シート２３上には、図７（ｂ）に示すように、その短辺側の両端部付近に、例えば矩形状等の上面形状を有する一対の信号電極２４，２５が所定間隔離れて形成される。なお、一対の信号電極２４，２５間の距離は、第２制御電極２７（または第１制御電極２２）の幅以上の値に設定される。なお、図７（ｂ）の例では、一対の信号電極２４，２５の構成（形状及び寸法等）は同じである。
また、第１誘電体シート２１上には、図７（ｃ）に示すように、その他方の長辺側端部の中央から短辺方向（図７（ｃ）中のｙ方向）に沿って延在した、例えば矩形状等の上面形状を有する第１制御電極２２が形成される。なお、図７の例では、第１制御電極２２及び第２制御電極２７の構成は同じである。
図８に、各誘電体シートを一体化した後の誘電体部材２０の概略断面図を示す。各誘電体シートに上述のような構成の電極を形成し、図６に示す順序で積層して一体化すると、第１制御電極２２及び第２制御電極２７は、誘電体部材２０の厚さ方向に対向して配置される。一方、一対の信号電極２４，２５は、誘電体部材２０の面内方向における同一面に対向して配置される。
図６〜８に示す可変容量素子では、信号電界の方向が誘電体部材２０の面内方向となり、制御電界の方向が厚さ方向となるので、信号電界と制御電界とを交差させることができる。それゆえ、このような構成の可変容量素子においても、信号端子間の耐圧性能と、制御端子間の耐圧性能を別個に設計することができ、信号電圧に対する耐圧性能とは無関係に、制御端子間の制御電界の感度を設定することができる。なお、以下では、図６〜８に示す例のような電界の交差形態を有する可変容量素子を厚さ方向交差型の可変容量素子という。
しかしながら、上述した厚さ方向交差型の可変容量素子では、次のような欠点がある。このタイプの可変容量素子では、各誘電体シート上に所定の電極を形成する際の印刷精度は高い。それに比べて、各誘電体シートを積層する際の各電極間の位置合わせ精度は低い。そえゆえ、厚さ方向交差型の可変容量素子では、各誘電体シートを積層する際の電極間の位置ずれを考慮して、電極を大きくすることが困難になる。例えば、図６〜８に示す例では、２つの制御電極２２，２７の電極幅を十分に広くすることができない。すなわち、厚さ方向交差型の可変容量素子では、各誘電体シートを積層する際の電極間の位置ずれにより、電極の大きさが制限され、容量の可変量を十分大きくすることができない可能性がある。
また、厚さ方向交差型の可変容量素子では、一対の制御電極２２，２７間の厚さｄは、誘電体シート２枚分程度の厚さになる（図８参照）。すなわち、厚さ方向交差型の可変容量素子では、制御電極間の間隔は、介在する誘電体シートの枚数及び各誘電体シートの厚さに制約され、十分に小さくすることができない。その結果、厚さ方向交差型の可変容量素子では、制御電圧を十分小さくすることができない可能性がある。
それに対して、本実施形態の可変容量素子１０では、信号電極及び制御電極を誘電体部材１内において同一面内に形成するので、上述のような欠点（積層時の位置ずれの問題）を解消することができる。
なお、厚さ方向交差型の可変容量素子の構成としては、図６〜８に示す例のように可変容量素子の上面から見て一対の制御電極が重なる領域を有する構成にしてもよいし、一対の制御電極が重ならない構成にしてもよい。後者の構成としては、例えば、次のような構成が考えられる。可変容量素子の上面から見た一対の制御電極及び一対の信号電極の配置形態を上記第１の実施形態（図３）と同様にし、且つ、一方及び他方の制御電極を、一対の信号電極が形成されている誘電体層より上層及び下層の誘電体層にそれぞれ形成する。このような構成では、一対の制御電極間に生じる制御電界の方向は、可変容量素子の厚さ方向及び面内方向に対して傾いた方向となる。この場合、一対の制御電極間の距離は、図６〜８に示す例のそれより大きくなるが、制御電極及び信号電極間の距離も図６〜８に示す例に比べて大きくなるので、制御電極及び信号電極間の寄生容量を図６〜８に示す例に比べて小さくすることができる。
＜２．第２の実施形態＞
上記第１の実施形態の可変容量素子では、誘電体部材内の面内方向において、略同一面に一対の信号電極及び一対の制御電極を形成するが、信号電極及び制御電極間の距離が小さくなると、信号電極及び制御電極間に浮遊容量が発生する。その様子を図９に示す。なお、図９は、第１の実施形態の可変容量素子の誘電体部材を上面から見た透過図である。
第１の実施形態の可変容量素子において、信号電極及び制御電極間の距離が小さくなると、図９中の矢印で示すように、可変容量領域１４以外の領域において信号電極及び制御電極間に浮遊容量（寄生容量）が発生する。より具体的には、信号電極の長辺側端部と、その端部に最も近い制御電極の長辺側端部との間に浮遊容量が発生する。このように、信号電極及び制御電極間に浮遊容量が発生すると、可変容量素子の容量の変化幅が小さくなる。
そこで、本実施形態では、信号端子間の耐圧性能と制御端子間の耐圧性能とを別個に設計することができるだけでなく、上述のような信号電極及び制御電極間に発生する浮遊容量の問題も解消できる可変容量素子について説明する。
［可変容量素子の構成］
本実施形態の可変容量素子の全体構成は、図示しないが、第１の実施形態と同様の構成（図１）であり、本実施形態の可変容量素子は、例えば直方体状等の形状を有する誘電体部材と、一対の信号端子と、一対の制御端子とを備える。そして、各端子の配置位置も第１の実施形態と同様である。ただし、本実施形態では、誘電体部材の構成のみを第１の実施形態のそれとは変えた。それゆえ、ここでは、誘電体部材の構成についてのみ説明する。
図１０（ａ）及び（ｂ）に、本実施形態の誘電体部材の構成例を示す。なお、図１０（ａ）は、誘電体部材の外観斜視図であり、図１０（ｂ）は、図１０（ａ）中のｙ方向から見た誘電体部材の側面図である。なお、図１０（ａ）及び（ｂ）において、上記第１の実施形態（図２）と同様の構成には、同じ符号を付して示す。なお、図１０（ａ）において、図面の左から右に向かう方向をｘ方向とし、図面の下から上に向かう方向をｚ方向とし、図面の手前から奥に向かう方向をｙ方向とする。
誘電体部材３１は、誘電体部材本体１１と、その内部に形成された、一対の信号電極１２ａ，１２ｂ（第１及び第２信号電極）、一対の制御電極１３ａ，１３ｂ（第１及び第２制御電極）、並びに、４つの低誘電体層３２（第２の誘電体層）とで構成される。
誘電体部材本体１１は、第１の実施形態と同様に、例えば、比誘電率が１０００を超えるような強誘電体材料で形成される。また、第１信号電極１２ａ及び第２信号電極１２ｂ、並び、第１制御電極１３ａ及び第２制御電極１３ｂは、第１の実施形態と同様の構成であり、同様に配置される。
図１１に、第１信号電極１２ａ及び第２信号電極１２ｂ、並び、第１制御電極１３ａ及び第２制御電極１３ｂの上面配置図を示す。第１信号電極１２ａ及び第２信号電極１２ｂは、図面中のｘ方向に沿って所定距離離れて配置され、第１制御電極１３ａ及び第２制御電極１３ｂは、図面中のｙ方向に沿って所定距離離れて配置される。そして、第１信号電極１２ａ及び第２信号電極１２ｂ、並び、第１制御電極１３ａ及び第２制御電極１３ｂは、誘電体部材３１の面内方向において略同一面に配置される。また、本実施形態では、第１信号電極１２ａ及び第２信号電極１２ｂ間の対向距離ｄｓが、第１制御電極１３ａ及び第２制御電極１３ｂ間の対向距離ｄｒより大きくなるように構成される。ただし、本発明はこれに限定されず、用途等に応じて、信号電極間の対向距離ｄｓを制御電極間の対向距離ｄｒ以下（ｄｓ≦ｄｒ）としてもよい。
なお、一対の信号電極１２ａ，１２ｂ、及び、一対の制御電極１３ａ，１３ｂの配置例は、これに限定されない。信号電極間の対向方向と制御電極間の対向方向とが必ずしも直交する必要はなく、交差する構成であればよい。
４つの低誘電体層３２は、例えば矩形状等の上面形状を有する層であり、上述した信号電極及び制御電極間の浮遊容量を低減するための層である。各低誘電体層３２は、誘電体部材本体１１の誘電率（比誘電率）より十分小さな誘電率（比誘電率）を有する誘電体材料で形成される。例えば、比誘電率が例えば１０以下の誘電体材料で形成される。また、低誘電体層３２の形成材料としては、可変容量素子の製法の容易さの観点から、各電極と同様に塗布（シルク印刷等）で形成できる材料を用いることが好ましい。これらの条件を満たす誘電体材料としては、例えば、アルミナ系、ケイ酸マグネシウム系等の誘電体材料が挙げられる。なお、本実施形態では、４つの低誘電体層３２の厚さは、信号電極及び制御電極の厚さと同程度とする。
図１２に、本実施形態における４つの低誘電体層３２の上面配置図を示す。本実施形態では、４つの低誘電体層３２は、誘電体部材３１の面内方向において、一対の信号電極１２ａ，１２ｂ、及び、一対の制御電極１３ａ，１３ｂと略同一面に配置される。また、４つの低誘電体層３２は、一対の信号電極１２ａ，１２ｂ、一対の制御電極１３ａ，１３ｂ、及び、可変容量領域１４（第１の誘電体層）を除く領域に形成される。より具体的には、本実施形態では、低誘電体層３２を、信号電極の長辺側端部、その端部に最も近い制御電極の長辺側端部、並びに、誘電体部材３１の側面端部で囲まれた領域に形成する。このように配置することにより、信号電極の長辺側端部と、その端部に最も近い制御電極の長辺側端部との間に発生する浮遊容量を低減することができる。
ただし、低誘電体層３２の配置位置は、図１２の例に限定されない。信号電極及び制御電極と略同じ面内において、信号電極及び制御電極間に浮遊容量が発生する領域であれば任意の領域に、低誘電体層３２を配置することができる。
［可変容量素子の作製方法］
次に、本実施形態の可変容量素子の作製方法の一例を、図１３及び１４を参照しながら簡単に説明する。なお、図１３は、本実施形態の誘電体部材３１の分解斜視図である。また、図１４（ａ）は、信号電極及び制御電極を形成する際に用いるマスクの上面図であり、図１４（ｂ）は、低誘電体層３２を形成する際のマスクの上面図である。
まず、上記第１の実施形態で説明した誘電体部材の形成材料と同様の強誘電体材料からなる第１誘電体シート１１ａ（誘電体層）を用意する。また、図１４（ａ）に示すような信号電極及び制御電極の形成領域に対応する領域に開口部３４が設けられ、それ以外の領域に遮蔽部３５が設けられた電極用マスク３３を用意する。さらに、図１４（ｂ）に示すような低誘電体層３２の形成領域に対応する領域に開口部３７が設けられ、それ以外の領域に遮蔽部３８が設けられた低誘電体層用マスク３６を用意する。
次いで、例えばＰｄ、Ｐｄ／Ａｇ、Ｎｉ等の金属微粉末をペースト化した導電ペーストを調製し、その導電ペーストを、電極用マスク３３を介して第１誘電体シート１１ａ上に塗布（シルク印刷等）する。これにより、第１誘電体シート１１ａの一方の表面に第１信号電極１２ａ及び第２信号電極１２ｂ、並びに、第１制御電極１３ａ及び第２制御電極１３ｂを形成する。
次いで、比誘電率が例えば１０以下の低誘電体を含むペースト状材料を、低誘電体層用マスク３６を介して第１誘電体シート１１ａ上に塗布（シルク印刷等）する。これにより、第１信号電極１２ａ及び第２信号電極１２ｂ、並びに、第１制御電極１３ａ及び第２制御電極１３ｂが形成された第１誘電体シート１１ａの一方の表面に４つの低誘電体層３２を形成する。
次いで、上記第１の実施形態で説明した誘電体部材の形成材料と同様の強誘電体材料からなる第２誘電体シート１１ｂを、誘電体シート１１ａの電極が形成された面上に積層し、加熱圧着する。そして、加熱圧着した部材を還元性雰囲気中で、高温焼成して第１及び第２誘電体シート１１ａ，１１ｂと、信号電極及び制御電極と、低誘電体層３２とを一体化する。本実施形態では、このようにして、面内交差型の可変容量素子を作製する。
なお、上述した本実施形態の誘電体部材３１を作製する際に用いた電極用マスク３３（図１４（ａ））は、例えば、図１５（ａ）及び（ｂ）に示す２つのマスクを用いて構成することもできる。図１５（ａ）に示すマスク３９は、低誘電体層３２の形成領域に対応する領域に遮蔽部４０が設けられたマスクである。また、図１５（ｂ）に示すマスク４１は、可変容量領域１４付近に対応する領域に遮蔽部４２が形成されたマスクである。図１５（ａ）及び（ｂ）に示す２つのマスク３９及び４１を重ねて用いることにより、図１４（ａ）に示す電極用マスク３３と同様のマスクパターンを構成することができる。
なお、図１５（ａ）のマスク３９は、図１４（ｂ）に示す低誘電体層用マスク３６の開口部パターンを反転させたマスクであるので、マスク３９の作製時には、低誘電体層用マスク３６を作製する際のマスクデータを利用することができる。それゆえ、図１５（ａ）及び（ｂ）に示す２つのマスクを用いて電極用マスク３３を構成した場合には、電極用のマスク作製が容易になる。
［可変容量素子の動作］
図１６に、本実施形態の可変容量素子における誘電体部材３１の上面から見た透過図を示す。本実施形態では、第１の実施形態と同様に、一対の信号電極１２ａ，１２ｂ（端子）と、一対の制御電極１３ａ，１３ｂ（端子）とを別個に設ける。また、本実施形態では、一対の信号電極１２ａ，１２ｂ間の対向方向と、一対の制御電極１３ａ，１３ｂ間の対向方向とが直交するように各電極を配置する。そして、一対の信号電極１２ａ，１２ｂ間の信号用容量の容量値を、一対の制御電極１３ａ，１３ｂ間に発生する制御電界により制御する。
それゆえ、本実施形態では、第１の実施形態と同様に、容量を決定する３要素である比誘電率、電極面積及び電極間距離を、信号電極及び制御電極においてそれぞれ別個に設定することができる。すなわち、本実施形態によれば、信号端子間の耐圧性能と、制御端子間の耐圧性能を別個に設計することができ、信号電圧に対する耐圧性能とは無関係に、制御端子間の制御電界の感度を設定することができる。また、本実施形態によれば、信号端子間に入力される信号のレベルにより容量が変化しない可変容量素子を提供することができる。
また、本実施形態では、一対の信号電極１２ａ，１２ｂ及び一対の制御電極１３ａ，１３ｂが誘電体部材３１内の同一面に形成されるので、第１の実施形態と同様に、誘電体シートを積層した際の各電極の位置ずれにより発生する上記問題を解消することができる。
さらに、本実施形態では、誘電体部材３１内の信号電極及び制御電極が形成される面と同一の面において、低誘電体層３２が信号電極及び制御電極間に形成されるので、信号電極及び制御電極間に発生する浮遊容量（図１６中の矢印）を小さくすることができる。それゆえ、本実施形態では、浮遊容量による可変容量素子の特性劣化（例えば、容量の可変幅の低下等）を抑制することができる。
［変形例１］
信号電極及び制御電極間に発生する浮遊容量を低減する可変容量素子の構成は、上記第２の実施形態の構成例に限定されない。図１７に、信号電極及び制御電極間に発生する浮遊容量を低減する可変容量素子の別の構成例（変形例１）を示す。なお、図１７は、変形例１の可変容量素子における誘電体部材の上面から見た透過図である。また、図１７において、上記第２の実施形態（図１６）と同様の構成には、同じ符号を付して示す。
図１６と図１７との比較から明らかなように、この例の誘電体部材５１は、低誘電体層５２の構成を変えたこと以外は、第２の実施形態と同様の構成である。それゆえ、ここでは低誘電体層５２の構成についてのみ説明する。
この例では、第２の実施形態と同様に、４つの低誘電体層５２を、可変容量領域１４以外の領域に形成する。なお、低誘電体層５２は、第２の実施形態の低誘電体層３２と同様の低誘電体材料で形成される。
さらに、この例では、各低誘電体層５２の上面形状を例えば略矩形状とし、４つの角部のうち、最も可変容量領域１４に近い角部に、可変容量領域１４に向かって突出する凸部５２ａ（以下、ガードエリア部という）を設ける。そして、そのガードエリア部５２ａを信号電極及び制御電極の対向する角部の間に配置する。
上述のように、この例の可変容量素子では、信号電極及び制御電極間の距離が最も短くなる領域に低誘電体材料からなるガードエリア部５２ａを形成する。それゆえ、この例では、信号電極及び制御電極間に発生する浮遊容量をさらに低減することができ、浮遊容量による可変容量素子の特性劣化（例えば、容量の可変幅の低下等）をさらに抑制することができる。
［変形例２］
図１８に、信号電極及び制御電極間に発生する浮遊容量を低減する可変容量素子の更なる別の構成例（変形例２）を示す。なお、図１８は、変形例２の可変容量素子における誘電体部材の上面から見た透過図である。また、図１８において、上記変形例１（図１７）と同様の構成には、同じ符号を付して示す。
図１７と図１８との比較から明らかなように、この例の誘電体部材６１は、一対の信号電極６２ａ，６２ｂ（第１及び第２信号電極）、並びに、一対の制御電極６３ａ，６３ｂ（第１及び第２制御電極）の構成を変えたこと以外は、変形例１と同様の構成である。それゆえ、ここでは信号電極及び制御電極の構成についてのみ説明する。
この例では、第１及び第２信号電極６２ａ，６２ｂは、ともに上面が例えば略矩形状の電極で構成され、第２の実施形態と同様に、それらの短辺側の端部同士が所定間隔離れて互いに対向するように配置される。図１８に示す例では、第１及び第２信号電極６２ａ，６２ｂの対向方向は、ｘ方向になる。
また、第１及び第２制御電極６３ａ，６３ｂは、ともに上面が例えば略矩形状の電極で構成される。そして、第１及び第２制御電極６３ａ，６３ｂは、第２の実施形態と同様に、それらの短辺側の端部同士が所定間隔離れて互いに対向するように配置され、且つ、第１及び第２信号電極６２ａ，６２ｂの対向方向と直交する方向に配置される。すなわち、図１８に示す例では、第１及び第２制御電極６３ａ，６３ｂの対向方向は、ｙ方向になる。そして、この例においても、第２の実施形態と同様に、第１及び第２信号電極６２ａ，６２ｂ、並びに、第１及び第２制御電極６３ａ，６３ｂは、誘電体部材６１の面内方向において略同一面内に配置される。
さらに、この例では、各電極の可変容量領域１４側に位置する先端部の形状を、可変容量領域１４に向かって電極幅が狭くなるような形状（凸状）にする。すなわち、低誘電体層５２のガードエリア部５２ａを挟んで対向する信号電極及び制御電極の領域に角部を設けない形状にする。
上述のように、この例の可変容量素子では、変形例１と同様に、信号電極及び制御電極間の距離が最も短くなる領域に低誘電体層５２のガードエリア部５２ａが形成されるので、信号電極及び制御電極間に発生する浮遊容量をさらに低減することができる。
また、この例では、低誘電体層５２のガードエリア部５２ａを挟んで対向する信号電極及び制御電極の領域に角部が形成されないので、この領域における信号電極及び制御電極間の電界集中を無くすことができ、浮遊容量をより一層低減することができる。
さらに、この例では、低誘電体層５２のガードエリア部５２ａの形成領域が変形例１に比べて広くなるの、低誘電体層５２の形成がより容易になる。
［変形例３］
上記第２の実施形態並びに変形例１及び２では、低誘電体層を、一対の信号電極、一対の制御電極及び可変容量領域以外の領域に形成する例を説明したが、本発明はこれに限定されない。例えば、可変容量領域以外の領域を低誘電体層で覆うような構成にしてもよい。図１９（ａ）及び（ｂ）に、そのような可変容量素子の構成例（変形例３）を示す。なお、図１９（ａ）は、この例の可変容量素子の誘電体部材の分解斜視図であり、図１９（ｂ）は、この例の誘電体部材の上面から見た透過図である。また、図１９（ａ）及び（ｂ）において、上記第２の実施形態（図１３）と同様の構成には、同じ符号を付して示す。
図１９（ａ）と図１３との比較から明らかなように、この例の誘電体部材７０では、低誘電体層の構成を第２の実施形態の誘電体部材３１のそれとは変えた。それ以外の構成は、第２の実施形態と同様である。それゆえ、ここでは低誘電体層の構成についてのみ説明する。
この例の誘電体部材７０は、２つの低誘電体層７１及び７２を備える。なお、本実施形態では、２つの低誘電体層７１及び７２を、同じ構成とする。低誘電体層７２は、第２誘電体シート１１ｂ（または第１誘電体シート１１ａ）と同程度の幅及び長さを有するシート状部材である。そして、可変容量素子の可変容量領域１４に対応する領域に開口部７２ａが形成される。なお、低誘電体層７２の厚さは、電極の厚さと同程度とする。
この例では、第１及び第２信号電極１２ａ，１２ｂ並びに第１及び第２制御電極１３ａ，１３ｂは、図１９（ａ）に示すように、２つの低誘電体層７１及び７２の間に配置される。それゆえ、この例の誘電体部材７０では、各層を一体化することにより、可変容量領域１４を除いて、各電極の上下面及び長辺側の側面を包み込むように低誘電体層が形成される。
上述のように、この例の可変容量素子では、信号電極及び制御電極の側面間のみならず、各電極の上下面と誘電体部材本体との間にも低誘電体層が形成される。それゆえ、この例の可変容量素子では、誘電体部材本体を介して信号電極及び制御電極間に発生する浮遊容量も低減することができる。したがって、この例では、上記第２の実施形態並びに変形例１及び２の可変容量素子に比べて、さらに浮遊容量を低減することができる。
なお、変形例３では、信号電極及び制御電極の上下面に低誘電体層を形成する例を説明したが、本発明はこれに限定されない。信号電極及び制御電極の上面及び下面の一方にのみ低誘電体層を形成してもよい。
［変形例４］
上記第２の実施形態並びに変形例１〜３では、信号電極及び制御電極が誘電体部材の面内方向において略同一面に配置するタイプ、すなわち、面内交差型の可変容量素子に低誘電体層を形成する例を説明したが、本発明はこれに限定されない。例えば、図６〜８で説明したような厚さ方向交差型の可変容量素子に低誘電体層を適用してもよい。変形例４では、低誘電体層を有する厚さ方向交差型の可変容量素子の一構成例を説明する。
この例の可変容量素子の具体的な構成を説明する前に、厚さ方向交差型の可変容量素子における浮遊容量の発生形態について、簡単に説明する。図２０に、厚さ方向交差型の可変容量素子における浮遊容量の発生形態の模式図を示す。このようなタイプの可変容量素子では、第１及び第２制御電極２２，２７間の距離が短くなれば、図２０中の実線矢印で示すように、可変容量領域３０以外の領域において信号電極及び制御電極間の誘電体部材２０の厚さ方向に浮遊容量が発生する。この場合においても、面内交差型の可変容量素子と同様に、例えば可変容量素子の容量の変化幅が小さくなるといった問題が生じる。
図２１（ａ）及び（ｂ）に、変形例４の厚さ方向交差型の可変容量素子の構成例を示す。なお、図２１（ａ）は、この例の可変容量素子の誘電体部材の分解斜視図であり、図２１（ｂ）は、図２１（ａ）中のｙ方向から見た誘電体部材の分解側面図である。
この例の可変容量素子の誘電体部材８０は、表面に第１制御電極８２が形成された第１誘電体シート８１と、表面に一対の低誘電体層８４が形成された第２誘電体シート８３と、表面に一対の信号電極８６，８７が形成された第３誘電体シート８５とを備える。さらに、誘電体部材８０は、表面に一対の低誘電体層８９が形成された第４誘電体シート８８と、表面に第２制御電極９１が形成された第５誘電体シート９０と、第２制御電極９１をカバーする第６誘電体シート９２とを備える。
この例では、第１誘電体シート８１上に、第２〜６誘電体シートがこの順で積層され、且つ、各誘電体シート間に電極または低誘電体層が挟み込まれるように積層される。そして、各誘電体シートを積層した状態で、第２の実施形態と同様にして、加熱圧着及び高温焼成して誘電体シート、電極及び低誘電体層を一体化して誘電体部材８０を形成する。なお、各誘電体シートは、上記第１の実施形態で説明した誘電体部材の形成材料と同様の強誘電体材料で形成することができる。各電極もまた、第１の実施形態の信号電極及び制御電極の形成材料と同様の材料で形成することができる。また、各低誘電体層は、上記第２の実施形態で説明した低誘電体層の形成材料と同様の誘電体材料で形成することができ、その厚さも各電極と同程度とすることができる。
図２２（ａ）〜（ｅ）に、この例の各誘電体シート上に形成される電極または低誘電体層の構成を示す。なお、図２２（ａ）は、第５誘電体シート９０の上面図であり、図２２（ｂ）は、第４誘電体シート８８の上面図であり、図２２（ｃ）は、第３誘電体シート８５の上面図である。また、図２２（ｄ）は、第２誘電体シート８３の上面図であり、図２２（ｅ）は、第１誘電体シート８１の上面図である。
第５誘電体シート９０上には、図２２（ａ）に示すように、その一方の長辺側端部の中央から、短辺方向（図２０（ａ）中のｙ方向）に沿って延在した、第２制御電極９１が形成される。
第４誘電体シート８８上には、図２２（ｂ）に示すように、例えば矩形状等の上面形状を有する一対の低誘電体層８９が、所定間隔だけ離して形成され、第４誘電体シート８８の短辺側の両端部付近に配置される。なお、一対の低誘電体層８９間の距離は、第２制御電極９１（または第１制御電極８２）の幅以上とし、且つ、一対の信号電極８６，８７間の距離より小さくすることが好ましい。また、この例では、一対の低誘電体層８９が表面に形成された第４誘電体シート８８と、一対の低誘電体層８４が表面に形成された第２誘電体シート８３とは、同じ構成である（図２２（ｄ）参照）。
第３誘電体シート８５上には、図２２（ｃ）に示すように、例えば矩形状等の上面形状を有する一対の信号電極８６，８７が、所定間隔だけ離して形成され、第３誘電体シート８５の短辺側の両端部付近に配置される。なお、一対の信号電極８６，８７間の距離は、第１制御電極８２（または第２制御電極９１）の幅以上とすることが好ましい。また、図２２（ｃ）の例では、一対の信号電極８６，８７の構成は同じである。
また、第１誘電体シート８１上には、図２２（ｅ）に示すように、その他方の長辺側端部の中央から、短辺方向（図２２（ｅ）中のｙ方向）に沿って延在した、例えば矩形状等の上面形状を有する第１制御電極８２が形成される。なお、この例では、第１制御電極８２及び第２制御電極９１の構成は同じである。
図２３（ａ）及び（ｂ）に、この例において、各誘電体シートを積層して一体化した後の誘電体部材８０の構成を示す。なお、図２３（ａ）は、誘電体部材８０の概略断面図であり、図２３（ｂ）は、誘電体部材８０の上面から見た透過図である。この例において、図２２（ａ）〜（ｅ）に示すような構成の電極または低誘電体層が形成された各誘電体シートを積層して一体化すると、第１制御電極８２及び第２制御電極９１は、誘電体部材８０の厚さ方向（図２３（ａ）中のｚ方向）に対向して配置される。一方、一対の信号電極８６及び８７は、誘電体部材８０の面内方向において同一面に対向して配置される。
また、この例では、低誘電体層８４または８９は、誘電体部材８０の厚さ方向において、信号電極及び制御電極間の中間位置に形成され、低誘電体層８４または８９の先端部付近が、制御電極の長辺側端部と、その端部に最も近い信号電極の先端部との間に配置される。この場合、制御電極の長辺側端部と、その端部に最も近い信号電極の先端部との間に発生する浮遊容量を低減することができる。それゆえ、この例の可変容量素子においても、信号電極及び制御電極間に発生する浮遊容量による可変容量素子の特性劣化（例えば、容量の可変幅の低下等）をさらに抑制することができる。
なお、この例の可変容量素子では、第１及び第２の実施形態と同様に、一対の信号電極８６，８７と、一対の制御電極８２，９１とを別個に設ける。また、一対の信号電極８６，８７間の対向方向と、一対の制御電極８２，９１間の対向方向とが直交するように、各電極を配置する。そして、一対の信号電極８６，８７間に発生する信号電界の方向と交差する方向に制御電界を発生させて、一対の信号電極８６，８７間の容量値を制御する。
それゆえ、この例においても、第１及び第２の実施形態と同様に、信号端子間の耐圧性能と、制御端子間の耐圧性能とを別個に設計することができ、信号電圧に対する耐圧性能とは無関係に、制御端子間の制御電界の感度を設定することができる。また、この例では、第１及び第２の実施形態と同様に、信号端子間に入力される信号のレベルにより容量が変化しない可変容量素子を提供することができる。
［変形例５］
変形例５では、低誘電体層を有する厚さ方向交差型の可変容量素子の別の構成例を説明する。
図２４（ａ）及び（ｂ）に、変形例５の厚さ方向交差型の可変容量素子の構成例を示す。なお、図２４（ａ）は、この例の可変容量素子の誘電体部材の分解斜視図であり、図２４（ｂ）は、図２４（ａ）中のｙ方向から見た分解側面図である。なお、図２４（ａ）及び（ｂ）において、上記変形例４（図２１（ａ）及び（ｂ））と同様の構成には、同じ符号を付して示す。
この例の可変容量素子の誘電体部材９５は、表面に第１制御電極８２が形成された第１誘電体シート９６と、一対の低誘電体層８４、一対の信号電極８６，８７、及び、一対の低誘電体層８９がこの順で表面上に形成された第２誘電体シート９７とを備える。さらに、誘電体部材９５は、表面に第２制御電極９１が形成された第３誘電体シート９８と、第２制御電極９１をカバーする第４誘電体シート９９とを備える。
図２４と図２１との比較から明らかなように、この例では、変形例４の誘電体部材８０において、第３及び第４誘電体シート８５及び８８を省き、一対の信号電極８６，８７及び一対の低誘電体層８９をこの順で一対の低誘電体層８４上に直接形成した構成となる。それ以外の構成は、変形例４と同様である。
図２５に、この例において、各誘電体シートを積層して一体化した後の誘電体部材９５の概略断面図を示す。上述した各誘電体シートを積層して一体化することにより、一対の信号電極８６，８７が、一対の低誘電体層８４及び一対の低誘電体層８９で直接挟み込まれた状態になる。
この例の構成においても、変形例４と同様に、低誘電体層８４または８９は、誘電体部材９５の厚さ方向において、信号電極と制御電極との間に形成される。それゆえ、この例においても、変形例４と同様に、低誘電体層により制御電極及び信号電極間に発生する浮遊容量を低減することができ、この浮遊容量による可変容量素子の特性への影響を抑制することができる。
また、この例の可変容量素子では、制御電極間に介在する誘電体シートの枚数を変形例４に比べて少なくすることができるので、制御電極間の距離を変形例４に比べてより短くすることができる。それゆえ、この例の可変容量素子では、変形例４に比べてより低電圧で駆動することが可能になる。ただし、可変容量素子の製法の容易さの観点では、変形例４の可変容量素子のように、各電極及び低誘電体層をそれぞれ別個の誘電体シート上に形成する方が容易である。すなわち、変形例４の可変容量素子は、変形例５に比べて、より簡単に製造することができる。
［変形例６］
変形例４及び５で説明した厚さ方向交差型の可変容量素子では、可変容量素子の上面から見て、２つの制御電極が重なる領域を有する構成例を示したが、本発明はこれに限定されない。変形例４または５の可変容量素子の構成において、可変容量素子の上面から見て、２つの制御電極が重ならないように、一対の制御電極を構成してもよい（変形例６）。
例えば、可変容量素子の上面から見た一対の制御電極及び一対の信号電極の配置形態を第１の実施形態（図３）と同様にし、且つ、一方及び他方の制御電極を、一対の信号電極が形成されている誘電体層より上層の誘電体層及び下層の誘電体層にそれぞれ形成する。この場合、一対の制御電極間に生じる制御電界の方向は、可変容量素子の厚さ方向及び面内方向に対して傾いた方向となる。そして、このような構成では、変形例４及び５と同様の効果が得られるだけでなく、制御電極及び信号電極間の距離を変形例４及び５のそれより大きくすることができるので、寄生容量を一層小さくすることができる。
＜３．第３の実施形態＞
上述した本発明の可変容量素子は、種々の電子機器に適用することができる。第３の実施形態では、上述した本発明の可変容量素子を、例えば液晶テレビ等に用いられる冷陰極管（Cold Cathode Fluorescent Lamp：ＣＣＦＬ）バックライト（電子機器）のインバータ回路に適用した際の構成例について説明する。
図２６に、本実施形態のＣＣＦＬバックライトのインバータ回路の概略回路構成を示す。インバータ回路１００は、例えば、ＣＣＦＬ１０１と、可変容量素子１０２と、制御電圧電源１０３（制御電圧供給部）と、昇圧トランス１０４と、駆動回路１０５とで構成される。
可変容量素子１０２は、上述した第１及び第２の実施形態、並びに、変形例１〜５で説明した４端子タイプの可変容量素子のいずれかを用いることができる。なお、図２６では、可変容量素子１０２を２端子の可変容量コンデンサで示すが、実際には、一対の信号端子（不図示）と一対の制御端子（不図示）とを備える。
可変容量素子１０２の一方の制御端子は制御電圧電源１０３の正極端子に接続され、他方の制御端子は制御電圧電源１０３の負極端子に接続される。そして、可変容量素子１０２の容量は、制御電圧電源１０３により制御される。また、可変容量素子１０２の一方の信号端子はＣＣＦＬ１０１の一方の端子に接続され、他方の信号端子は昇圧トランス１０４に接続される。なお、図２６に示す可変容量素子１０２は、バラストコンデンサとして作用する。
また、ＣＣＦＬ１０１の他方の端子は、昇圧トランス１０４に接続される。昇圧トランス１０４は、駆動回路１０５により接続され、その駆動回路１０５により駆動される。
上述のような構成のインバータ回路では、昇圧トランス１０４により昇圧された高圧の交流電圧は、バラストコンデンサを構成する可変容量素子１０２を介して、ＣＣＦＬ１０１に印加される。なお、昇圧トランス１０４の出力電圧は、通常、１５００Ｖ、５０ｋＨｚ程度の交流電圧であり、ＣＣＦＬ１０１に流れる電流は５〜１０ｍＡである。
なお、図２６に示すインバータ回路の例では、一つのＣＣＦＬ１０１を備える構成を示すが、２つのＣＣＦＬ１０１を並列駆動する構成にしてもよい。この場合、２つのＣＣＦＬ１０１を並列駆動する際には、可変容量素子１０２は、二つのＣＣＦＬ１０１を分離するために用いられる。なお、このような構成の素子として、コンデンサ以外では例えばトランスを用いることもある。
ところで、ＣＣＦＬバックライトにおいて、バラストコンデンサを使うのは、コストを安くするためであるが、ＣＣＦＬ１０１の容量ばらつきや周辺金属間との浮遊容量などの違いにより、ＣＣＦＬ１０１毎に電流がばらつき、輝度むらが生じるという欠点がある。
それに対して、本実施形態では、バラストコンデンサとして作用する可変容量素子１０２では、その制御端子に接続された制御電圧電源１０３から直流電圧が印加され、可変容量素子１０２の容量値が調整される。それゆえ、このような可変容量素子１０２が組み込まれたＣＣＦＬバックライトでは、可変容量素子１０２の容量値を調整することにより、ＣＣＦＬ１０１の輝度を均一にすることができる。
また、本実施形態では、バラストコンデンサとして、上述した第１及び第２の実施形態、並びに、変形例１〜５で説明した可変容量素子を適用するので、可変容量素子の信号端子の耐圧を維持しながら、可変容量素子を低制御電圧で駆動することができる。例えば、昇圧トランス１０４の出力電圧の１／１００〜１／３００程度の制御電圧で、可変容量素子１０２の容量値を調整することができる。
なお、本実施形態の可変容量素子１０２では、上述のように、信号端子と制御端子が独立して設けられている。それゆえ、容量調整時に可変容量素子１０２の制御端子に直流電圧が印加されても、可変容量素子１０２の信号端子に接続されている昇圧トランス１０４及びＣＣＦＬ１０１には、直流電圧が印加されない。したがって、本実施形態では、容量調整時に昇圧トランス１０４のトランスコイルには過大電流は流れず、可変容量素子１０２を実装した状態で、可変容量素子１０２に制御電圧を印加して容量値を調整することができる。
本発明の可変容量素子は、上記第３の実施形態で例示した電子機器以外の種々の電子機器にも適用可能であり、同様に、電子機器内の他の回路に影響を及ぼすことなく、可変容量素子を実装した状態でその容量値を所望の値に調整することができる。例えば、本発明の可変容量素子を用いることにより、部品ばらつきなどによる電子機器のチューニング周波数ずれを、電子機器の出荷時に合わせ込むことができる。
また、本発明の可変容量素子を、例えば非接触ＩＣ（Integrated Circuit）カード等に適用する場合には、可変容量素子は保護回路として用いることもできる。より具体的には、非接触ＩＣカードをそのリーダライターに近づけた際に、過大な受信信号により耐電圧性の低い半導体素子からなる制御回路が破壊されないようにするための保護回路として、本発明の可変容量素子を用いることができる。ただし、この場合、受信した交流信号を整流して得た直流電圧を、非接触ＩＣカード内の例えば複数の抵抗を直列接続した回路等で抵抗分割して、その抵抗分割された直流電圧を可変容量素子の制御電圧として用いる。
すなわち、本発明の電子機器では、可変容量素子の制御電圧の供給機構（制御電圧供給部）としては、上記第２の実施形態で説明した制御電圧電源に限定されない。非接触ＩＣカード等の電子機器に本発明の可変容量素子を適用する場合には、制御電圧の供給機構として、入力された交流信号から制御電圧を生成及び供給する回路を用いることもできる。
１，３１…誘電体部材、２ａ…第１信号端子、２ｂ…第２信号端子、３ａ…第１制御端子、３ｂ…第２制御端子、１０，１０２…可変容量素子、１１…誘電体部材本体、１２ａ…第１信号電極、１２ｂ…第２信号電極、１３ａ…第１制御電極、１３ｂ…第２制御電極、３２…低誘電体層、１００…インバータ回路、１０３…制御電圧電源

Claims (9)

  1. 誘電体層と、
    前記誘電体層の一方の面上に対向して配置された一対の信号電極と、
    前記誘電体層の前記一方の面上に配置され、且つ、前記一対の信号電極の対向方向と交差する方向に対向して配置された一対の制御電極と
    を備える可変容量素子。
  2. 前記一対の信号電極の電極間距離と、前記一対の制御電極の電極間距離とが異なる
    請求項１に記載の可変容量素子。
  3. 前記一対の信号電極の電極間距離が、前記一対の制御電極の電極間距離より大きい
    請求項２に記載の可変容量素子。
  4. 前記誘電体層が、直流電圧の印加により誘電率が変化する誘電体材料で形成される
    請求項１に記載の可変容量素子。
  5. 所定方向に対向して配置された一対の信号電極と、
    前記所定方向と交差する方向に対向して配置された一対の制御電極と、
    前記一対の信号電極の間に配置され、且つ、前記一対の制御電極の間に配置された第１の誘電体層と、
    前記第１の誘電体層より低い誘電率を有し、前記信号電極と前記制御電極との間に配置された第２の誘電体層と
    を備える可変容量素子。
  6. 前記一対の信号電極、前記一対の制御電極及び前記第２の誘電体層が、前記第１の誘電体層の面内方向に配置された
    請求項５に記載の可変容量素子。
  7. 前記一対の信号電極及び前記一対の制御電極の一方が前記第１の誘電体層の面内方向に配置され、他方が前記第１の誘電体層の厚さ方向に配置され、且つ、前記信号電極及び前記制御電極間に、前記第２の誘電体層が配置された
    請求項５に記載の可変容量素子。
  8. 誘電体層と、前記誘電体層の一方の面上に対向して配置された一対の信号電極と、前記誘電体層の前記一方の面上に配置され且つ前記一対の信号電極の対向方向と交差する方向に対向して配置された一対の制御電極とを有する可変容量素子と、
    前記一対の制御電極に制御電圧を供給する制御電圧供給部と
    を備える電子機器。
  9. 所定方向に対向して配置された一対の信号電極と、前記所定方向と交差する方向に対向して配置された一対の制御電極と、前記一対の信号電極の間に配置され且つ前記一対の制御電極の間に配置された第１の誘電体層と、前記第１の誘電体より低い誘電率を有し、前記信号電極と前記制御電極との間に配置された第２の誘電体層とを有する可変容量素子と、
    前記一対の制御電極に制御電圧を供給する制御電圧供給部と
    を備える電子機器。
JP2009097276A 2009-04-13 2009-04-13 可変容量素子及び電子機器 Pending JP2010251426A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009097276A JP2010251426A (ja) 2009-04-13 2009-04-13 可変容量素子及び電子機器
TW099108216A TWI433185B (zh) 2009-04-13 2010-03-19 可變電容元件及電子裝置
KR1020100031355A KR20100113452A (ko) 2009-04-13 2010-04-06 가변용량 소자 및 전자 기기
CN201010145238.5A CN101859644B (zh) 2009-04-13 2010-04-06 变容元件和电子设备
US12/755,768 US8320100B2 (en) 2009-04-13 2010-04-07 Varactor element and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009097276A JP2010251426A (ja) 2009-04-13 2009-04-13 可変容量素子及び電子機器

Publications (1)

Publication Number Publication Date
JP2010251426A true JP2010251426A (ja) 2010-11-04

Family

ID=42934193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009097276A Pending JP2010251426A (ja) 2009-04-13 2009-04-13 可変容量素子及び電子機器

Country Status (5)

Country Link
US (1) US8320100B2 (ja)
JP (1) JP2010251426A (ja)
KR (1) KR20100113452A (ja)
CN (1) CN101859644B (ja)
TW (1) TWI433185B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752059A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 可变电容器
US9484471B2 (en) * 2014-09-12 2016-11-01 Qorvo Us, Inc. Compound varactor
DE102015216997A1 (de) 2015-09-04 2017-03-09 Robert Bosch Gmbh Kapazitive Struktur und Verfahren zum Bestimmen einer Ladungsmenge unter Verwendung der kapazitiven Struktur
US9502586B1 (en) 2015-09-14 2016-11-22 Qualcomm Incorporated Backside coupled symmetric varactor structure
DE102018117892A1 (de) * 2018-07-24 2020-01-30 GAT Gesellschaft für Antriebstechnik mbH System zur berührungslosen Übertragung von Daten
CN111129304B (zh) * 2019-11-28 2023-06-02 联芸科技(杭州)股份有限公司 Mom电容器、电容阵列结构及其版图设计方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986864A (en) * 1995-11-17 1999-11-16 Motorola, Inc. Intercalation-based voltage variable capacitor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3370252D1 (en) * 1982-12-28 1987-04-16 Toshiaki Ikoma Voltage-control type semiconductor switching device
JP3304171B2 (ja) 1993-08-25 2002-07-22 ティーディーケイ株式会社 積層型貫通コンデンサアレイ
US6661069B1 (en) * 2002-10-22 2003-12-09 International Business Machines Corporation Micro-electromechanical varactor with enhanced tuning range
JP2007042894A (ja) * 2005-08-03 2007-02-15 Tdk Corp 積層型ｌｃ部品及び積層型コンデンサ
JP4915130B2 (ja) * 2006-04-18 2012-04-11 ソニー株式会社 可変コンデンサ
JP4743222B2 (ja) * 2008-04-25 2011-08-10 ソニー株式会社 可変容量素子及び、電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986864A (en) * 1995-11-17 1999-11-16 Motorola, Inc. Intercalation-based voltage variable capacitor

Also Published As

Publication number Publication date
CN101859644B (zh) 2013-05-29
TWI433185B (zh) 2014-04-01
US20100259864A1 (en) 2010-10-14
KR20100113452A (ko) 2010-10-21
US8320100B2 (en) 2012-11-27
CN101859644A (zh) 2010-10-13
TW201042684A (en) 2010-12-01

Similar Documents

Publication Publication Date Title
JP4743222B2 (ja) 可変容量素子及び、電子機器
US9337796B2 (en) Capacitance device and resonance circuit
JP5666123B2 (ja) 可変容量デバイス
US8884720B2 (en) Capacitance element and resonance circuit
JP6282388B2 (ja) 静電容量素子、及び共振回路
US9072178B2 (en) Stacked-type multilayer ceramic electronic component, stacked-type multilayer ceramic electronic component module, and method of manufacturing the same
US20120062338A1 (en) Electrostatic capacitance element, method of manufacturing electrostatic capacitance element, and resonance circuit
JP6319758B2 (ja) 静電容量デバイス、共振回路及び電子機器
JP2010251426A (ja) 可変容量素子及び電子機器
WO2013061730A1 (ja) 静電容量素子、及び共振回路
JP5126374B2 (ja) 可変容量素子及び、電子機器
JP6067783B2 (ja) 静電容量素子及び共振回路
JP5085753B2 (ja) 可変容量素子及び共振回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130716