CN107112282A - 鳍下器件隔离 - Google Patents

鳍下器件隔离 Download PDF

Info

Publication number
CN107112282A
CN107112282A CN201580069804.XA CN201580069804A CN107112282A CN 107112282 A CN107112282 A CN 107112282A CN 201580069804 A CN201580069804 A CN 201580069804A CN 107112282 A CN107112282 A CN 107112282A
Authority
CN
China
Prior art keywords
fin
doping
layer
liner
multiple fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580069804.XA
Other languages
English (en)
Inventor
S·S·宋
J·J·徐
V·马赫卡奥特桑
M·巴达罗格鲁
C·F·耶普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107112282A publication Critical patent/CN107112282A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

一种基于鳍的结构可包括在半导体基板的表面上的鳍。这些鳍中的每个鳍可包括邻近半导体基板的表面的掺杂部分。该基于鳍的结构还可包括隔离层，该隔离层被设置在各鳍之间和半导体基板的表面上。该基于鳍的结构还可包括在鳍的掺杂部分的侧壁上的凹陷隔离内衬。鳍的无衬掺杂部分可从凹陷隔离内衬延伸到隔离层的表面处的鳍的有源部分。隔离层被设置在鳍的无衬掺杂部分上。

Description

鳍下器件隔离
背景
领域
本公开的各方面涉及半导体器件，尤其涉及毗邻器件之间的隔离。
背景
随着集成电路(IC)技术的进步，器件的几何形状减小。减小器件之间的几何形状和“间距”(间隔)可使得器件关于合适的操作而相互干扰。
基于鳍的器件是半导体基板的表面上的三维结构。基于鳍的晶体管(其可以是基于鳍的金属氧化物半导体场效应晶体管(MOSFET))可被称为FinFET。掺杂FinFET的较靠近基板的部分以用于器件之间的隔离是困难的，因为鳍的有源部分阻碍注入，或者也接收注入，从而降低所尝试隔离的有效性。
概述
一种用于在基板上的基于鳍的结构内进行隔离的方法可包括：在所述基于鳍的结构的鳍上提供掺杂隔离内衬。所述方法还可包括：在所述掺杂隔离内衬的侧壁上、在所述鳍之间沉积第一层隔离材料。所述方法可进一步包括：暴露所述鳍上的所述掺杂隔离内衬的一部分。所述方法还可包括：暴露所述鳍的有源部分。所述方法可进一步包括：将所述掺杂隔离内衬中的掺杂剂驱入所述鳍的包括无衬掺杂部分的掺杂部分中。所述方法还可包括：在所述鳍的所述无衬掺杂部分和所述第一层隔离材料上沉积第二层隔离材料至所述鳍的所述有源部分与所述掺杂部分之间的边界。
一种基于鳍的结构可包括：在半导体基板的表面上的鳍。所述鳍中的每个鳍可包括邻近所述半导体基板的所述表面的掺杂部分。所述基于鳍的结构还可包括隔离层，所述隔离层被设置在所述鳍之间和所述半导体基板的所述表面上。所述基于鳍的结构还可包括在所述鳍的所述掺杂部分的侧壁上的凹陷隔离内衬。所述鳍的无衬掺杂部分可从所述凹陷隔离内衬延伸到所述隔离层的表面处的所述鳍的有源部分。所述隔离层被设置在所述鳍的所述无衬掺杂部分上。
一种基于鳍的结构可包括：在半导体基板的表面上的鳍。所述鳍中的每个鳍可包括邻近所述半导体基板的所述表面的掺杂部分。所述基于鳍的结构还可包括用于隔离的装置，所述用于隔离的装置被设置在所述鳍之间和所述半导体基板的所述表面上。所述基于鳍的结构还可包括在所述鳍的所述掺杂部分的侧壁上的凹陷隔离内衬。所述鳍的无衬掺杂部分可从所述凹陷隔离内衬延伸到所述隔离装置的表面处的所述鳍的有源部分。所述隔离装置被设置在所述鳍的所述无衬掺杂部分上。
这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。
附图简述
为了更全面地理解本公开的方面，现在结合附图参阅以下描述。
图1解说了本公开的一方面中的半导体晶片的立体图。
图2解说了根据本公开的一方面的管芯的横截面视图。
图3解说了本公开的一方面中的金属氧化物半导体场效应晶体管(MOSFET)器件的横截面视图。
图4解说了根据本公开的一方面的鳍式场效应晶体管(FinFET)。
图5解说了本公开的一方面中的基于鳍的结构的横截面视图。
图6解说了根据本公开的一方面的掺杂氧化物沉积的横截面视图。
图7A和7B解说了本公开的一方面中的经蚀刻的掺杂氧化物层的横截面视图。
图8解说了根据本公开的一方面的隔离材料沉积的横截面视图。
图9A解说了本公开的一方面中的凹陷隔离材料的横截面视图。
图9B解说了本公开的一方面中的凹陷隔离材料和凹陷掺杂氧化物材料的横截面视图。
图10解说了根据本公开的一方面的退火工艺。
图11解说根据本公开的一方面的沉积一层隔离材料。
图12解说了根据本公开的一方面的用于制造基于鳍的结构的方法。
图13是示出其中可有利地采用本公开的一方面的示例性无线通信系统的框图。
图14是解说了根据一种配置的用于基于鳍的结构的电路、布局、以及逻辑设计的设计工作站的框图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。如本文所述的，术语“和/或”的使用旨在代表“可兼性或”，而术语“或”的使用旨在代表“排他性或”。
半导体器件操作通常涉及将一个器件与另一器件隔离。在平面或基于鳍(三维)的结构中，毗邻器件(诸如晶体管)可被物理隔离或电隔离。基于鳍的器件是半导体基板的表面上的三维结构。基于鳍的晶体管(其可以是基于鳍的金属氧化物半导体场效应晶体管(MOSFET))可被称为FinFET。
随着器件几何形状减小，并且附加的器件结构被添加到集成电路，器件(特别是毗邻器件)的隔离变得更加困难。在平面器件中，可使用注入工艺来将一个器件与另一器件电隔离。然而，在基于鳍的器件中，鳍的几何形状以及鳍间距使标准注入工艺无效。具体而言，掺杂FinFET的较靠近基板的部分以用于器件之间的隔离是困难的，因为鳍的有源部分抵抗注入，或者也接收注入，从而降低所尝试隔离的有效性。
掺杂鳍的较靠近基板的部分(例如，“基底”部分)将FinFET的源极和漏极与基板以及与其他器件隔离，从而允许对每个器件的更精确操作和反穿通保护。本公开的一方面描述了用掺杂氧化物来掺杂鳍的基底部分(例如，鳍的较靠近基板的该部分)。掺杂氧化物被图案化以控制鳍的接收掺杂的部分。对掺杂氧化物进行退火，这将掺杂剂原子驱入鳍的该部分中。本公开的该方面以精确的方式将反穿通掺杂纳入到基于鳍的结构的基底部分，这有助于抑制至基板和/或其他器件的鳍下(sub-fin)漏泄。
半导体制造工艺通常被分为三个部分：前端制程(FEOL)、中部制程(MOL)以及后端制程(BEOL)。前端制程包括晶片制备、隔离、阱形成、栅极图案化、间隔体、和掺杂注入。中部制程包括栅极和端子触点形成。然而，中部制程的栅极和端子触点形成是制造流程的越发有挑战的部分，尤其是对于光刻图案化而言。后端制程包括形成互连和电介质层以用于耦合到FEOL器件。这些互连可以用使用等离子体增强化学气相沉积法(PECVD)来沉积的层间电介质(ILD)材料的双镶嵌工艺来制造。
图1解说了本公开的一方面中的半导体晶片的立体图。晶片100可以是半导体晶片，或者可以是在晶片100的表面上具有一层或多层半导体材料的基板材料。当晶片100是半导体材料时，其可使用切克劳斯基(Czochralski)过程从籽晶生长，在切克劳斯基过程中籽晶被浸入半导体材料的熔池中，并且缓慢旋转并从池中被移除。熔融材料随后在晶体的取向上结晶到籽晶上。
晶片100可以是复合材料，诸如砷化镓(GaAs)或氮化镓(GaN)、诸如砷化铟镓(InGaAs)的三元材料、四元材料、或者可以是用于其他半导体材料的基板材料的任何材料。虽然许多材料本质上可以是晶体，但是多晶或非晶材料也可用于晶片100。
晶片100或者耦合到晶片100的各层可被提供有使晶片100更具导电性的材料。作为示例而非限定，硅晶片可具有添加到晶片100的磷或硼以允许电荷在晶片100中流动。这些添加剂被称为掺杂剂，并且在晶片100或晶片100的各部分内提供额外的电荷载流子(电子或空穴)。通过选择提供额外的电荷载流子的区域、提供哪种类型的电荷载流子、以及晶片100中附加的电荷载流子的量(密度)，可在晶片100中或晶片100上形成不同类型的电子器件。
晶片100具有指示该晶片100的晶向的取向102。取向102可以是如图1中所示的晶片100的平坦边缘，或者可以是槽口或其他标记以解说晶片100的晶向。取向102可指示晶片100中晶格的平面的米勒指数。
米勒指数形成晶格中结晶平面的标记系统。晶格平面可以由三个整数h、k和l指示，这些整数是晶体中平面(hkl)的米勒指数。每个指数表示基于倒易晶格矢量与方向(h,k,l)正交的平面。这些整数通常以最低项写出(例如，他们的最大公约数应为1)。米勒指数100表示与方向h正交的平面；指数010表示与方向k正交的平面，并且指数001表示与l正交的平面。对于一些晶体，使用负数(被写为指数上方的横条)，并且对于一些晶体(诸如氮化镓)，可以采用三个以上数字以充分描述不同的结晶平面。
一旦按期望处理了晶片100，就沿着切割线104分割晶片100。切割线104指示晶片100将在何处被分离或分开成多片。切割线104可限定已在晶片100上制造的各种集成电路的轮廓。
一旦限定了切割线104，晶片100就可被锯成或以其他方式分成多片以形成管芯106。每个管芯106可以是具有许多器件的集成电路或者可以是单个电子器件。管芯106(其也可被称为芯片或半导体芯片)的物理大小至少部分地取决于将晶片100分成特定大小的能力、以及管芯106被设计成包含个体器件的数量。
一旦晶片100已被分成一个或多个管芯106，管芯106就可被安装到封装中，以允许对在管芯106上制造的器件和/或集成电路的接入。封装可包括单列直插封装、双列直插封装、母板封装、倒装芯片封装、铟点/凸点封装、或者提供对管芯106的接入的其他类型的器件。还可通过线焊、探针、或者其他连接来直接对管芯106进行接入，而无需将管芯106安装到分开的封装中。
图2解说了根据本公开的一方面的管芯106的横截面视图。在管芯106中，可存在基板200，其可以是半导体材料和/或可充当对电子器件的机械支持。基板200可以是掺杂的半导体基板，其具有存在于基板200中各处的电子(指定为N沟道)或空穴(指定为P沟道)电荷载流子。用电荷载流子离子/原子对基板200的后续掺杂可改变基板200的电荷携带能力。
在基板200(例如，半导体基板)内，可存在阱202和204，这些阱可以是场效应晶体管(FET)的源极和/或漏极，或者阱202和/或204可以是具有鳍结构的FET(FinFET)的鳍结构。取决于阱202和/或204的结构和其他特性以及基板200的外围结构，阱202和/或204还可以是其他器件(例如，电阻器、电容器、二极管、或其他电子器件)。
半导体基板还可具有阱206和阱208。阱208可完全在阱206内，并且在一些情形中，可形成双极结型晶体管(BJT)。阱206还可被用作隔离阱，以将阱208与管芯106内的电场和/或磁场隔离。
可将各层(例如，210到214)添加到管芯106。层210可以是例如氧化物或绝缘层，其可将阱(例如，202-208)彼此隔离或者与管芯106上的其他器件隔离。在此类情形中，层210可以是二氧化硅、聚合物、电介质、或者另一电绝缘层。层210也可以是互连层，在该情形中，层212可包括导电材料，诸如铜、钨、铝、合金、或者其他导电或金属材料。
取决于期望的器件特性和/或各层(例如，210和214)的材料，层212也可以是电介质或导电层。层214可以是封装层，其可保护各层(例如，210和212)、以及阱202-208和基板200免受外力。作为示例而非限定，层214可以是保护管芯106免受机械损害的层，或者层214可以是保护管芯106免受电磁或辐射损害的材料层。
在管芯106上设计的电子器件可包括许多特征或结构组件。例如，管芯106可暴露于任何数量的方法以将掺杂剂传递到基板200、阱202-208中，并且如果期望，传递到层(例如，210-214)中。作为示例而非限定，管芯106可暴露于离子注入、掺杂剂原子的沉积，这些掺杂剂原子通过扩散工艺、化学气相沉积、外延生长、或其他方法被驱入晶格中。通过各层(例如，210-214)的诸部分的选择性生长、材料选择以及移除，并且通过基板200和阱202-208的选择性移除、材料选择以及掺杂剂浓度，可在本公开的范围内形成许多不同的结构和电子器件。
此外，基板200、阱202-208、以及各层(例如，210-214)可通过各种工艺被选择性地移除或添加。化学湿法蚀刻、化学机械平坦化(CMP)、等离体子蚀刻、光致抗蚀剂掩模、镶嵌工艺、以及其他方法可创建本公开的结构和器件。
图3解说了本公开的一方面中的金属氧化物半导体场效应晶体管(MOSFET)器件300的横截面视图。MOSFET器件300可具有四个输入端子。这四个输入是源极302、栅极304、漏极306和基板308。源极302和漏极306可制造为基板308中的阱202和204，或者可制造为基板308上方的区域，或者制造为管芯106上的其它层的一部分。此类其他结构可以是鳍或者从基板308的表面突出的其他结构。此外，基板308可以是管芯106上的基板200，但是基板308也可以是耦合到基板200的各层(例如，210-214)中的一层或多层。
MOSFET器件300是单极器件，这是因为取决于MOSFET的类型，电流仅由一种类型的电荷载流子(例如，电子或空穴)产生。MOSFET器件300通过控制在源极302与漏极306之间的沟道310中的电荷载流子的量来操作。电压V源极312施加于源极302，电压V栅极314施加于栅极304，并且电压V漏极316施加于漏极306。分开的电压V基板318也可施加于基板308，尽管电压V基板318可耦合到电压V源极312、电压V栅极314或电压V漏极316中的一者。
为了控制沟道310中的电荷载流子，当栅极304累积电荷时电压V栅极314在沟道310中创建电场。与在栅极304上累积的电荷相反的电荷开始在沟道310中累积。栅极绝缘体320将累积在栅极304上的电荷与源极302、漏极306以及沟道310绝缘。栅极304和沟道310(两者之间具有栅极绝缘体320)创建电容器，并且当电压V栅极314增加时，充当该电容器的一个极板的栅极304上的电荷载流子开始累积。栅极304上电荷的这种累积将相反的荷载流子吸引到沟道310中。最终，足够的电荷载流子在沟道310中累积，以提供源极302与漏极306之间的导电路径。该状况可被称为打开FET的沟道。
通过改变电压V源极312和电压V漏极316、以及它们与电压V栅极314的关系，施加于栅极304以打开沟道310的电压量可以变化。例如，电压V源极312通常具有比电压V漏极316的电位高的电位。使电压V源极312与电压V漏极316之间的电压差更大将改变用于打开沟道310的电压V栅极314的量。此外，较大的电压差将改变使电荷载流子移动通过沟道310的电动势的量，从而创建通过沟道310的较大电流。
栅极绝缘体320材料可以是氧化硅，或者可以是电介质或者具有与氧化硅不同的介电常数(k)的其他材料。此外，栅极绝缘体320可以是材料的组合或者不同的材料层。例如，栅极绝缘体320可以是氧化铝、氧化铪、氮氧化铪、氧化锆、或者这些材料的层叠和/或合金。可使用用于栅极绝缘体320的其他材料，而不会脱离本公开的范围。
通过改变用于栅极绝缘体320的材料、以及栅极绝缘体320的厚度(例如，栅极304与沟道310之间的距离)，栅极304上用于打开沟道310的电荷量可以变化。还解说了示出MOSFET器件300的各端子的符号322。对于N沟道MOSFET(使用电子作为沟道310中的电荷载流子)，向符号322中的基板308端子应用远离栅极304端子的箭头。对于p型MOSFET(使用空穴作为沟道310中的电荷载流子)，向符号322中的基板308端子应用指向栅极304端子的箭头。
栅极304也可由不同的材料制成。在一些设计中，栅极304由多结晶硅(polycrystalline silicon)制成，多结晶硅也被称为多晶硅(polysilicon)或多晶(poly)，其是硅的导电形式。虽然本文中被称为“多晶”或“多晶硅”，但金属、合金或其他导电材料也被构想为用于如本公开中所描述的栅极304的恰适材料。
在一些MOSFET设计中，在栅极绝缘体320中可能期望高k值材料，并且在此类设计中，可采用其他导电材料。作为示例而非限定，“高k金属栅极”设计可将诸如铜之类的金属用于栅极304端子。虽然被称为“金属”，但多结晶材料、合金或其他导电材料也被构想为用于如本公开中所描述的栅极304的恰适材料。
为了互连到MOSFET器件300，或者为了互连到管芯106中的其他器件(例如，半导体)，使用互连迹线或互连层。这些互连迹线可在各层(例如，210-214)中的一层或多层中，或者可以在管芯106的其他层中。
图4解说了根据本公开的一方面的晶体管。具有鳍结构的FET(FinFET400)以与针对图3所描述的MOSFET器件300类似的方式来操作。然而，FinFET 400中的鳍410生长或者以其它方式耦合到基板308。基板308可以是半导体基板或者例如包括氧化物层、氮化物层、金属氧化物层或硅层的其他类似的支承层。鳍410包括源极302和漏极306。栅极304通过栅极绝缘体320来设置在鳍410上以及基板308上。高度H鳍、宽度W鳍和长度L鳍表示鳍的尺寸。在FinFET结构中，FinFET 400的物理大小可小于图3中所示的MOSFET器件300结构。物理大小的这种减小允许在管芯106上每单位面积更多的器件。
鳍下器件隔离
随着器件几何形状减小，并且附加的器件结构被添加到集成电路，器件(特别是毗邻器件)的隔离变得更加困难。在平面器件中，可使用注入工艺来将一个器件与另一器件电隔离。然而，在基于鳍的器件中，鳍的几何形状以及鳍间距使标准注入工艺无效。具体而言，掺杂FinFET的较靠近基板的部分以用于器件之间的隔离是困难的，因为鳍的有源部分阻碍注入，或者也接收注入，从而降低所尝试隔离的有效性。
掺杂鳍的较靠近基板的部分(例如，“基底”部分)将FinFET的源极和漏极与基板以及与其他器件隔离，从而允许对每个器件的更精确操作和反穿通保护。本公开的一方面描述了用掺杂氧化物来掺杂鳍的基底部分(例如，鳍的较靠近基板的该部分)。掺杂氧化物被图案化以控制鳍的接收掺杂的部分。对掺杂氧化物进行退火，这将掺杂剂原子驱入鳍的该部分中。本公开的该方面以精确的方式将反穿通掺杂纳入到基于鳍的结构的基底部分，这有助于抑制至基板和/或其他器件中的鳍下漏泄。
图5解说了本公开的一方面中的基于鳍的结构500的横截面视图。在集成电路内，可使用基于鳍的结构。鳍510(510-1,…,510-5)由基板508支撑并且掺杂有特定类型的电荷载流子，以使得鳍510是导电的。鳍510可取决于最终器件中期望的电荷载流子的类型而掺杂有n型掺杂剂或p型掺杂剂。
图6解说了横截面视图，该横截面视图解说了根据本公开的一方面的掺杂隔离层620。在基于硅的结构中，二氧化硅可被用作为用于掺杂氧化物层的氧化物。用于掺杂隔离层620的掺杂剂可以是硼、磷、或者其他II、III、V或VI族元素，并且可基于用于基于鳍的结构中的材料。掺杂隔离层620可生长在鳍510上。在氧化物生长/沉积期间，掺杂剂可作为气体或等离子进入氧化物生长腔，并且随后将被纳入到耦合到鳍510的掺杂隔离层620中。
图7A和B解说了本公开的一方面中的掺杂隔离内衬720的横截面视图。由于掺杂剂引入，掺杂隔离内衬720不是如“纯”氧化物一样良好的绝缘体。此外，掺杂隔离内衬720可按以下方式生长：掺杂隔离内衬720太厚以至无法允许高质量隔离材料被沉积在鳍510之间。此外，掺杂隔离内衬720可能不以均匀方式生长。本发明的一方面构想掺杂隔离层620可如图7A中所示的被沉积和蚀刻，或者以精确的方式沉积/生长，其将得到图7A中所示的掺杂隔离内衬720而无需蚀刻。
另外，为了将掺杂剂引导到鳍510中，和/或为了保护其他隔离材料免受降级，可在掺杂隔离内衬720上生长或沉积分隔层730(其可以是氮化物层)。这在图7B中示出。鳍510也可取决于针对最终器件指定的电荷载流子的类型而掺杂有n型掺杂剂或p型掺杂剂。在本公开的一个方面中，在集成n型和p型金属氧化物半导体(NMOS/PMOS)基于鳍的器件时，分隔层730为相反极性掺杂提供掺杂剂阻挡层。例如，n型掺杂剂初始地被沉积在鳍510上，之后是分隔层730的沉积。接着，分隔层730和n型掺杂剂从鳍510的PMOS部分被移除，但保留在鳍510的NMOS部分上。p型掺杂剂随后被沉积在鳍510上，之后是仅在鳍510的PMOS部分上沉积分隔层730。p型掺杂剂从鳍510的NMOS部分被移除，但由于分隔层而保留在鳍510的NMOS部分上。然而，为了解说简单起见，图8-12中未示出分隔层730。
图8解说了根据本公开的一方面的隔离材料840的横截面视图。一旦将掺杂隔离层620减薄(或直接施加)到适当的厚度，就形成掺杂隔离内衬720。掺杂隔离内衬720在鳍510与基板508的相交部分处于鳍510之间具有空间。隔离材料840(诸如浅沟槽隔离(STI)材料)被沉积在这些空间中。分隔层730(如果存在的话)将在掺杂隔离内衬720与隔离材料840之间。鳍510随后被平坦化(见图9A)(其可使用化学机械平坦化(CMP)来执行)，以暴露鳍的离基板最远的部分(例如，鳍的有源部分，如图9B中所示)。
图9A解说了本公开的一方面中的凹陷隔离材料950的横截面视图。在该布置中，隔离材料840朝向基板508被蚀刻或以其他方式凹陷到某一水平，从而使鳍510与掺杂隔离内衬720(以及分隔层730，如果被沉积的话)一起被暴露。移除或蚀刻隔离材料840的该步骤是两步蚀刻工艺中的第一步骤。由于在该步骤中移除的隔离材料840的体积大于在鳍间距的基底处移除的体积，因此要精确地控制该第一蚀刻步骤是困难的。当分隔层730被沉积时，该分隔层730保护掺杂隔离内衬720免受该“粗略”或“粗糙”的蚀刻工艺。
图9B解说了在本公开的一方面中的凹陷隔离材料950和凹陷隔离内衬960的横截面视图。如果分隔层730被沉积，则该分隔层730首先被移除，从而暴露掺杂隔离内衬720。由于掺杂隔离内衬720与隔离材料840相比是薄的，并且具有与掺杂剂不同的化学成分，因此掺杂隔离内衬720可以比隔离材料840被蚀刻得更快。此外，可精确地控制掺杂隔离内衬720的移除以暴露基于鳍的结构500的有源鳍部分910的无衬部分912。
要在掺杂内衬移除期间被暴露的鳍510的量可考虑掺杂剂向上扩散，其中掺杂隔离内衬720中的掺杂剂向上以及穿过鳍510的宽度扩散。如此，将掺杂隔离内衬720蚀刻低于隔离材料840的水平形成鳍510的无衬部分912。此外，通过提供凹陷隔离内衬960，暴露比最终预期的有源鳍深度更多的鳍510，以计及向上扩散掺杂剂引入。分隔层(未示出)抵抗扩散，并且还保护凹陷隔离材料950免受掺杂剂从凹陷隔离内衬960的扩散，如图10中所示。
图10解说了根据本公开的一方面的退火工艺。一旦适当量的掺杂隔离内衬720被移除以提供凹陷隔离内衬960，就对该结构进行退火以将掺杂剂驱入鳍510中以形成掺杂部分1070。掺杂隔离内衬720中的掺杂剂是具有与鳍510中的电荷载流子不同的电荷载流子类型，这将降低基于鳍的结构500的基底部分中的鳍510的导电性。在该布置中，凹陷隔离内衬960被设置在鳍510的掺杂部分1070的侧壁上。另外，还示出了鳍510的无衬部分912。在该示例中，掺杂剂向上扩散引起无衬掺杂部分的形成，如图11中所示。
图11解说了根据本公开的一方面的沉积隔离材料840的附加层。退火将掺杂剂原子驱入鳍510中，这可得到1x 1020至5x 1020的范围中的掺杂剂密度(与鳍的电荷载流子类型相反的电荷载流子类型)。有源鳍910随后与基板508电隔离，因为现在在有源鳍910与鳍510的掺杂部分1070之间存在P-N结。另外，在鳍510的掺杂部分1070与基板508的有源表面之间提供P-N结。为了达到最终鳍高度1182，在基于鳍的结构500上沉积附加的隔离材料。这可使用标准沉积技术进行，但也可使用熔炉化学气相沉积(FCVD)来执行，这将填充各鳍之间从鳍的最靠近基板的部分到有源部分中的体积。可以控制隔离材料840的沉积来调整鳍510的所暴露高度以达到最终鳍高度1182。在该布置中，鳍510的无衬掺杂部分1180从凹陷隔离内衬960延伸到隔离材料840的表面1142。另外，隔离材料840还被设置在鳍510的无衬掺杂部分1180上。
图12解说了根据本公开的一方面的用于制造基于鳍的结构的方法1200。在框1202中，在基于鳍的结构(例如，基于鳍的结构500)的鳍(例如，鳍510)上提供掺杂隔离内衬。在框1204中，在各鳍之间并且在掺杂隔离内衬(例如，掺杂隔离内衬720)的侧壁上沉积第一层隔离材料(例如，隔离材料840)。在框1206中，将第一层隔离材料凹陷以暴露鳍上的掺杂隔离内衬的一部分。
在框1208中，蚀刻鳍上的掺杂隔离内衬以暴露鳍的有源部分。在框1210中，对掺杂隔离内衬进行退火以将掺杂隔离内衬中的掺杂剂纳入到鳍的包括无衬掺杂部分(例如，无衬掺杂部分1180)的掺杂部分(例如，掺杂部分1070)中。在框1212中，在无衬掺杂部分和第一层隔离材料上沉积第二层隔离材料至鳍的有源部分与掺杂部分之间的边界。例如，鳍510的无衬掺杂部分1180从凹陷隔离内衬960延伸到隔离材料840的表面1142。另外，隔离材料840被设置在鳍510的无衬掺杂部分1180上。
根据本公开的一方面，描述了一种基于鳍的结构。在一种配置中，该基于鳍的结构包括用于在基于鳍的结构的各鳍之间进行隔离的装置。隔离装置可以是隔离材料840。在另一方面，前述装置可以是被配置成执行由前述装置叙述的功能的任何模块或任何装备或材料。
图13是示出其中可有利地采用本公开的一方面的示例性无线通信系统1300的框图。出于解说目的，图13示出了三个远程单元1320、1330和1350以及两个基站1340。将认识到，无线通信系统可具有远多于此的远程单元和基站。远程单元1320、1330和1350包括IC设备1325A、1325C和1325B，这些IC设备包括所公开的FinFET器件。将认识到，其他设备也可包括所公开的FinFET器件，诸如基站、交换设备、以及网络装备。图13示出了从基站1340到远程单元1320、1330和1350的前向链路信号1380，以及从远程单元1320、1330和1350到基站1340的反向链路信号1390。
在图13中，远程单元1320被示为移动电话，远程单元1330被示为便携式计算机，并且远程单元1350被示为无线本地环路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装备)、或者存储或取回数据或计算机指令的其他设备、或者其组合。尽管图13解说了根据本公开的各方面的远程单元，但本公开并不限于所解说的这些示例性单元。本公开的各方面可以合适地在包括所公开的器件的许多设备中采用。
图14是解说用于基于鳍的结构(诸如以上公开的FinFET器件)的电路、布局和逻辑设计的设计工作站的框图。设计工作站1400包括硬盘1401，该硬盘1401包含操作系统软件、支持文件、以及设计软件(诸如Cadence或OrCAD)。设计工作站1400还包括促成对电路1410或基于鳍的结构1412(诸如FinFET器件)的设计的显示器1402。提供存储介质1404以用于有形地存储电路1410或基于鳍的结构1412的设计。电路1410或基于鳍的结构1412的设计可以文件格式(诸如GDSII或GERBER)被存储在存储介质1404上。存储介质1404可以是CD-ROM、DVD、硬盘、闪存、或者其他恰适设备。此外，设计工作站1400包括用于从存储介质1404接受输入或者将输出写到存储介质1404的驱动装置1403。
存储介质1404上记录的数据可指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。该数据可进一步包括与逻辑仿真相关联的逻辑验证数据，诸如时序图或网电路。在存储介质1404上提供数据通过减少用于设计半导体晶片的工艺数目来促成电路1410或基于鳍的结构1412的设计。
对于固件和/或软件实现，这些方法体系可以用执行本文所描述功能的模块(例如，规程、函数等等)来实现。有形地体现指令的机器可读介质可被用来实现本文所述的方法体系。例如，软件代码可被存储在存储器中并由处理器单元来执行。存储器可以在处理器单元内或在处理器单元外部实现。如本文所用的，术语“存储器”是指长期、短期、易失性、非易失性类型存储器、或其他存储器，而并不限于特定类型的存储器或存储器数目、或记忆存储在其上的介质的类型。
如果以固件和/或软件实现，则功能可作为一条或多条指令或代码存储在计算机可读介质上。示例包括编码有数据结构的计算机可读介质和编码有计算机程序的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是能被计算机存取的可用介质。作为示例而非限定，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来存储指令或数据结构形式的期望程序代码且能被计算机访问的其他介质；如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘常常磁性地再现数据，而碟用激光光学地再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
除了存储在计算机可读介质上，指令和/或数据还可作为包括在通信装置中的传输介质上的信号来提供。例如，通信装置可包括具有指示指令和数据的信号的收发机。这些指令和数据被配置成使一个或多个处理器实现权利要求中叙述的功能。
尽管已详细描述了本公开及其优势，但是应当理解，可在本文中作出各种改变、替代和变更而不会脱离如由所附权利要求所定义的本公开的技术。例如，诸如“上方”和“下方”之类的关系术语是关于基板或电子器件使用的。当然，如果该基板或电子器件被颠倒，则上方变成下方，反之亦然。此外，如果是侧面取向的，则上方和下方可指代基板或电子器件的侧面。而且，本申请的范围并非旨在被限定于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定配置。如本领域的普通技术人员将容易从本公开领会到的，根据本公开，可以利用现存或今后开发的与本文所描述的相应配置执行基本相同的功能或实现基本相同结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。
技术人员将进一步领会，结合本文的公开所描述的各种解说性逻辑框、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文的公开所描述的各种解说性逻辑框、模块、以及电路可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可被实现为计算设备的组合(例如，DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器，或者任何其他此类配置)。
结合本公开所描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM、闪存、ROM、EPROM、EEPROM、寄存器、硬盘、可移动盘、CD-ROM或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，所描述的功能可以在硬件、软件、固件、或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是可被通用或专用计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来携带或存储指令或数据结构形式的指定程序代码手段且能被通用或专用计算机、或者通用或专用处理器访问的任何其他介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其他远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据而碟(disc)用激光以光学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。因此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。

Claims (28)

1.一种用于隔离基板上的基于鳍的结构的掺杂部分的方法，包括：
在所述基于鳍的结构的多个鳍上沉积掺杂隔离内衬；
在所述掺杂隔离内衬的侧壁上、在所述多个鳍之间沉积第一层隔离材料；
暴露所述多个鳍上的所述掺杂隔离内衬的一部分；
蚀刻所述多个鳍上的所述掺杂隔离内衬以暴露所述多个鳍的有源部分；
将所述掺杂隔离内衬中的掺杂剂驱入所述多个鳍的包括无衬掺杂部分的所述掺杂部分中；以及
在所述多个鳍的所述无衬掺杂部分和所述第一层隔离材料上沉积第二层隔离材料至所述多个鳍的所述有源部分与所述掺杂部分之间的边界。
2.如权利要求1所述的方法，其特征在于，进一步包括：在所述第一层隔离材料与所述掺杂隔离内衬之间沉积分隔层。
3.如权利要求2所述的方法，其特征在于，所述分隔层是基于氮化物的掺杂剂阻挡层。
4.如权利要求2所述的方法，其特征在于，蚀刻所述掺杂隔离内衬进一步包括：
移除所述分隔层的一部分以暴露所述掺杂隔离内衬；以及
蚀刻所述掺杂隔离内衬以暴露所述多个鳍的所述有源部分。
5.如权利要求1所述的方法，其特征在于，进一步包括：在沉积所述第一层隔离材料之前，减薄掺杂氧化物以形成所述掺杂隔离内衬。
6.如权利要求1所述的方法，其特征在于，驱入进一步包括：对所述掺杂隔离内衬进行退火以将所述掺杂隔离内衬中的所述掺杂剂纳入到所述多个鳍的包括所述无衬掺杂部分的所述掺杂部分中。
7.如权利要求1所述的方法，其特征在于，暴露所述掺杂隔离内衬的一部分包括：将所述第一层隔离材料凹陷以暴露所述多个鳍上的所述掺杂隔离内衬的所述部分。
8.如权利要求1所述的方法，其特征在于，所述基于鳍的结构被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或固定位置数据单元中。
9.一种基于鳍的结构，包括：
在半导体基板的表面上的多个鳍，每个鳍包括邻近所述半导体基板的所述表面的掺杂部分；
隔离层，所述隔离层被设置在所述多个鳍之间和所述半导体基板的所述表面上；以及
在所述多个鳍的所述掺杂部分的侧壁上的凹陷隔离内衬，所述多个鳍的无衬掺杂部分从所述凹陷隔离内衬延伸到所述隔离层的表面，所述隔离层暴露所述多个鳍的有源部分并且被设置在所述多个鳍的所述无衬掺杂部分上。
10.如权利要求9所述的基于鳍的结构，其特征在于，进一步包括分隔层，所述分隔层被设置在所述隔离层与所述凹陷隔离内衬之间。
11.如权利要求10所述的基于鳍的结构，其特征在于，所述分隔层是基于氮化物的掺杂剂阻挡层。
12.如权利要求9所述的基于鳍的结构，其特征在于，所述凹陷隔离内衬进一步包括在所述多个鳍的所述掺杂部分的侧壁上的掺杂隔离内衬，所述掺杂隔离内衬从所述半导体基板的所述表面延伸到所述多个鳍的所述无衬掺杂部分。
13.如权利要求9所述的基于鳍的结构，其特征在于，所述隔离层包括第一层和第二层，所述第一层被设置在所述多个鳍之间，所述第二层在所述多个鳍的所述有源部分的基底处并且被设置在所述多个鳍的所述无衬掺杂部分上。
14.如权利要求9所述的基于鳍的结构，其特征在于，所述基于鳍的结构被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或固定位置数据单元中。
15.一种基于鳍的结构，包括：
在半导体基板的表面上的多个鳍，每个鳍包括邻近所述半导体基板的所述表面的掺杂部分；
用于隔离的装置，所述用于隔离的装置被设置在所述多个鳍之间和所述半导体基板的所述表面上；以及
在所述多个鳍的所述掺杂部分的侧壁上的凹陷隔离内衬，所述多个鳍的无衬掺杂部分从所述凹陷隔离内衬延伸到所述多个鳍的有源部分、所述隔离装置的表面，所述隔离装置被设置在所述多个鳍的所述无衬掺杂部分上。
16.如权利要求15所述的基于鳍的结构，其特征在于，进一步包括分隔层，所述分隔层被设置在所述隔离装置与所述凹陷隔离内衬之间。
17.如权利要求16所述的基于鳍的结构，其特征在于，所述分隔层是基于氮化物的掺杂剂阻挡层。
18.如权利要求15所述的基于鳍的结构，其特征在于，所述凹陷隔离内衬进一步包括在所述多个鳍的所述掺杂部分的侧壁上的掺杂隔离内衬，所述掺杂隔离内衬从所述半导体基板的所述表面延伸到所述多个鳍的所述无衬掺杂部分。
19.如权利要求15所述的基于鳍的结构，其特征在于，所述隔离装置包括第一层和第二层，所述第一层被设置在所述多个鳍之间，所述第二层在所述多个鳍的所述有源部分的基底处并且被设置在所述多个鳍的所述无衬掺杂部分上。
20.如权利要求15所述的基于鳍的结构，其特征在于，所述基于鳍的结构被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或固定位置数据单元中。
21.一种用于在基板上的基于鳍的结构内进行隔离的方法，包括：
用于在所述基于鳍的结构的多个鳍上沉积掺杂隔离内衬的步骤；
用于在所述掺杂隔离内衬的侧壁上、在所述多个鳍之间沉积第一层隔离材料的步骤；
用于暴露所述多个鳍上的所述掺杂隔离内衬的一部分的步骤；
用于暴露所述多个鳍的有源部分的步骤；
用于将所述掺杂隔离内衬中的掺杂剂驱入所述多个鳍的包括无衬掺杂部分的掺杂部分中的步骤；以及
用于在所述多个鳍的所述无衬掺杂部分和所述第一层隔离材料上沉积第二层隔离材料至所述多个鳍的所述有源部分与所述掺杂部分之间的边界的步骤。
22.如权利要求21所述的方法，其特征在于，进一步包括：用于在所述第一层隔离材料与所述掺杂隔离内衬之间沉积分隔层的步骤。
23.如权利要求22所述的方法，其特征在于，所述分隔层是基于氮化物的掺杂剂阻挡层。
24.如权利要求22所述的方法，其特征在于，用于蚀刻所述掺杂隔离内衬的步骤进一步包括：
用于移除所述分隔层的一部分以暴露所述掺杂隔离内衬的步骤；以及
用于蚀刻所述掺杂隔离内衬以暴露所述多个鳍的所述有源部分的步骤。
25.如权利要求21所述的方法，其特征在于，进一步包括：用于在沉积所述第一层隔离材料之前，减薄掺杂氧化物以形成所述掺杂隔离内衬的步骤。
26.如权利要求21所述的方法，其特征在于，用于驱入的步骤进一步包括：用于对所述掺杂隔离内衬进行退火以将所述掺杂隔离内衬中的所述掺杂剂纳入到所述多个鳍的包括所述无衬掺杂部分的所述掺杂部分中的步骤。
27.如权利要求21所述的方法，其特征在于，用于暴露所述掺杂隔离内衬的一部分的步骤包括：用于将所述第一层隔离材料凹陷以暴露所述多个鳍上的所述掺杂隔离内衬的所述部分的步骤。
28.如权利要求21所述的方法，其特征在于，所述基于鳍的结构被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元、和/或固定位置数据单元中。
CN201580069804.XA 2014-12-23 2015-12-03 鳍下器件隔离 Pending CN107112282A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/581,244 2014-12-23
US14/581,244 US9496181B2 (en) 2014-12-23 2014-12-23 Sub-fin device isolation
PCT/US2015/063619 WO2016105898A1 (en) 2014-12-23 2015-12-03 Sub-fin device isolation

Publications (1)

Publication Number Publication Date
CN107112282A true CN107112282A (zh) 2017-08-29

Family

ID=54849989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580069804.XA Pending CN107112282A (zh) 2014-12-23 2015-12-03 鳍下器件隔离

Country Status (3)

Country Link
US (1) US9496181B2 (zh)
CN (1) CN107112282A (zh)
WO (1) WO2016105898A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102352155B1 (ko) * 2015-04-02 2022-01-17 삼성전자주식회사 반도체 소자 및 그 제조방법
US9385218B1 (en) 2015-04-23 2016-07-05 International Business Machines Corporation Method and structure for forming dielectric isolated FinFET with improved source/drain epitaxy
CN105374878B (zh) * 2015-11-05 2018-04-13 中国科学院微电子研究所 包括带电荷穿通阻止层以降低穿通的半导体器件及其制造方法
CN106935505B (zh) * 2015-12-30 2019-09-27 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US9893185B2 (en) * 2016-02-26 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US10892335B2 (en) 2016-12-01 2021-01-12 Intel Corporation Device isolation by fixed charge
US11784239B2 (en) 2016-12-14 2023-10-10 Intel Corporation Subfin leakage suppression using fixed charge
WO2019066896A1 (en) * 2017-09-29 2019-04-04 Intel Corporation DOPED ISOLATOR CAP TO REDUCE SOURCE / DRAIN DIFFUSION OF NMOS TRANSISTORS IN GERMANIUM

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080135888A1 (en) * 2006-12-08 2008-06-12 Deok-Hyung Lee FinFET and method of manufacturing the same
US20130043563A1 (en) * 2011-08-19 2013-02-21 Keisuke Nakazawa Semiconductor device and method of manufacturing the same
US20130280883A1 (en) * 2012-04-24 2013-10-24 Globalfoundries Inc. Methods of forming bulk finfet devices so as to reduce punch through leakage currents
US20140117462A1 (en) * 2012-10-31 2014-05-01 International Business Machines Corporation Bulk finfet with punchthrough stopper region and method of fabrication

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041553B2 (en) 2004-06-02 2006-05-09 International Business Machines Corporation Process for forming a buried plate
US8735990B2 (en) 2007-02-28 2014-05-27 International Business Machines Corporation Radiation hardened FinFET
WO2010032174A1 (en) * 2008-09-16 2010-03-25 Nxp B.V. Fin field effect transistor (finfet)
US8932918B2 (en) 2012-08-29 2015-01-13 International Business Machines Corporation FinFET with self-aligned punchthrough stopper
CN104022037B (zh) 2013-02-28 2016-08-31 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
EP4224531A3 (en) 2013-09-25 2023-08-23 Tahoe Research, Ltd. Isolation well doping with solid-state diffusion sources for finfet architectures
CN104576383B (zh) 2013-10-14 2017-09-12 中国科学院微电子研究所 一种FinFET结构及其制造方法
US9219116B2 (en) * 2014-01-15 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
US9564530B2 (en) 2014-06-23 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method with solid phase diffusion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080135888A1 (en) * 2006-12-08 2008-06-12 Deok-Hyung Lee FinFET and method of manufacturing the same
US20130043563A1 (en) * 2011-08-19 2013-02-21 Keisuke Nakazawa Semiconductor device and method of manufacturing the same
US20130280883A1 (en) * 2012-04-24 2013-10-24 Globalfoundries Inc. Methods of forming bulk finfet devices so as to reduce punch through leakage currents
US20140117462A1 (en) * 2012-10-31 2014-05-01 International Business Machines Corporation Bulk finfet with punchthrough stopper region and method of fabrication

Also Published As

Publication number Publication date
US9496181B2 (en) 2016-11-15
WO2016105898A1 (en) 2016-06-30
US20160181161A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
CN107258017B (zh) 共享鳍或纳米线的场效应器件的器件隔离
CN107112282A (zh) 鳍下器件隔离
CN107112284A (zh) 触点环绕结构
US10833017B2 (en) Contact for semiconductor device
CN106663681A (zh) 具有p沟道金属氧化物半导体传输门晶体管的鳍式场效应晶体管静态随机存取存储器器件
CN106575621A (zh) N沟道场效应晶体管中的应力
US20200035674A1 (en) Gate cut last processing with self-aligned spacer
CN103378160B (zh) 与鳍式场效应晶体管技术兼容的器件结构
US10665678B2 (en) Transistor with fluorinated graphene spacer
US10354955B2 (en) Graphene as interlayer dielectric
US20200185384A1 (en) Horizontal gate-all-around (gaa) field effect transistor (fet) for complementary metal oxide semiconductor (cmos) integration
CN106796393B (zh) 用于垂直结构的半节点缩放
CN111164750A (zh) 包含负电容材料的mim电容器
CN107690688A (zh) 具有不对称端子的电容器结构
US9984029B2 (en) Variable interconnect pitch for improved performance
EP3631861A1 (en) Transistor with low resistivity carbon alloy
CN107431043A (zh) 选择性模拟和射频性能修改

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170829

WD01 Invention patent application deemed withdrawn after publication