JP2018530915A - 背面結合型対称バラクタ構造 - Google Patents

背面結合型対称バラクタ構造 Download PDF

Info

Publication number
JP2018530915A
JP2018530915A JP2018512898A JP2018512898A JP2018530915A JP 2018530915 A JP2018530915 A JP 2018530915A JP 2018512898 A JP2018512898 A JP 2018512898A JP 2018512898 A JP2018512898 A JP 2018512898A JP 2018530915 A JP2018530915 A JP 2018530915A
Authority
JP
Japan
Prior art keywords
varactor
component
symmetric
layer
varactor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018512898A
Other languages
English (en)
Other versions
JP6396624B1 (ja
Inventor
デイク・ダニエル・キム
デイヴィッド・フランシス・バーディ
ジェ−シュン・ジェフリー・ラン
チャンハン・ホビー・ユン
ジョンヘ・キム
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Application granted granted Critical
Publication of JP6396624B1 publication Critical patent/JP6396624B1/ja
Publication of JP2018530915A publication Critical patent/JP2018530915A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H10D84/215—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors of only varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/64—Variable-capacitance diodes, e.g. varactors 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

対称バラクタ構造は、第１のバラクタ構成要素を含むことができる。第１のバラクタ構成要素は、第２の板として動作するゲート、誘電体層として動作するゲート酸化物層、およびエリア変調コンデンサである第１の板として動作するボディを含むことができる。加えて、ドープ領域が、第１のバラクタ構成要素のボディを取り囲むことができる。第１のバラクタ構成要素は、背面で分離層によって支持されてよい。対称バラクタ構造はまた、第１のバラクタ構成要素の背面に背面導電層を通じて電気的に結合された第２のバラクタ構成要素を含むことができる。

Description

本開示の態様は、半導体デバイスに関し、より詳細には、背面結合型対称バラクタ構造に関する。
集積回路（ＩＣ）の半導体作製のためのプロセスフローは、フロントエンドオブライン（ＦＥＯＬ）、ミドルオブライン（ＭＯＬ）、およびバックエンドオブライン（ＢＥＯＬ）プロセスを含む場合がある。フロントエンドオブラインプロセスは、ウエハ準備、絶縁、ウェル形成、ゲートパターニング、スペーサ、エクステンションおよびソース／ドレイン注入、シリサイド形成、ならびにデュアルストレスライナ形成を含むことができる。ミドルオブラインプロセスは、ゲートコンタクト形成を含むことができる。ミドルオブライン層は、次のものに限定されないが、半導体デバイストランジスタまたは他の類似の能動デバイスに近接する、ミドルオブラインコンタクト、ビア、または他の層を含むことができる。バックエンドオブラインプロセスは、フロントエンドオブラインプロセスおよびミドルオブラインプロセスの間に作成された半導体デバイスを相互接続するための、一連のウエハ処理ステップを含むことができる。現代の半導体チップ製品の首尾よい作製は、材料と採用されるプロセスとの間の相互作用を必要とする。
モバイル無線周波数（ＲＦ）チップ設計（たとえばモバイルＲＦトランシーバ）は、コストおよび電力消費の考慮事項のため、ディープサブミクロンプロセスノードに移行している。モバイルＲＦトランシーバの設計の複雑さは、通信機能強化をサポートするための追加回路機能によって、さらに複雑になっている。モバイルＲＦトランシーバにとってのさらなる設計課題には、不整合、雑音、および他の性能考慮事項を含む、アナログ／ＲＦ性能考慮事項が含まれる。これらのモバイルＲＦトランシーバの設計には、たとえば電圧制御発振器を提供するための電圧制御静電容量および／またはチューナブルコンデンサ（たとえばバラクタ）の使用が含まれる。バラクタは、可変容量ダイオードとしても知られている場合がある。
対称バラクタ構造は、第１のバラクタ構成要素を含むことができる。第１のバラクタ構成要素は、第２の板として動作するゲート、誘電体層として動作するゲート酸化物層、およびエリア変調コンデンサである第１の板として動作するボディを含むことができる。加えて、ドープ領域が、第１のバラクタ構成要素のボディを取り囲むことができる。第１のバラクタ構成要素は、背面で分離層によって支持されてよい。対称バラクタ構造はまた、第１のバラクタ構成要素の背面に背面導電層を通じて電気的に結合された第２のバラクタ構成要素を含むことができる。
対称バラクタ構造を作製する方法は、第１のバラクタ構成要素を、分離層上に、対称バラクタ構造の第２のバラクタ構成要素に隣接して作製するステップを含む。方法はまた、第１のバラクタ構成要素のボディおよび第２のバラクタ構成要素のボディを露出させるように、対称バラクタ構造を薄化するステップを含む。方法はさらに、第１のバラクタ構成要素のボディと第２のバラクタ構成要素のボディを結合するように、導電層を堆積およびパターニングするステップを含む。
対称バラクタ構造は、第１のバラクタ構成要素を含むことができる。第１のバラクタ構成要素は、第２の板として動作するゲート、誘電体層として動作するゲート酸化物層、およびエリア変調コンデンサである第１の板として動作するボディを含むことができる。加えて、ドープ領域が、第１のバラクタ構成要素のボディを取り囲むことができる。第１のバラクタ構成要素は、背面で分離層によって支持されてよい。対称バラクタ構造はまた、第２のバラクタ構成要素を含むことができる。対称バラクタ構造はさらに、第２のバラクタ構成要素を第１のバラクタ構成要素の背面に電気的に結合するための手段を含むことができる。
上記では、後続の詳細な説明をより深く理解することができるように、本開示の特徴および技術的利点について、かなり大まかに概説してきた。本開示の追加の特徴および利点について以下において説明する。本開示が、本開示と同じ目的を果たすための他の構造を変更または設計するための基礎として容易に利用できることを、当業者は理解されたい。そのような同等な構成が、添付の特許請求の範囲に記載されるような本開示の教示から逸脱しないことも、当業者には理解されたい。本開示の構成と動作方法の両方に関して本開示の特徴になると考えられる新規の特徴が、さらなる目的および利点とともに、以下の説明を添付の図と併せて検討することからより十分に理解されるであろう。しかしながら、図の各々が、例示および説明のために提供されるにすぎず、本開示の範囲を定めるものではないことは明確に理解されたい。
本開示についてより完全に理解できるように、次に、添付の図面とともに以下の説明を参照する。
本開示の一態様における半導体ウエハの斜視図である。 本開示の一態様によるダイの断面図である。 本開示の一態様によるバラクタを示す図である。 本開示の態様による対称バラクタ構造を示す図である。 本開示の一態様による対称バラクタ構造を作製するための方法を示すプロセス流れ図である。 本開示の構成が有利に使用される場合がある例示的なワイヤレス通信システムを示すブロック図である。 一構成による半導体構成要素の回路、レイアウト、および論理設計に使用される設計用ワークステーションを示すブロック図である。
添付の図面に関して以下に記載される詳細な説明は、種々の構成について説明することを意図しており、本明細書において説明する概念が実践される場合がある唯一の構成を表すことは意図しない。詳細な説明は、様々な概念を十分に理解できるようにするための具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしに実施できることは当業者には明らかであろう。場合によっては、そのような概念を曖昧にするのを避けるために、よく知られている構造および構成要素がブロック図の形で示される。本明細書において説明されるときに、「および／または」という用語の使用は、「包含的論理和」を表すことが意図されており、「または」という用語の使用は、「排他的論理和」を表すことが意図されている。
モバイル無線周波数（ＲＦ）チップ設計（たとえばモバイルＲＦトランシーバ）は、コストおよび電力消費の考慮事項のため、ディープサブミクロンプロセスノードに移行している。モバイルＲＦトランシーバの設計の複雑さは、キャリアアグリゲーションなどの通信機能強化をサポートするための追加回路機能によって、さらに複雑になっている。モバイルＲＦトランシーバにとってのさらなる設計課題には、不整合、雑音、および他の性能考慮事項を含む、アナログ／ＲＦ性能考慮事項が含まれる。これらのモバイルＲＦトランシーバの設計には、たとえば電圧制御発振器を提供するための電圧制御静電容量および／またはチューナブルコンデンサ（たとえばバラクタ）の使用が含まれる。バラクタは、可変容量ダイオードとしても知られている場合がある。
バラクタは、間隔の狭いコンデンサ板間の電界にエネルギー（たとえば電荷）を静電容量値に従って蓄積するのに使用される電気デバイスの例である。この静電容量値は、ある電圧でコンデンサによって蓄積される電荷の量の尺度を提供する。また、コンデンサは高周波信号と低周波信号との間の区別を可能にするので、コンデンサは、その電荷蓄積能力に加えて、電子フィルタとしても有用である。しかしながら、従来のバラクタでは、板幅が変調して、コンデンサ板間に形成される電界を変化させる。このバラクタは、同調回路で使用することのできる、電気的に制御可能な静電容量を実証している。バラクタの使用は（たとえば小サイズおよびコスト低減のため）多くの適用分野で有利であるが、バラクタは、非対称デバイスであるので、一般により低いクオリティ（Ｑ）ファクタおよび非直線性を呈する。
直線性は、モバイルＲＦチップ設計における重要なファクタである。直線性は、出力信号が入力信号に正比例して変化する回路挙動を指すことができる。直線性デバイスでは、入力信号の強度に関係なく、出力対入力の信号振幅比は同じでなければならない。述べたように、バラクタは、非対称デバイスの一例である。たとえば、従来の標準的な相補型金属酸化膜半導体（ＣＭＯＳ）バラクタは、完全対称バラクタを実現することができない。対称性のこの欠如が、標準的なＣＭＯＳバラクタに２次高調波および３次高調波を発生させ、それが、ＲＦシステムで使用されるときに信号リークを生じる。特に、ＲＦシステムで非対称デバイスを使用すると、デバイスによる非直線性が生じ、それが、ＲＦシステムの同調性を妨げる。
本開示の様々な態様は、背面結合型対称バラクタの作製のための技法を提供する。背面結合型対称バラクタの半導体作製のためのプロセスフローは、フロントエンドオブライン（ＦＥＯＬ）プロセス、ミドルオブライン（ＭＯＬ）プロセス、およびバックエンドオブライン（ＢＥＯＬ）プロセスを含む場合がある。「層」という用語は、膜を含み、別段述べられていない限り、垂直厚または水平厚を示すものと解釈されるべきではないことは理解されよう。本明細書において説明されるように、「基板」という用語は、ダイシングされたウエハの基板を指す場合もあり、あるいはダイシングされていないウエハの基板を指す場合もある。同様に、チップおよびダイという用語は、入れ換えることによって信頼性が失われない限り、互換的に使用することができる。
本開示の態様では、対称バラクタ構造について説明する。一配置構成では、第１のバラクタ構成が、第２の板として動作するゲート、誘電体層として動作するゲート酸化物層、および板エリア変調コンデンサである第１の板として動作するボディを含む。加えて、ドープ領域がボディを取り囲み、第１のバラクタ構成要素は、背面で分離層によって支持される。本開示のこの態様では、バラクタは、バラクタのボディによってもたらされる板エリア内にエリア変調コンデンサを含み、それが、制御ポートから受領した、板エリア変調コンデンサを制御するためのバイアス電圧に基づいて変調する。加えて、第２のバラクタ構成要素が、第１のバラクタの背面に背面導電層を通じて電気的に結合され、それにより、単一バラクタ構成要素によって引き起こされる２次高調波が打ち消される。
この配置構成では、第２のバラクタ構成要素は、複製（たとえばサイアミーズ（Ｓｉａｍｅｓｅ））バラクタとすることができ、この場合、第２のバラクタ構成要素のボディが第１のバラクタ構成要素のボディに結合されて、対称バラクタがもたらされる。第１のバラクタ構成要素および第２のバラクタ構成要素に対する信号ポートと制御ポートを分けることによって、背面接続が、ＲＦシステム内でのどんな２次高調波も打ち消す対称バラクタを可能にする。加えて、第１のバラクタ構成要素および第２のバラクタ構成要素の板エリア変調コンデンサ能力が、コンデンサの直線性を改善する。加えて、分かれた制御ポートと信号ポートが、制御対信号のより高度の分離および直線性を可能にする。加えて、背面導電層の厚さの増大によって、高いＱファクタの背面結合型対称バラクタがもたらされる。対称バラクタ構造は、第１のバラクタ構成要素および第２のバラクタ構成要素のためエリアペナルティを被るが、Ｑファクタの改善を呈することができる。
図１は、本開示の一態様における半導体ウエハの斜視図である。ウエハ１００は、半導体ウエハであってよく、あるいはウエハ１００の表面上に半導体材料の１つまたは複数の層を有する基板材料であってもよい。ウエハ１００は、半導体材料であるとき、チョクラルスキー法を使用してシード結晶から成長させてもよく、その場合、シード結晶を半導体材料の溶融槽に浸漬させ、低速で回転させ、槽から取り出す。すると、この溶融材料は、シード結晶上に結晶の向きに結晶化する。
ウエハ１００は、ガリウムヒ素（ＧａＡｓ）または窒化ガリウム（ＧａＮ）などの複合材料、インジウムガリウムヒ素（ＩｎＧａＡｓ）などの３元材料、４元材料、あるいは他の半導体材料用の基板材料とすることができる任意の材料であってもよい。多くの材料は本質的に結晶性を有する場合があるが、多結晶材料またはアモルファス材料がウエハ１００に使用されてもよい。
ウエハ１００またはウエハ１００に結合された層は、ウエハ１００の導電性を向上させる材料を備えてもよい。たとえば、限定としてではなく、シリコンウエハは、電荷がウエハ１００内を流れるのを可能にするようにウエハ１００に添加されたリンまたはホウ素を有してもよい。これらの添加剤は、ドーパントと呼ばれ、ウエハ１００またはウエハ１００の一部内に余分な電荷担体（電子またはホールのいずれか）を生成する。余分な電荷担体が生成される領域、どの種類の電荷担体が生成されるか、およびウエハ１００における追加の電荷担体の量（密度）を選択することによって、ウエハ１００内またはウエハ１００上に様々に異なる種類の電子デバイスが形成されてもよい。
ウエハ１００は、ウエハ１００の結晶配向を示す配向１０２を有する。配向１０２は、図１に示すようにウエハ１００の平坦な縁部であっても、あるいはウエハ１００の結晶配向を示すための切欠きまたは他の表示であってもよい。配向１０２は、ウエハ１００内の結晶格子の平面に関するミラー指数を示す場合がある。
ウエハ１００は、必要に応じて加工された後、ダイシングライン１０４に沿って分割される。ダイシングライン１０４は、ウエハ１００をどこで分割または分離すべきであるかを示す。ダイシングライン１０４は、ウエハ１００上に作製された様々な集積回路の輪郭を画定してもよい。
ダイシングライン１０４が画定された後、ウエハ１００は、いくつかの部片として切断されるかまたはその他の方法によって分離されダイ１０６が形成される。各ダイ１０６は、多数のデバイスを有する集積回路であってもよく、あるいは単一の電子デバイスであってもよい。ダイ１０６の物理的サイズは、チップまたは半導体チップと呼ばれる場合もあり、ウエハ１００を特定のサイズに分離する能力ならびにダイ１０６が含むように設計される個々のデバイスの数に少なくとも部分的に依存する。
ウエハ１００が１つまたは複数のダイ１０６に分離された後、ダイ１０６はパッケージ内に実装され、ダイ１０６上に作製されたデバイスおよび／または集積回路の取り扱いを可能にしてもよい。パッケージには、シングルインラインパッケージ、デュアルインラインパッケージ、マザーボードパッケージ、フリップチップパッケージ、インジウムドット／バンプパッケージ、またはダイ１０６の取り扱いを可能にする他の種類のデバイスを含めてもよい。ダイ１０６は、ダイ１０６を別個のパッケージに実装されることなくワイヤボンディング、プローブ、または他の接続部を通して直接取り扱われてもよい。
図２は、本開示の一態様によるダイ１０６の断面図を示す。ダイ１０６には、基板２００が存在してもよく、基板２００は、半導体材料であり、ならびに／あるいは電子デバイス用の機械的支持体として働いてもよい。基板２００は、基板２００全体にわたって存在する（Ｎ−チャネルと呼ばれる）電子電荷担体または（Ｐ−チャネルと呼ばれる）ホール電荷担体のいずれかを有するドープされた半導体基板であってもよい。その後基板２００に電荷担体イオン／原子をドープして基板２００の電荷担持機能を変更してもよい。
基板２００（たとえば、半導体基板）内に、ウェル２０２および２０４が存在してもよく、ウェル２０２および２０４は、電界効果トランジスタ（ＦＥＴ）のソースおよび／またはドレインであってもよく、あるいはフィン構造ＦＥＴ（ＦｉｎＦＥＴ）のフィン構造であってもよい。ウェル２０２および／または２０４は、ウェル２０２および／または２０４の構造およびその他の特性ならびに基板２００の周囲構造に応じて他のデバイス（たとえば、レジスタ、キャパシタ、ダイオード、または他の電子デバイス）であってもよい。
半導体基板は、ウェル２０６とウェル２０８とを有してもよい。ウェル２０８は、完全にウェル２０６内に位置してもよく、場合によっては、バイポーラ接合トランジスタ（ＢＪＴ）を形成してもよい。ウェル２０６は、ダイ１０６内の電界および／または磁界からウェル２０８を分離するための分離ウェルとして使用されてもよい。
ダイ１０６に各層（たとえば、２１０〜２１４）が追加されてもよい。層２１０はたとえば、ウェル（たとえば、２０２〜２０８）を互いに分離するかまたはダイ１０６上の他のデバイスから分離する場合がある酸化物層または絶縁層であってもよい。そのような場合、層２１０は、二酸化ケイ素、ポリマー、誘電体、または別の絶縁層であってもよい。層２１０は、配線層であってもよく、その場合、層２１０は、銅、タングステン、アルミニウム、合金、またはその他の導電材料もしくは金属材料などの導電材料を含んでもよい。
層２１２は、層（たとえば、２１０および２１４）の所望のデバイス特性および／または材料に応じて誘電体層であってもあるいは導電層であってもよい。層２１４はカプセル化層であってもよく、カプセル化層は、外部の力から各層（たとえば、２１０および２１２）ならびにウェル２０２〜２０８および基板２００を保護する場合がある。たとえば、限定としてではなく、層２１４はダイ１０６を機械的損傷から保護する層であってもよく、あるいは層２１４は、電磁損傷または放射損傷からダイ１０６を保護する材料の層であってもよい。
ダイ１０６上に構成された電子デバイスは、多数のフィーチャまたは構造構成要素を備えてもよい。たとえば、ダイ１０６には、基板２００、ウェル２０２〜２０８、および必要に応じて各層（たとえば、２１０〜２１４）にドーパントを加えるために任意の数の方法が実施されてもよい。たとえば、限定としてではなく、ダイ１０６には、イオン注入、拡散プロセスを通じて結晶格子に打ち込まれるドーパント原子の堆積、化学気相堆積、エピタキシャル成長、またはその他の方法が実施されてもよい。各層（たとえば、２１０〜２１４）の選択的成長、材料選択、および一部の除去、ならびに基板２００およびウェル２０２〜２０８の選択的な除去、材料選択、およびドーパント濃度によって、本開示の範囲内において多数の異なる構造および電子デバイスが形成されてもよい。
さらに、基板２００、ウェル２０２〜２０８、および各層（たとえば、２１０〜２１４）は、様々なプロセスによって選択的に除去または追加されてもよい。化学ウェットエッチング、化学機械平坦化（ＣＭＰ）、プラズマエッチング、フォトレジストマスキング、ダマシンプロセス、およびその他の方法によって本開示の構造およびデバイスを作製してもよい。
図３は、本開示の一態様による相補型金属酸化膜半導体（ＣＭＯＳ）バラクタ３００を示す。代表的に、ＣＭＯＳバラクタ３００は、金属−絶縁体−金属（ＭＩＭ）コンデンサ３１０の、第２の板３１４として動作するゲート、誘電体層３１３として動作するゲート酸化物層、および第１の板３１２として動作するボディを含む。加えて、ＭＩＭコンデンサ３１０の第１の板３１２と第２の板３１４との間の距離を変調させて、可変静電容量をもたらすために、第１のドープ領域３１６および第２のドープ領域３１８が、第１の板３１２（たとえばボディ）を取り囲む。ＣＭＯＳバラクタ３００は、背面で基板３０２（たとえばハンドルシリコン（Ｓｉ））上の分離層３０４（たとえば埋込み酸化物層）によって支持される。ＣＭＯＳバラクタ３００では、板幅が変調して、コンデンサ板間に形成される電界を変化させ、それにより、第１の板３１２と第２の板３１４との間の距離が調整される。
図３に示すように、入力ノード３１５ならびに出力ノード３１７および出力ノード３１９に従って、第１の板３１２が変調されて、第１の板３１２と第２の板３１４との間に形成される電界が変化する。ＭＩＭコンデンサ３１０の静電容量は一般に、誘電体層３１３の厚さによって制御される。しかしながら、ＣＭＯＳバラクタ３００では、静電容量は、入力ノード３１５と出力ノード３１７および出力ノード３１９との間の反転および空乏に従って調整され、これは事実上ダイオードとして動作する。残念なことに、第１の板３１２と第２の板３１４との間の距離を変化させることによって動作するこの可変容量ダイオードは、非直線性である。
さらに、ＣＭＯＳバラクタ３００はまた、基板３０２と分離層３０４との間に寄生ダイオード３２０を呈する。寄生ダイオード３２０は、基板３０２と分離層３０４をつなぎ合わせるために使用される接合プロセスによるものである。その結果、寄生ダイオード３２０はウエハ全体に及び、それにより、ウエハによって支えられているすべてのデバイスに影響が及ぶ。ＭＩＭコンデンサ３１０および寄生ダイオード３２０によって呈されるダイオードのため、ＣＭＯＳバラクタ３００は対称性を達成することができないようになっている。すなわち、ＣＭＯＳバラクタ３００によって受領されるどんな入力信号も、信号強度にかかわらず歪んでしまう。
残念なことに、ＣＭＯＳバラクタ３００の非対称性は、２次高調波、３次高調波、および４次高調波を発生させ、それが、ＲＦシステムで使用されるときに信号リークを引き起こす。特に、ＲＦシステムで非対称デバイスを使用すると、非対称デバイスによる非直線性が生じ、それが、ＲＦシステムの同調性を妨げる。たとえば、ＣＭＯＳバラクタ３００が、キャリアアグリゲーションをサポートするＲＦトランシーバで使用されるとき、疑似高調波が、キャリアアグリゲーションの多重送受信機能に使用されるチャネルバンドとオーバーラップするおそれがある。すなわち、２次高調波が、キャリアアグリゲーションに使用される第２のバンドとオーバーラップするおそれがあり、３次高調波が、キャリアアグリゲーションに使用される第３のバンドとオーバーラップするおそれがある。
図４は、本開示の態様による対称バラクタ構造４００を示す。本開示のこの態様では、第１のバラクタ構成要素４１０が、第２のバラクタ構成要素４２０に隣接して、サイアミーズ構成で配置構成される。サイアミーズ構成の対称バラクタ構造４００によってもたらされる対称性は、２次高調波を打ち消す。対称バラクタ構造４００は、第１のバラクタ構成要素４１０を第２のバラクタ構成要素４２０に結合する背面導電層４３０を通じて、対称バラクタをもたらす。
薄化および背面導電性相互接続プロセスによって、背面導電層４３０を形成することができる。背面導電層４３０が、第１のバラクタ構成要素４１０を第２のバラクタ構成要素４２０に電気的に結合し、それにより、コストが低減しＱファクタが増大した対称バラクタがもたらされる。たとえば、導電性相互接続層（たとえば２０ミクロン厚さの銅（Ｃｕ））は、抵抗の低減した、薄膜ベースの背面導電性相互接続（たとえば銅トレース）をもたらす。第１のバラクタ構成要素４１０のボディ（Ｂ）を第２のバラクタ構成要素４２０のボディＢに接続することによって、側方信号損失が低減される。側方信号損失がＱファクタを劣化させるので、対称バラクタ構造の活性領域内での側方信号損失を低減させることは、重要である。
代表的に、第１のバラクタ構成要素４１０は、第２の板４１４として動作するゲート（Ｇ）、誘電体層４１３として動作するゲート酸化物層（Ｇｏｘ）、およびエリア変調コンデンサである第１の板４１２として動作するボディ（Ｂ）を含む。第１のバラクタ構成要素４１０はまた、第１のバラクタ構成要素４１０の第１の板４１２（たとえばボディＢ）を取り囲む第１のドープ領域４１６および第２のドープ領域４１８を含む。この配置構成では、第１のバラクタ構成要素４１０が、背面で分離層４０６によって支持される。分離層４０６は、埋込み酸化物（ＢＯＸ）層とすることができる。
本開示のこの態様では、第２のバラクタ構成要素４２０が、第１のバラクタ構成要素４１０の背面に背面導電層４３０を通じて電気的に結合される。第２のバラクタ構成要素４２０は、第２の板４２４として動作するゲート（Ｇ）、誘電体層４２３として動作するゲート酸化物層（Ｇｏｘ）、およびエリア変調コンデンサである第１の板４２２として動作するボディ（Ｂ）を含む。第２のバラクタ構成要素４２０はまた、第２のバラクタ構成要素４２０の第１の板４２２（たとえばボディＢ）を取り囲む第１のドープ領域４２６および第２のドープ領域４２８を含む。この配置構成では、第２のバラクタ構成要素４２０も、背面で分離層４０６によって支持される。
背面結合型バラクタはまた、第１のバラクタ構成要素４１０のゲートＧのゲートコンタクト４１５に結合された第１の信号ポート４４０を含む。加えて、第１の制御ポート４５０が、第１のドープ領域４１６の第１の拡散コンタクト４１７、および第２のドープ領域４１８の第２の拡散コンタクト４１９に結合される。この配置構成では、第１の信号ポート４４０が第１の制御ポート４５０から分離されている。背面結合型バラクタはさらに、第２のバラクタ構成要素４２０のゲートＧのゲートコンタクト４２５に結合された第２の信号ポート４４２を含む。加えて、第２の制御ポート４５２が、第１のドープ領域４２６の第１の拡散コンタクト４２７、および第２のドープ領域４２８の第２の拡散コンタクト４２９に結合される。この配置構成では、第２の信号ポート４４２も、第２の制御ポート４５２から分離されている。第１の信号ポート４４０および／または第２の信号ポート４４２への入力信号は、ＲＦ信号とすることができる。加えて、第１の制御ポート４５０および／または第２の制御ポート４５２への制御信号は、ＤＣ制御信号とすることができる。
この配置構成では、第１のバラクタ構成要素４１０の第２のドープ領域４１８が、第２のバラクタ構成要素４２０の第１のドープ領域４２６から、浅いトレンチ分離（ＳＴＩ）領域４０８によって隔てられている。加えて、背面導電層４３０が、パッシベーション層４０４によって覆われており、パッシベーション層４０４は、基板４０２に接合されている。この配置構成では、第１のバラクタ構成要素４１０および第２のバラクタ構成要素４２０は、ガラス、水晶、シリコン、ポリマー、または他の類似の絶縁体材料から構成されてよい基板によって、支持される。本開示の一態様では、パッシベーション層４０４にこの基板４０２を接合することによって、図３に示すＣＭＯＳバラクタ３００に付随する寄生ダイオード３２０がなくなる。
動作の際には、第１のバラクタ構成要素４１０の第１の板４１２によってもたらされる板エリアが、第１の制御ポート４５０から受領したバイアス電圧に基づいて変調する。同様に、第２のバラクタ構成要素４２０の第１の板４２２によってもたらされる板エリアも、第２の制御ポート４５２から受領したバイアス電圧に基づいて変調する。たとえば、第１のバラクタ構成要素４１０のボディＢを通る開口が、ボディＢを通過する信号にほとんど影響を及ぼさないように、第１のドープ領域４１６および第２のドープ領域４１８に印加されたバイアス電圧に従って変調する。
この配置構成では、ボディＢは、部分空乏浮遊ボディとして作製されてよい。この配置構成は、誘電体層４１３および誘電体層４２３の幅を維持しながら、可変静電容量をもたらす。すなわち、図３のＣＭＯＳバラクタ３００と同様に第１の板と第２の板との間の距離を変調するのとは対照的に、第１の板４１２と第２の板４１４との間の距離、ならびに第１の板４２２と第２の板４２４との間の距離は、維持される。第１の板４１２および第２の板４２４によってもたらされる板エリア変調は、拡散領域（たとえば４１６、４１８、４２６、４２８）およびコンタクト（たとえば４１７、４１９、４２７、４２９）からの信号経路損失を低減させる。信号経路損失を回避することによって、対称バラクタ構造４００は、高性能ＲＦチューナブルデバイスを可能にするための対称性と直線性の両方をもたらす。
第１のバラクタ構成要素４１０および第２のバラクタ構成要素４２０を含む対称バラクタ構造４００は、高性能ＲＦチューナブルデバイスを可能にするために回路内に集積されてよい。回路は、次のものに限定されないが、電力増幅器（ＰＡ）、発振器（たとえば電圧制御発振器（ＶＣＯ））、ＲＦチューナ、ＲＦトランシーバ、マルチプレクサ、ＲＦ回路ダイ、または、ＲＦスイッチなど、他の類似のＲＦ通信回路を含んでよい。対称バラクタ構造４００は、モバイルＲＦトランシーバ内に集積されると、直線性ならびに大幅なＱファクタの改善を呈することができる。
図４の配置構成に示されているが、対称バラクタ構造４００はこの配置構成に限定されないことを認識されたい。さらに、絶えず縮小するプロセスノードとは対照的に、対称バラクタ構造４００は、より大きいプロセスノードで作製されてよい。たとえば、対称バラクタ構造４００は、１８０ナノメートルプロセスノードを使用して作製されてよい。その結果、対称バラクタ構造４００の第１のバラクタ構成要素４１０および第２のバラクタ構成要素４２０によって被るエリアペナルティは、無視できるものになり、したがって、直線性の改善を優先して犠牲となる。
図５は、本開示の態様による対称バラクタ構造を作製する方法５００を示す流れ図である。ブロック５０２で、第１のバラクタ構成要素が、背面結合型バラクタ構造の第２のバラクタ構成要素に隣接して作製される。たとえば、図４に示すように、第１のバラクタ構成要素４１０の背面が、第２のバラクタ構成要素４２０に隣接して、サイアミーズ構成で配置構成される。この配置構成では、第１のバラクタ構成要素４１０と第２のバラクタ構成要素４２０は、同じ構成を有する。
再び図５を参照すると、ブロック５０４で、第１のバラクタ構成要素のボディおよび第２のバラクタ構成要素のボディを露出させるように、バラクタ構造が薄化される。たとえば、図４に示すように、第１のバラクタ構成要素４１０のボディＢを露出させるように、対称バラクタ構造４００の背面が薄化される。加えて、対称バラクタ構造４００の背面の薄化は、第２のバラクタ構成要素４２０のボディＢも露出させる。第１のバラクタ構成要素４１０のボディＢおよび第２のバラクタ構成要素４２０のボディＢは、露出された後、対称背面コンタクト構造を使用することによって電気的に結合されてよい。
ブロック５０６で、第１のバラクタ構成要素のボディと第２のバラクタ構成要素のボディを電気的に結合するように、導電層が堆積およびパターニングされる。図４に示すように、背面導電層４３０は、第１のバラクタ構成要素４１０を第２のバラクタ構成要素４２０に電気的に結合する。一配置構成では、背面導電層４３０は、再配線層を使用して作製される。たとえば、第１のバラクタ構成要素４１０のボディＢと第２のバラクタ構成要素４２０のボディＢを結合するように、背面導電層４３０として再配線層（ＲＤＬ）が堆積およびパターニングされてよい。背面導電層４３０上に、パッシベーション層４０４が堆積およびパターニングされてよい。パッシベーション層４０４に基板４０２を接合することによって、対称バラクタ構造４００が完成する。本開示の一態様では、パッシベーション層４０４に基板４０２を接合することによって、図３に示すＣＭＯＳバラクタ３００に付随する寄生ダイオード３２０がなくなる。
背面導電層４３０が、対称背面コンタクト構造をもたらし、これが、コストが低減しＱファクタが増大した対称バラクタを可能にする。たとえば、導電性相互接続層（たとえば２０ミクロン厚さの銅（Ｃｕ））を背面導電層４３０として使用することによって、抵抗の低減した、薄膜ベースの背面導電性相互接続（たとえば銅トレース）がもたらされる。第１のバラクタ構成要素４１０のボディ（Ｂ）を第２のバラクタ構成要素４２０のボディＢに接続することによって、側方信号損失が低減される。側方信号損失がＱファクタを劣化させるので、対称バラクタ構造４００の活性領域内での側方信号損失を低減させることは、重要である。
一構成では、対称バラクタ構造について説明する。対称バラクタ構造は、第２のバラクタ構成要素を第１のバラクタ構成要素の背面に電気的に結合するための手段を含む。本開示の一態様では、電気的結合手段は、電気的結合手段によって具陳される機能を実施するように構成された、図４の背面導電層４３０である。別の態様では、前述の手段は、前述の手段によって具陳される機能を実施するように構成された、デバイスまたは任意の層とすることができる。
本開示の態様では、背面結合型対称バラクタについて説明する。一配置構成では、第１のバラクタ（第１のバラクタ構成要素とも呼ばれる）が、第２の板として動作するゲート、誘電体層として動作するゲート酸化物層、および板エリア変調コンデンサである第１の板として動作するボディを含む。加えて、ドープ領域がボディを取り囲み、第１のバラクタは、背面で分離層によって支持される。本開示の一態様では、バラクタは、バラクタのボディによってもたらされる板エリア内にエリア変調コンデンサを含み、それが、制御ポートから受領した、板エリア変調コンデンサを制御するためのバイアス電圧に基づいて変調する。加えて、第２のバラクタ（第２のバラクタ構成要素とも呼ばれる）が、第１のバラクタの背面に背面導電層を通じて電気的に結合される。
この配置構成では、第２のバラクタは、複製（たとえばサイアミーズ）バラクタとすることができ、この場合、第２のバラクタのボディが第１のバラクタのボディに結合されて、対称バラクタがもたらされる。第１のバラクタおよび第２のバラクタに対する信号ポートと制御ポートを分けることによって、背面接続が、ＲＦシステム内でのどんな２次高調波も打ち消す対称バラクタを可能にする。加えて、第１のバラクタおよび第２のバラクタの板エリア変調コンデンサ能力が、コンデンサの直線性を改善する。加えて、分かれた制御ポートと信号ポートが、制御対信号のより高度の分離および直線性を可能にする。さらに、背面導電層の厚さの増大によって、高いＱファクタの背面結合型対称バラクタがもたらされる。対称バラクタ構造は、１８０ナノメートルプロセスノードを使用して作製されてよい。その結果、対称バラクタ構造４００の第１のバラクタ構成要素および第２のバラクタ構成要素によって被るエリアペナルティは、無視できるものになり、したがって、直線性の改善を優先して犠牲となる。
図６は、本開示の一態様が有利に利用される場合がある例示的なワイヤレス通信システム６００を示すブロック図である。例示として、図６は、３つの遠隔ユニット６２０、６３０および６５０と、２つの基地局６４０とを示している。ワイヤレス通信システムがより多くの遠隔ユニットおよび基地局を有してよいことが認識されよう。遠隔ユニット６２０、６３０、および６５０は、ＩＣデバイス６２５Ａ、６２５Ｃ、および６２５Ｂを備え、これらのＩＣデバイスは、開示された対称バラクタ構造を含む。基地局、スイッチングデバイス、およびネットワーク機器など、他のデバイスもまた開示された対称バラクタ構造を含んでよいことが認識されよう。図６は、基地局６４０から遠隔ユニット６２０、６３０、および６５０への順方向リンク信号６８０、ならびに、遠隔ユニット６２０、６３０、および６５０から基地局６４０への逆方向リンク信号６９０を示す。
図６では、遠隔ユニット６２０は携帯電話として示され、遠隔ユニット６３０はポータブルコンピュータとして示され、かつ遠隔ユニット６５０は、ワイヤレスローカルループシステムにおける固定位置遠隔ユニットとして示されている。たとえば、遠隔ユニット６２０、６３０、および６５０は、携帯電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、パーソナルデジタルアシスタント（ＰＤＡ）などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メーター読取り機器などの固定位置データユニット、またはデータもしくはコンピュータ命令を記憶する、もしくは取り出す通信デバイス、またはそれらの組合せであってよい。図６は本開示の態様による遠隔ユニットを示すが、本開示は、これらの示された例示的なユニットには限定されない。本開示の態様は、開示された対称バラクタ構造を含む多くのデバイスにおいて適切に採用される場合がある。
図７は、対称バラクタ構造などの半導体構成要素の回路設計、レイアウト設計、および論理設計のために使用される、設計用ワークステーションを示すブロック図である。設計用ワークステーション７００は、オペレーティングシステムソフトウェア、サポートファイル、およびＣａｄｅｎｃｅやＯｒＣＡＤなどの設計ソフトウェアを含むハードディスク７０２を含む。設計用ワークステーション７００はまた、回路７０６または対称バラクタ構造などの半導体構成要素７０８の設計を容易にするために、ディスプレイ７０４も含む。記憶媒体７１０が、回路７０６または半導体構成要素７０８の設計を有形に記憶するために設けられる。回路７０６または半導体構成要素７０８の設計は、ＧＤＳＩＩまたはＧＥＲＢＥＲなどのファイルフォーマットで記憶媒体７１０に記憶することができる。記憶媒体７１０は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスとすることができる。さらに、設計用ワークステーション７００は、記憶媒体７１０から入力を受け取る、または記憶媒体７１０に出力を書き込むための、ドライブ装置７１２を含む。
記憶媒体７１０上に記録されたデータは、論理回路構成、フォトリソグラフィマスクのためのパターンデータ、または電子ビームリソグラフィなどのシリアル書込みツールのためのマスクパターンデータを指定してもよい。データはさらに、論理シミュレーションに関連したタイミング図やネット回路などの論理検証データを含んでもよい。記憶媒体７１０上にデータを確保すると、半導体ウエハを設計するためのプロセス数が減ることによって、回路７０６または半導体構成要素７０８の設計が容易になる。
ファームウェアおよび／またはソフトウェアの実装形態の場合、方法は、本明細書で説明する機能を実行するモジュール（たとえば、手順、機能など）を用いて実施されてもよい。本明細書で説明する方法を実施する際に、命令を有形に具現する機械可読媒体が使用されてもよい。たとえば、ソフトウェアコードは、メモリに記憶され、プロセッサユニットによって実行されてもよい。メモリは、プロセッサユニット内またはプロセッサユニットの外部に実装されてもよい。本明細書において使用される「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのタイプを指し、特定のタイプのメモリもしくは特定の数のメモリ、またはメモリが格納される媒体のタイプに限定すべきではない。
ファームウェアおよび／またはソフトウェアで実装される場合、機能は、コンピュータ可読媒体上に１つまたは複数の命令またはコードとして記憶されてもよい。例として、データ構造体で符号化されたコンピュータ可読媒体、およびコンピュータプログラムで符号化されたコンピュータ可読媒体がある。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスできる入手可能な媒体であってもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、所望のプログラムコードを命令もしくはデータ構造の形で記憶するために使用することができるとともに、コンピュータによってアクセスすることができる他の媒体を含むことができ、本明細書において使用されるディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザーディスク（登録商標）（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）およびブルーレイディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は通常、データを磁気的に再生し、ディスク（ｄｉｓｃ）はデータをレーザーを用いて光学的に再生する。上記の組合せも、コンピュータ可読媒体の範囲に含まれるべきである。
コンピュータ可読媒体に記憶することに加えて、命令および／またはデータは、通信装置に含まれる伝送媒体上の信号として提供されてもよい。たとえば、通信装置は、命令およびデータを表す信号を有するトランシーバを含んでもよい。命令およびデータは、１つまたは複数のプロセッサに、請求項に概説される機能を実施させるように構成される。
本開示およびその利点について詳細に説明したが、添付の特許請求の範囲によって定義される本開示の技術から逸脱することなく、明細書において様々な変更、置換、および改変が行われてもよいことを理解されたい。たとえば、「上」や「下」などの関係性の用語が、基板または電子デバイスに関して使用される。もちろん、基板または電子デバイスが上下逆さにされた場合、上は下になり、逆も同様である。加えて、横向きにされた場合、上および下は、基板または電子デバイスの両側のことを指すことがある。その上、本出願の範囲は、本明細書において説明したプロセス、機械、製造、組成物、手段、方法およびステップの特定の構成に限定されることを意図していない。本開示から当業者が容易に諒解するように、本明細書で説明される対応する構成と実質的に同じ機能を実行するかまたは実質的にそれと同じ結果を達成する、現存するかまたは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップが、本開示に従って利用されてもよい。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをそれらの範囲内に含むことを意図する。
本明細書の開示に関連して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装される場合があることは、当業者であればさらに諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に説明するために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップについて、上記では概してそれらの機能に関して説明した。そのような機能性がハードウェアとして実装されるか、ソフトウェアとして実装されるかは、特定の用途およびシステム全体に課せられる設計制約によって決まる。当業者は、前述の機能を具体的な適用例ごとに様々な方法で実装してもよいが、そのような実装形態の決定は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきではない。
本明細書の開示に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、本明細書において説明された機能を実行するように設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、個別のゲートもしくはトランジスタロジック、個別のハードウェア構成要素、またはそれらの任意の組合せを用いて、実装または実行されてもよい。汎用プロセッサは、マイクロプロセッサであってもよいが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰおよびマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、または任意の他のそのような構成として実装されてもよい。
本開示に関連して説明した方法またはアルゴリズムのステップは、ハードウェアにおいて直接、プロセッサによって実行されるソフトウェアモジュールで、またはその２つの組合せにおいて実施されてもよい。ソフトウェアモジュールは、ＲＡＭ、フラッシュメモリ、ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体に存在してもよい。プロセッサが記憶媒体から情報を読み取ること、および記憶媒体に情報を書き込むことができるように、例示的な記憶媒体がプロセッサに結合される。代替として、記憶媒体は、プロセッサに一体化されてもよい。プロセッサおよび記憶媒体は、ＡＳＩＣに存在する場合がある。ＡＳＩＣは、ユーザ端末に存在してもよい。代替形態では、プロセッサおよび記憶媒体は、個別構成要素としてユーザ端末内に存在してもよい。
１つまたは複数の例示的な設計では、前述の機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せにおいて実装される場合がある。ソフトウェアにおいて実装される場合、機能は、１つもしくは複数の命令またはコードとして、コンピュータ可読媒体上に記憶されるか、またはコンピュータ可読媒体を介して送信されてもよい。コンピュータ可読媒体は、コンピュータ記憶媒体と、コンピュータプログラムのある場所から別の場所への転送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、汎用コンピュータまたは専用コンピュータによってアクセスできる任意の入手可能な媒体であってもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または命令もしくはデータ構造の形態で規定されたプログラムコード手段を搬送または格納するために使用することができ、汎用もしくは専用コンピュータ、または汎用もしくは専用プロセッサによってアクセスできる任意の他の媒体を含むことができる。また、任意の接続も厳密にはコンピュータ可読媒体と呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用してウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。ディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、本明細書で使用するとき、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザーディスク（登録商標）（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）およびブルーレイディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は、通常、データを磁気的に再生し、一方、ディスク（ｄｉｓｃ）は、データをレーザーで光学的に再生する。上記の組合せも、コンピュータ可読媒体の範囲に含まれるべきである。
上記の説明は、本明細書において説明する種々の態様を、いかなる当業者も実践できるようにするために提供される。これらの態様に対する種々の修正が当業者に容易に明らかになり、本明細書において規定される一般原理は他の態様に適用される場合がある。したがって、特許請求の範囲は、本明細書に示された態様に限定されるように意図されているのではなく、特許請求の範囲の文言と整合する全範囲を許容するように意図されており、ここにおいて、単数形の要素への言及は、そのように明記されていない限り、「唯一無二の」ではなく、むしろ「１つまたは複数」を意味するように意図されている。別段に明記されていない限り、「いくつかの」という用語は１つまたは複数を指している。項目のリスト「のうちの少なくとも１つ」に言及する句は、単一のメンバーを含むそれらの項目の任意の組合せを指す。一例として、「ａ、ｂ、またはｃのうちの少なくとも１つ」は、ａ；ｂ；ｃ；ａおよびｂ；ａおよびｃ；ｂおよびｃ；ならびにａ、ｂ、およびｃを包含するものとする。当業者に周知であり、または後に当業者に知られることになる、本開示全体にわたって説明された様々な態様の要素に対するすべての構造的および機能的均等物が、参照によって本明細書に明白に組み込まれ、特許請求の範囲によって包含されるものとする。さらに、本明細書に開示されるものは、そのような開示が特許請求の範囲において明示的に記載されているか否かにかかわらず、公に供されることは意図していない。いかなるクレーム要素も、要素が「のための手段」という句を使用して明確に記載されていない限り、または、方法クレームの場合、要素が「のためのステップ」という句を使用して記載されていない限り、米国特許法第１１２条第６項の規定に基づいて解釈されるべきではない。
１００ ウエハ
１０２ 配向
１０４ ダイシングライン
１０６ ダイ
２００ 基板
２０２ ウェル
２０４ ウェル
２０６ ウェル
２０８ ウェル
２１０ 層
２１２ 層
２１４ 層
３００ 相補型金属酸化膜半導体（ＣＭＯＳ）バラクタ
３０２ 基板
３０４ 分離層
３１０ 金属−絶縁体−金属（ＭＩＭ）コンデンサ
３１２ 第１の板
３１３ 誘電体層
３１４ 第２の板
３１５ 入力ノード
３１６ 第１のドープ領域
３１７ 出力ノード
３１８ 第２のドープ領域
３１９ 出力ノード
３２０ 寄生ダイオード
４００ 対称バラクタ構造
４０２ 基板
４０４ パッシベーション層
４０６ 分離層
４０８ 浅いトレンチ分離（ＳＴＩ）領域
４１０ 第１のバラクタ構成要素
４１２ 第１の板
４１３ 誘電体層
４１４ 第２の板
４１５ ゲートコンタクト
４１６ 第１のドープ領域、拡散領域
４１７ 第１の拡散コンタクト
４１８ 第２のドープ領域、拡散領域
４１９ 第２の拡散コンタクト
４２０ 第２のバラクタ構成要素
４２２ 第１の板
４２２ 第１の板
４２３ 誘電体層
４２４ 第２の板
４２５ ゲートコンタクト
４２６ 第１のドープ領域、拡散領域
４２７ 第１の拡散コンタクト
４２８ 第２のドープ領域、拡散領域
４２９ 第２の拡散コンタクト
４３０ 背面導電層
４４０ 第１の信号ポート
４４２ 第２の信号ポート
４５０ 第１の制御ポート
４５２ 第２の制御ポート
５００ 方法
６００ ワイヤレス通信システム
６２０、６３０、６５０ 遠隔ユニット
６２５Ａ、６２５Ｂ、６２５Ｃ ＩＣデバイス
６４０ 基地局
６８０ 順方向リンク信号
６９０ 逆方向リンク信号
７００ 設計用ワークステーション
７０２ ハードディスク
７０４ ディスプレイ
７０６ 回路
７０８ 半導体構成要素
７１０ 記憶媒体
７１２ ドライブ装置
Ｂ ボディ
Ｇ ゲート
Ｇｏｘ ゲート酸化物層

Claims (26)

  1. 第２の板として動作するゲート、誘電体層として動作するゲート酸化物層、およびエリア変調コンデンサである第１の板として動作するボディを有し、複数のドープ領域が前記ボディを取り囲む、第１のバラクタ構成要素であって、背面で分離層によって支持される、第１のバラクタ構成要素と、
    前記第１のバラクタ構成要素の前記背面に背面導電層を通じて電気的に結合された第２のバラクタ構成要素と
    を備える対称バラクタ構造。
  2. 前記ゲートに結合された信号ポートと、
    前記複数のドープ領域のうちの１つにそれぞれが結合された複数の制御ポートと
    をさらに備え、前記信号ポートが前記複数の制御ポートから分離されている、請求項１に記載の対称バラクタ構造。
  3. 前記第１の板の板エリアが、制御ポートから受領した、前記エリア変調コンデンサを制御するためのバイアス電圧に基づいて変調される、請求項１に記載の対称バラクタ構造。
  4. 前記分離層が埋込み酸化物層を備える、請求項１に記載の対称バラクタ構造。
  5. 前記第１のバラクタ構成要素および前記第２のバラクタ構成要素が、集積回路内に集積される、請求項１に記載の対称バラクタ構造。
  6. 前記集積回路が、電力増幅器（ＰＡ）、発振器、ＲＦ（無線周波数）チューナ、ＲＦトランシーバ、マルチプレクサ、および／またはＲＦ回路ダイを備える、請求項５に記載の対称バラクタ構造。
  7. 前記第１のバラクタ構成要素および前記第２のバラクタ構成要素が、ＲＦ（無線周波数）スイッチ内に集積される、請求項１に記載の対称バラクタ構造。
  8. 前記第１のバラクタ構成要素および前記第２のバラクタ構成要素が、ガラス、水晶、またはシリコンからなる基板によって支持される、請求項１に記載の対称バラクタ構造。
  9. 音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、パーソナルデジタルアシスタント（ＰＤＡ）、固定位置データユニット、およびコンピュータ、のうちの少なくとも１つに組み込まれた、請求項１に記載の対称バラクタ構造。
  10. 対称バラクタ構造を作製する方法であって、
    第１のバラクタ構成要素を、分離層上に、前記対称バラクタ構造の第２のバラクタ構成要素に隣接して作製するステップと、
    前記第１のバラクタ構成要素のボディおよび前記第２のバラクタ構成要素のボディを露出させるように、前記対称バラクタ構造を薄化するステップと、
    前記第１のバラクタ構成要素の前記ボディと前記第２のバラクタ構成要素の前記ボディを結合するように、導電層を堆積およびパターニングするステップと
    を含む方法。
  11. 前記導電層を堆積およびパターニングするステップが、
    前記第１のバラクタ構成要素の前記ボディと前記第２のバラクタ構成要素の前記ボディを結合するように、前記導電層として再配線層を堆積およびパターニングするステップと、
    前記再配線層上にパッシベーション層を堆積およびパターニングするステップと
    をさらに含む、請求項１０に記載の方法。
  12. 前記パッシベーション層に基板を接合するステップをさらに含む、請求項１１に記載の方法。
  13. 前記対称バラクタ構造を、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、パーソナルデジタルアシスタント（ＰＤＡ）、固定位置データユニット、およびコンピュータ、のうちの少なくとも１つに組み込むステップをさらに含む、請求項１０に記載の方法。
  14. 第２の板として動作するゲート、誘電体層として動作するゲート酸化物層、およびエリア変調コンデンサである第１の板として動作するボディを有し、複数のドープ領域が前記ボディを取り囲む、第１のバラクタ構成要素であって、背面で分離層によって支持される、第１のバラクタ構成要素と、
    第２のバラクタ構成要素と、
    前記第２のバラクタ構成要素を前記第１のバラクタ構成要素の前記背面に電気的に結合するための手段と
    を備える対称バラクタ構造。
  15. 前記ゲートに結合された信号ポートと、
    前記複数のドープ領域のうちの１つにそれぞれが結合された複数の制御ポートと
    をさらに備え、前記信号ポートが前記複数の制御ポートから分離されている、請求項１４に記載の対称バラクタ構造。
  16. 前記第１の板の板エリアが、制御ポートから受領した、前記エリア変調コンデンサを制御するためのバイアス電圧に基づいて変調される、請求項１４に記載の対称バラクタ構造。
  17. 前記分離層が埋込み酸化物層を備える、請求項１４に記載の対称バラクタ構造。
  18. 前記第１のバラクタ構成要素および前記第２のバラクタ構成要素が、集積回路内に集積される、請求項１４に記載の対称バラクタ構造。
  19. 前記集積回路が、電力増幅器（ＰＡ）、発振器、ＲＦ（無線周波数）チューナ、ＲＦトランシーバ、マルチプレクサ、および／またはＲＦ回路ダイを備える、請求項１８に記載の対称バラクタ構造。
  20. 前記第１のバラクタ構成要素および前記第２のバラクタ構成要素が、ＲＦ（無線周波数）スイッチ内に集積される、請求項１４に記載の対称バラクタ構造。
  21. 前記第１のバラクタ構成要素および前記第２のバラクタ構成要素が、ガラス、水晶、またはシリコンからなる基板によって支持される、請求項１４に記載の対称バラクタ構造。
  22. 音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、パーソナルデジタルアシスタント（ＰＤＡ）、固定位置データユニット、およびコンピュータ、のうちの少なくとも１つに組み込まれた、請求項１４に記載の対称バラクタ構造。
  23. 対称バラクタ構造を作製する方法であって、
    第１のバラクタ構成要素を、分離層上に、前記対称バラクタ構造の第２のバラクタ構成要素に隣接して作製するためのステップと、
    前記第１のバラクタ構成要素のボディおよび前記第２のバラクタ構成要素のボディを露出させるように、前記対称バラクタ構造を薄化するためのステップと、
    前記第１のバラクタ構成要素の前記ボディと前記第２のバラクタ構成要素の前記ボディを結合するように、導電層を堆積およびパターニングするためのステップと
    を含む方法。
  24. 前記導電層を堆積およびパターニングするための前記ステップが、
    前記第１のバラクタ構成要素の前記ボディと前記第２のバラクタ構成要素の前記ボディを結合するように、前記導電層として再配線層を堆積およびパターニングするためのステップと、
    前記再配線層上にパッシベーション層を堆積およびパターニングするためのステップと
    をさらに含む、請求項２３に記載の方法。
  25. 前記パッシベーション層に基板を接合するためのステップをさらに含む、請求項２４に記載の方法。
  26. 前記対称バラクタ構造を、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、パーソナルデジタルアシスタント（ＰＤＡ）、固定位置データユニット、およびコンピュータ、のうちの少なくとも１つに組み込むためのステップをさらに含む、請求項２３に記載の方法。
JP2018512898A 2015-09-14 2016-08-01 背面結合型対称バラクタ構造 Active JP6396624B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/853,931 2015-09-14
US14/853,931 US9502586B1 (en) 2015-09-14 2015-09-14 Backside coupled symmetric varactor structure
PCT/US2016/045056 WO2017048384A1 (en) 2015-09-14 2016-08-01 Backside coupled symmetric varactor structure

Publications (2)

Publication Number Publication Date
JP6396624B1 JP6396624B1 (ja) 2018-09-26
JP2018530915A true JP2018530915A (ja) 2018-10-18

Family

ID=56694232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018512898A Active JP6396624B1 (ja) 2015-09-14 2016-08-01 背面結合型対称バラクタ構造

Country Status (9)

Country Link
US (2) US9502586B1 (ja)
EP (1) EP3350838B1 (ja)
JP (1) JP6396624B1 (ja)
KR (1) KR101941533B1 (ja)
CN (1) CN108028269B (ja)
BR (1) BR112018004937B1 (ja)
CA (1) CA2994820A1 (ja)
TW (1) TWI583007B (ja)
WO (1) WO2017048384A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502586B1 (en) 2015-09-14 2016-11-22 Qualcomm Incorporated Backside coupled symmetric varactor structure
US9882066B1 (en) * 2017-02-10 2018-01-30 Qualcomm Incorporated Transcap manufacturing techniques without a silicide-blocking mask
US10707330B2 (en) * 2018-02-15 2020-07-07 Globalfoundries Inc. Semiconductor device with interconnect to source/drain
US10608124B2 (en) 2018-04-19 2020-03-31 Qualcomm Incorporated Back silicided variable capacitor devices
US10636872B1 (en) * 2018-10-31 2020-04-28 Globalfoundries Inc. Apparatus and method to prevent integrated circuit from entering latch-up mode
US11515197B2 (en) * 2019-07-11 2022-11-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the semiconductor device
US11658220B2 (en) 2020-04-24 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Drain side recess for back-side power rail device
US11581224B2 (en) 2020-05-08 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming long channel back-side power rail device
US11791342B2 (en) 2021-11-17 2023-10-17 International Business Machines Corporation Varactor integrated with complementary metal-oxide semiconductor devices
TW202335435A (zh) * 2022-02-17 2023-09-01 群創光電股份有限公司 電子裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153403A (ja) * 2006-12-15 2008-07-03 Denso Corp 半導体装置
JP2009064860A (ja) * 2007-09-05 2009-03-26 Renesas Technology Corp 半導体装置
US20100283093A1 (en) * 2009-05-07 2010-11-11 International Business Machines Corporation Structure and Method to Form EDRAM on SOI Substrate
JP2012015538A (ja) * 2011-08-29 2012-01-19 Renesas Electronics Corp 半導体装置
JP2013232923A (ja) * 2013-06-11 2013-11-14 Renesas Electronics Corp 半導体集積回路装置
JP2016526300A (ja) * 2013-05-28 2016-09-01 ニューランズ・インコーポレーテッドＮｅｗｌａｎｓ，Ｉｎｃ． 可変キャパシタアレイ装置およびその方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3877053A (en) 1973-05-07 1975-04-08 Gen Motors Corp Voltage controlled variable area solid state tuning capacitor
JP3167457B2 (ja) * 1992-10-22 2001-05-21 株式会社東芝 半導体装置
TW540154B (en) * 2001-06-04 2003-07-01 Promos Technologies Inc Deep trench capacitor structure and its manufacturing method
US7235862B2 (en) * 2001-07-10 2007-06-26 National Semiconductor Corporation Gate-enhanced junction varactor
JP5000055B2 (ja) * 2001-09-19 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2004214408A (ja) * 2002-12-27 2004-07-29 Nec Electronics Corp 電圧制御可変容量素子
US6847095B2 (en) * 2003-04-01 2005-01-25 Texas Instruments Incorporated Variable reactor (varactor) with engineered capacitance-voltage characteristics
KR100593444B1 (ko) * 2004-02-12 2006-06-28 삼성전자주식회사 모오스 바렉터를 갖는 반도체소자 및 그것을 제조하는 방법
US7863718B2 (en) * 2005-02-16 2011-01-04 Hitachi, Ltd. Electronic tag chip
US7276751B2 (en) * 2005-09-09 2007-10-02 International Business Machines Corporation Trench metal-insulator-metal (MIM) capacitors integrated with middle-of-line metal contacts, and method of fabricating same
JP2007336254A (ja) * 2006-06-15 2007-12-27 Oki Electric Ind Co Ltd 電圧制御発振器
US7816231B2 (en) * 2006-08-29 2010-10-19 International Business Machines Corporation Device structures including backside contacts, and methods for forming same
KR101246348B1 (ko) * 2009-03-27 2013-03-25 고려대학교 산학협력단 모스 버랙터 제조방법
JP2010251426A (ja) 2009-04-13 2010-11-04 Sony Corp 可変容量素子及び電子機器
US8604586B2 (en) * 2009-08-06 2013-12-10 Qualcomm Incorporated High breakdown voltage embedded MIM capacitor structure
US9059319B2 (en) * 2010-01-25 2015-06-16 International Business Machines Corporation Embedded dynamic random access memory device and method
US8273616B2 (en) * 2010-02-19 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Gated-varactors
US8450827B2 (en) 2011-01-25 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. MOS varactor structure and methods
US8803288B1 (en) * 2011-05-05 2014-08-12 Eta Semiconductor Inc. Analog transcap device
US20130100090A1 (en) * 2011-10-21 2013-04-25 Qualcomm Mems Technologies, Inc. Electromechanical systems variable capacitance device
CN103545245B (zh) * 2012-07-10 2016-04-20 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法及处理方法
EP2693478B1 (en) 2012-07-31 2019-05-29 Nxp B.V. An integrated circuit based varactor
US9502586B1 (en) 2015-09-14 2016-11-22 Qualcomm Incorporated Backside coupled symmetric varactor structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153403A (ja) * 2006-12-15 2008-07-03 Denso Corp 半導体装置
JP2009064860A (ja) * 2007-09-05 2009-03-26 Renesas Technology Corp 半導体装置
US20100283093A1 (en) * 2009-05-07 2010-11-11 International Business Machines Corporation Structure and Method to Form EDRAM on SOI Substrate
JP2012015538A (ja) * 2011-08-29 2012-01-19 Renesas Electronics Corp 半導体装置
JP2016526300A (ja) * 2013-05-28 2016-09-01 ニューランズ・インコーポレーテッドＮｅｗｌａｎｓ，Ｉｎｃ． 可変キャパシタアレイ装置およびその方法
JP2013232923A (ja) * 2013-06-11 2013-11-14 Renesas Electronics Corp 半導体集積回路装置

Also Published As

Publication number Publication date
CN108028269A (zh) 2018-05-11
TWI583007B (zh) 2017-05-11
BR112018004937A2 (pt) 2018-10-09
US9721946B2 (en) 2017-08-01
EP3350838A1 (en) 2018-07-25
EP3350838B1 (en) 2024-04-03
TW201712880A (zh) 2017-04-01
WO2017048384A1 (en) 2017-03-23
KR20180041258A (ko) 2018-04-23
KR101941533B1 (ko) 2019-01-24
EP3350838C0 (en) 2024-04-03
CN108028269B (zh) 2019-06-28
US20170077093A1 (en) 2017-03-16
BR112018004937B1 (pt) 2023-10-10
CA2994820A1 (en) 2017-03-23
JP6396624B1 (ja) 2018-09-26
US9502586B1 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
JP6396624B1 (ja) 背面結合型対称バラクタ構造
KR102054924B1 (ko) 듀얼-사이디드 프로세싱을 갖는 로직 회로 블록 레이아웃들
CN109643691B (zh) 背面半导体生长
US10784348B2 (en) Porous semiconductor handle substrate
US9812580B1 (en) Deep trench active device with backside body contact
TW201917884A (zh) 多孔矽柱製程
US9966426B2 (en) Augmented capacitor structure for high quality (Q)-factor radio frequency (RF) applications
CN107408550A (zh) 使用嵌入式无源电容器的伪esr控制的电力分配改进
US9917062B1 (en) Self-aligned transistors for dual-side processing
US20190027576A1 (en) Composite channel metal-oxide-semiconductor field effect transistor (mosfet)
US9633996B1 (en) High density area efficient thin-oxide decoupling capacitor using conductive gate resistor
US10566413B2 (en) MIM capacitor containing negative capacitance material
US10748934B2 (en) Silicon on insulator with multiple semiconductor thicknesses using layer transfer
US10043752B2 (en) Substrate contact using dual sided silicidation
US10622491B2 (en) Well doping for metal oxide semiconductor (MOS) varactor
US20250210438A1 (en) Method and apparatus for ambient temperature sensor design in a complementary metal oxide semiconductor (cmos) process
US10930730B2 (en) Enhanced active and passive devices for radio frequency (RF) process and design technology
JP2018509769A (ja) アナログおよび無線周波数性能の選択的な修正

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180309

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180309

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180829

R150 Certificate of patent or registration of utility model

Ref document number: 6396624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250