KR20090024130A - Ｓｏｉ웨이퍼의 평가방법 - Google Patents

Ｓｏｉ웨이퍼의 평가방법 Download PDF

Info

Publication number
KR20090024130A
KR20090024130A KR1020087028780A KR20087028780A KR20090024130A KR 20090024130 A KR20090024130 A KR 20090024130A KR 1020087028780 A KR1020087028780 A KR 1020087028780A KR 20087028780 A KR20087028780 A KR 20087028780A KR 20090024130 A KR20090024130 A KR 20090024130A
Authority
KR
South Korea
Prior art keywords
soi
layer
sheet resistance
soi wafer
wafer
Prior art date
Application number
KR1020087028780A
Other languages
English (en)
Inventor
카즈히코 요시다
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20090024130A publication Critical patent/KR20090024130A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은, 적어도, 절연층상에 SOI층를 갖고, 전기 SOI층의, 전기 절연층과의 계면영역에 전기 SOI층의 다른 부분보다 불순물 농도가 높은 매입확산층을 갖는 SOI 웨이퍼의 전기 매입확산층의 시트저항을 평가하는 방법에 있어서, 전기 SOI층 전체 또는 전기 SOI 웨이퍼 전체의 시트저항을 측정하는 공정 및 이 시트저항 측정의 측정결과를 전기 SOI 웨이퍼를 구성하는 각층이 각각 병렬적으로 접속되어 있는 저항이라고 간주하여 환산하는 것에 의해 전기 매입확산층의 시트저항을 평가(見積)하는 공정을 구비하는 SOI 웨이퍼의 평가방법이다.
이것에 의해, 모니터 웨이퍼를 제작하는 일 없이, 제품이 되는 SOI 웨이퍼 그 자체에 대하여 직접적으로 측정하여, 매입확산층의 시트저항을 평가할 수가 있는 SOI 웨이퍼의 평가방법이 제공된다.
SOI, 웨이퍼, 매입, 확산층, 시트저항

Description

ＳＯＩ웨이퍼의 평가방법{Method for Evaluating ＳＯＩ Wafer}
본 발명은, SOI 웨이퍼의 평가방법에 관한 것으로서, 특히, 매입확산층을 갖는 SOI 웨이퍼에 있어서 매입확산층의 특성을 평가하는 SOI 웨이퍼의 평가방법에 관한 것이다.
예를 들면 집적 회로로서 범용적으로 사용되고 있는 반도체 기판으로서 실리콘 기판이 있지만, 근년의 시스템의 고속화·고집적화나 휴대단말의 발전에 수반하여, 반도체 디바이스에는 고속, 또한 저소비 전력의 것이 보다 더 요구되고 있다.
이러한 배경하에서, 절연층상에 실리콘 활성층(SOI층)이 형성된 SOI(Silicon On Insulator)구조를 갖는 SOI 웨이퍼는, 디바이스의 고속화·저소비 전력화에 대응 하는 것이고, 더욱이 SOI 웨이퍼를 이용하면, SOI 구조를 갖지 않는 벌크 웨이퍼용의 디바이스 프로세스의 기설(旣設)의 설비나 공정 등을 그다지 큰 변경함이 없이 디바이스의 제작을 행할 수가 있기 때문에, 디바이스의 고속화·저소비 전력화를 용이하게 실현할 수 있는 것으로서 주목받고 있다.
이러한 SOI 웨이퍼의 일반적인 구조가 도 4에 나타나 있다.
SOI 웨이퍼(10)은, 실리콘 단결정 등으로 이루어지는 지지기판(13)상에 매입 절연층(14)를 사이에 두고 SOI층(15)가 형성되어 있다.
또한, 디바이스 제작상의 사정이나, 게터링 능력을 부가하는 것 등을 목적으로 하여, 도 4에 나타난 바와 같이, SOI층(15)의, 절연층(14)와의 계면 영역에 고농도로 불순물을 확산한 매입확산층(12)를 형성하는 일이 있다.
이와 같이 하면, SOI층(15)는, 매입확산층(12)와 이 매입확산층보다 불순물 농도가 낮은 저농도층(11)을 갖게 된다.
상기한 바와 같이 SOI 웨이퍼에 대한 주목도는 높고, SOI 웨이퍼의 특성에 대하여 정확한 평가가 요구되고 있고, 그 평가방법에 관하여 여러가지 연구가 진행되고 있다.
예를 들면, SOI층 표면의 특성의 평가는, 예를 들면 일본특개 2000-277716호 공보에 개시되어 있는 바와 같이, 4 탐침법(四探針法)이 아니고, SOI 웨이퍼의 표리면(表裏面)에 탐침과 전극을 접촉시켜, 측정하는 것에 의해 평가할 수가 있다.
그러나, 매입확산층(12)는 SOI 웨이퍼중에 매입되어 있어, 그 특성의 평가가 곤란하였다.
종래, SOI 웨이퍼의 매입확산층의 시트저항의 평가는, 예를 들면, 도 6에 나타난 바와 같이, 제품이 되는 SOI 웨이퍼를 제조할 때에 동시에, 별도 모니터 웨이퍼를 제작하여 행하여 왔다.
이 모니터 웨이퍼를 제작하여 매입확산층의 시트저항을 평가하는 방법의 일례를 이하에서 간단하게 설명한다.
우선, 제품이 되는 SOI 웨이퍼를 접합법에 따라 제조하기 위한 베이스 웨이 퍼와 본드 웨이퍼를 준비함과 함께, 모니터 웨이퍼가 되는 웨이퍼를 준비한다(a).
다음에, 베이스 웨이퍼의 표면에 산화막을 형성한다(Box 산화)(b).
다음에, 제품이 되는 SOI 웨이퍼의 활성층이 되는 본드 웨이퍼와 모니터 웨이퍼에 대하여 동시에, 표면의 스크린 산화(c)와 불순물의 이온 주입(d)을 행한다.
본드 웨이퍼에 대해서는 이 후 스크린 산화막을 제거하고(e), 베이스 웨이퍼와 본드 웨이퍼는 세정 후, 접합공정(f)을 거쳐 예를 들면 산소 분위기하에서 결합 열처리(g)를 행한다.
그 후, 예를 들면 연삭·연마에 의해 본드 웨이퍼의 박막화를 행하고(h), 또한 연마 및 세정을 행하여(i), 제품 SOI 웨이퍼로 한다(1).
모니터 웨이퍼에 대해서는 제품이 되는 SOI웨이퍼와는 별도로, 질소 분위기하에서 열처리(g)한 후, 스크린 산화막을 제거한다(j).
이와 같이 하여 모니터 웨이퍼에 형성된 불순물의 고농도 확산층의 시트저항을 측정(k)하는 것에 의해, 제품이 되는 SOI 웨이퍼의 매입확산층의 평가를 간접적으로 행하여 왔다.
그러나, 이러한 방법에 의하면, 열처리 시의 분위기에 의해 불순물 농도가 변화하기 쉽다고 하는 문제가 있었다.
그래서, 모니터 웨이퍼를, 제품 SOI 웨이퍼와 같은 구조로 한 SOI 구조로서 제작하고, 이 모니터 웨이퍼에 제작된 매입확산층을 연삭, 연마, 에칭 등에 의해 표면에 노출시킨 후, 그 노출시킨 매입확산층의 시트저항을 측정하는 것에 의해, 제품 SOI 웨이퍼의 매입확산층의 평가를 행하는 방법이 제안되어 있다.
그러나, 이러한 방법에 의하면 제품 SOI 웨이퍼 외에 모니터 웨이퍼를 SOI구조로서 제작하기 때문에 재료비나 공정 수가 증가하는 등, 모니터 웨이퍼를 제작하기 위한 코스트가 한층 더 증대한다고 하는 문제가 있었다.
그래서, 모니터 웨이퍼로서, SOI 구조를 완전하게 재현시킬 수 없어, 모니터 웨이퍼에 불순물 확산층을 형성한 후, 이 불순물 확산층 표면을 CVD막으로 덮어(캡) 처리를 행하여, SOI 웨이퍼의 매입확산층의 모니터를 행하는 방법이 개시되어 있다(일본 특개평 7－111321호 공보).
그렇지만, 이러한 방법에 의해서도 모니터 웨이퍼를 제작할 필요가 있는 것에는 변함이 없어, 모니터 웨이퍼를 제작하는 재료 비나 공정 수등의 코스트의 문제가 해결된 것은 아니었다.
또한, 이상과 같은 모니터 웨이퍼를 제작하여 간접적으로 제품 SOI 웨이퍼의 매입확산층의 시트저항을 평가하는 방법에 의하면, 제품 SOI 웨이퍼에 대하여 직접적으로 평가하지 않기 때문에, 제품 SOI 웨이퍼의 품질보증이 불충분하였다.
그래서, 본 발명은, 이러한 문제점을 감안하여 이루어진 것으로, 모니터 웨이퍼를 제작하는 일 없이, 제품이 되는 SOI 웨이퍼 그 자체에 대하여 직접적으로 측정하여, 매입확산층의 시트저항을 평가할 수가 있는 SOI 웨이퍼의 평가방법을 제공하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위하여 이루어진 것으로, 적어도, 절연층상에 SO I층을 갖고, 상기 SOI층의, 상기 절연층과의 계면 영역에 상기 SOI층의 다른 부분보다 불순물 농도가 높은 매입확산층을 갖는 SOI 웨이퍼의 상기 매입확산층의 시트저항을 평가하는 방법에 있어서, 상기 SOI층 전체 또는 상기 SOI 웨이퍼 전체의 시트저항을 측정하는 공정, 이 시트저항 측정의 측정결과를 상기 SOI 웨이퍼를 구성하는 각층이 각각 병렬적으로 접속되어 있는 저항이라고 간주하여 환산하는 것에 의해 상기 매입확산층의 시트저항을 평가(見積)하는 공정을 구비하는 것을 특징으로 하는 SOI 웨이퍼의 평가방법을 제공한다.
이와 같이, 매입확산층을 갖는 SOI 웨이퍼의 매입확산층의 시트저항을 평가하는 방법에 있어서, SOI층 전체 또는 SOI 웨이퍼 전체의 시트저항을 측정하고, 이 시트저항 측정의 측정결과를, SOI 웨이퍼를 구성하는 각층이 각각 병렬적으로 접속되어 있는 저항이라고 간주하여 환산하는 것에 의해, 매입확산층의 시트저항을 평가(見積)하면, 제품이 되는 SOI 웨이퍼의 매입확산층의 시트저항을 직접적으로, 비파괴로 평가할 수가 있다.
이 때문에, 제조한 모든 SOI 웨이퍼의 매입확산층에 대하여 검사하는 것도 가능하게 되어, 충분히 품질을 보증할 수가 있다.
또한, 모니터 웨이퍼를 필요로 하지 않기 때문에, 모니터 웨이퍼를 제작하는 재료 비나 공정 수를 삭감할 수가 있다.
이 경우, 상기 SOI 웨이퍼 전체의 시트저항 측정은, 상기 SOI 웨이퍼의 한쪽 면 측에 대하여 교류 자장의 자력선을 조사하여 상기 SOI 웨이퍼에 상기 교류 자장에 의한 와전류를 형성하는 공정, 상기 와전류의 형성에 의해 생긴 와전류손에 대응한 자장의 변화량을 상기 자력선을 조사한 면과는 반대 면측에서 측정하는 공정, 상기 측정한 자장의 변화량으로부터 상기 SOI 웨이퍼 전체의 시트저항을 산출하는 공정을 구비할 수가 있다.
이와 같이, SOI 웨이퍼 전체의 시트저항 측정을 와전류에 의한 자장의 변화량을 측정하는 방법에 의해 행하면, SOI 웨이퍼와 측정장치가 접촉하는 일 없이 SOI 웨이퍼의 매입확산층의 시트저항을 평가할 수가 있다.
이와 같이, 비접촉으로 평가할 수 있으므로, 평가 후에 웨이퍼를 세정할 필요가 없다.
또한, 상기 SOI층 전체의 시트저항측정은, 상기 SOI층 표면에 4 탐침법을 적용하여 상기 SOI층 전체의 시트저항을 측정할 수가 있다.
이와 같이, SOI층 전체의 시트저항 측정을, SOI층 표면에 4 탐침법을 적용하여 행하면, 보다 간단한 측정장치로 SOI 웨이퍼의 매입확산층의 시트저항을 평가할 수가 있다.
이 경우, SOI층의 표면에 침(針)이 접촉하게 되지만, 평가 후에 세정 또는 연마를 행하면 문제 없다.
본 발명에 의하면, 모니터 웨이퍼를 제작하는 일 없이, 제품이 되는 SOI 웨이퍼의 매입확산층의 시트저항을 직접적으로 평가할 수가 있다.
이 때문에, 모니터 웨이퍼를 제작하기 위한 재료 비나 공정 수 등의 코스트를 삭감할 수가 있다.
또한, 제품 SOI 웨이퍼를 전수(全數) 검사할 수도 있어 충분히 품질을 보증할 수가 있다.
도 1은 본 발명의, 와전류법에 의해 SOI 웨이퍼 전체의 저항율을 측정하는 모습을 나타내는 개략도이다.
도 2는 본 발명의, 4 탐침법에 의해 SOI층 전체의 저항율을 측정하는 모습을 나타내는 개략도이다.
도 3은 모니터 웨이퍼의 고농도 확산층의 시트저항을 측정하는 모습을 나타내는 개략도이다.
도 4는 일반적인 매입확산층을 갖는 SOI 웨이퍼를 나타내는 개략도이다.
도 5는 본 발명의, 제품 SOI 웨이퍼의 매입확산층을 모니터 웨이퍼를 제작하는 일 없이 평가하는 방법을 나타내는 플로우 도이다.
도 6은 종래의, 모니터 웨이퍼를 제작하여 제품 SOI 웨이퍼의 매입확산층을 평가하는 방법을 나타내는 플로우 도이다.
도 7은 근사식(4)로부터 계산으로 구한, 지지기판의 저항율과 SOI 웨이퍼 전체의 저항율의 관계를 나타내는 곡선과 실험예에 의해 측정된 SOI 웨이퍼 전체의 저항율을 플롯한 그래프이다.
도 8은 근사식(4)로부터 계산으로 구한, 매입확산층의 시트저항과 SOI 웨이퍼 전체의 저항율의 관계를 나타내는 곡선과 실험예에 의해 측정된 SOI 웨이퍼 전체의 저항율을 플롯한 그래프이다.
도 9는 본 발명의 와전류법에 의한 매입확산층의 평가방법에 의하여 평가한 매입확산층의 시트저항과 모니터 웨이퍼로 측정한 고농도 확산층의 시트저항의 상관 관계를 나타낸 그래프이다.
도 10은 본 발명의 4 탐침법에 의한 매입확산층의 평가방법에 의하여 평가한 매입확산층의 시트저항과 모니터 웨이퍼로 측정한 고농도 확산층의 시트저항의 상관 관계를 나타낸 그래프이다.
이하, 본 발명에 대하여 보다 구체적으로 설명한다.
상기한 바와 같이, 종래와 같이, 제품이 되는 SOI 웨이퍼와는 별도로 모니터 웨이퍼를 제작하고, 고농도 확산층(매입확산층)을 노출시킨 모니터 웨이퍼의 표면에 대하여 시트저항을 측정하는 방법(이하, 모니터 웨이퍼법이라고 칭하는 경우가 있다)에 의하면, 제품 SOI 웨이퍼를 제조하기 위한 코스트 외에, 모니터 웨이퍼를 제작하기 위한 코스트가 필요하게 됨과 함께, 제품 SOI 웨이퍼에 대하여 직접적으로 평가할 수 없다고 하는 문제가 있었다.
그래서, 본 발명자는, 제품이 되는 SOI 웨이퍼의 매입확산층의 시트저항을, 모니터 웨이퍼를 제작하는 일 없이, 직접적으로 평가할 수가 없을까 예의 검토를 거듭하였다.
그 결과, 본 발명자는, 제품 SOI 웨이퍼에 대하여, SOI 웨이퍼 전체의 시트저항 또는 SOI층 전체의 시트저항을 측정하고, 이 측정 결과를, SOI 웨이퍼를 구성하는 각층이 각각 병렬적으로 접속되어 있는 저항이라고 간주하여 환산하는 것에 의해 제품 SOI 웨이퍼의 매입확산층의 시트저항을 평가할 수 있다는 것을 발견하고, 본 발명을 완성시켰다.
이하, 본 발명에 대하여 도면을 참조하여 보다 구체적으로 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
도 5에 본 발명에 관한 SOI 웨이퍼의 매입확산층의 시트저항을 평가하는 방법의 일례의 개략이 나타나 있다.
도 5중의(a)~(i)는, 절연층상에 SOI층을 갖고, SOI층의, 절연층과의 계면 영역에 매입확산층을 갖는 SOI 웨이퍼를 통상의 방법에 따라 제조하는 공정을 나타내고 있다.
즉, 도 6중의 종래법에 의한 제품 SOI 웨이퍼의 제조와 같게 하여 제조할 수가 있다.
다만, 도 6의 종래법에 의한 SOI 웨이퍼의 매입확산층의 평가방법과 비교하면 모니터 웨이퍼를 제작할 필요가 없다.
그리고, 이와 같이 제작한 SOI 웨이퍼에 대하여, 본 발명의 SOI 웨이퍼의 평가방법에 의하여 공정(j)의 시트저항 측정이 행해진다.
다만, SOI 웨이퍼의 제조방법은 상기의 도 5중의(a)~(i)에 한정되는 것은 아니고, 매입확산층을 갖는 SOI 웨이퍼의 제조방법이면 어떠한 제조 방법에 의해 제조된 것이라도 좋다.
또한, 공정(j)의 매입확산층의 시트저항 측정 후, 필요에 따라 세정을 행하여(k), 제품 SOI 웨이퍼로 한다(1).
본 발명의 요부를 이루는 공정(j)의 시트저항 측정의 구체적인 방법에 대해서는 후술한다.
그리고, 이와 같이 하여 제조된 SOI 웨이퍼는, 도 4에 나타난 바와 같은, 종래의, 매입확산층을 갖는 SOI 웨이퍼이다.
도 4에는, 지지기판(13), 매입 절연층(14), 매입확산층(12)과, 이 매입확산층보다 불순물 농도가 낮은 저농도층(11)로 이루어지는 SOI층(15)가 적층되어 있는 SOI웨이퍼(10)을 나타내고 있지만, 본 발명이 적용되는 SOI 웨이퍼의 구조는 이것에 한정되는 것은 아니다.
예를 들면, 절연 기판 위에 직접 실리콘 층이 형성된 SOI 웨이퍼라도 좋다.
또한, 매입 절연층도 실리콘 산화막에 한정하지 않고, 질화막등의 절연층이라도 좋다.
본 발명에 관한 실시 형태의 하나는, 아래와 같은 와전류법에 의한 방법에 의하여, SOI 웨이퍼 전체의 시트저항을 측정하고, 이 측정 결과로부터 매입확산층의 시트저항을 평가(見積)하는 방법이다.
이하, 도 1을 참조하여 와전류법에 의한 매입확산층의 시트저항의 평가방법을 설명한다.
우선, SOI 웨이퍼(10)의 한쪽면측[도 1에서는 SOI층(15)의 표면측으로 한다]에 대하여 교류자장 Bl을 조사한다.
교류자장 Bl을 조사하는 방법으로서는, 예를 들면, 도 1에 나타난 바와 같이, 코일 부(32)를 갖는 자장조사헤드(31)에 교류전류를 흘리는 것에 의한 것일 수 가 있고, 이러한 방법에 의하면, 간단한 구조의 장치로 교류자장을 조사할 수가 있다.
이와 같이 하여 조사된 교류자장 Bl은, SOI 웨이퍼(10)의 각층, 즉, 저농도층(11), 매입확산층(12), 매입 절연층(14), 지지기판(13)을 관통한다.
조사되는 자장이 교류이기 때문에, SOI 웨이퍼(10)의 각층중의 자장이 변화하고, 전자유도작용에 의해, 자장의 변화를 없애도록 각각의 층에서 자속의 주위에 와전류가 발생한다.
다만, 매입 절연층(14)는 절연체이기때문에, 발생하는 와전류는 무시할 수 있을 만큼 작다.
이와 같이 하여 SOI 웨이퍼(10)의 각층에서 발생한 와전류에 의해, 줄열에 의해 에너지의 손실(와전류손)이 생긴다.
다만, 상기한 바와 같이, 매입 절연층(14)에 발생하는 와전류는 무시할 수 있을 만큼 작기 때문에, 그 와전류 손도 무시할 수 있다.
SOI 웨이퍼(10)에 조사된 교류자장(Bl)은, SOI 웨이퍼 전체를 관통하고, 조사한 반대 측에 있어서, 상기의 와전류 손에 대응하여 변화하여, 자장 B2가 된다.
이 자장 B2를 측정하기 위해서는, 예를 들면, 코일부(42)를 갖는 측정헤드(41)을 이용할 수가 있다.
자장 B2의 경시 변화에 의해, 전자유도에 의해 코일부(42)에 전류가 흐른다.
측정헤드(41)에 도시되어 있지 않은 테스터 등을 접속하여, SOI 웨이퍼(10) 전체의 저항율ρ를 측정한다.
그리고, 이 SOI 웨이퍼(10) 전체의 저항율ρ로부터, 이하에서 설명하는 바와 같이, 매입확산층(12)의 시트저항을 구할 수가 있다.
SOI 웨이퍼(10) 전체의 저항율ρ은, SOI 웨이퍼(10)의 전체 저항을 R, SOI층(15)의 막두께를 tS, 지지기판(13)의 두께를 tB로 하고, SOI층(15)의 각층, 즉 저농도층 (11)과 매입확산층(12)가 병렬적으로 접속되어 있는 저항으로 간주하면,
Figure 112008081142570-PCT00001
로 나타낼 수가 있다.
다만, 매입 절연층(14)는 절연체이기 때문에, 그 저항의 전체 저항 R에의 영향은 무시할 수 있다.
전체 저항 R와 저항율ρ는 상기 식(1)에 의해 서로 환산할 수가 있다.
여기서, 저농도층(11), 매입확산층(12), 지지기판(13)의 시트저항을 각각 R1, R2, R3로 하면, SOI 웨이퍼(10)전체의 시트저항 R는,
Figure 112008081142570-PCT00002
로 나타낼 수가 있다.
다만, 매입 절연층(14)는 절연체이기 때문에, 매입 절연층(14)의 저항에 의한 영향은 무시할 수 있다.
또한, 저농도층(11), 매입확산층(12), 지지기판(13)의 저항율 및 막두께와 두께를 각각 ρ1,t1,ρ2,t2,ρ3,t3로 하면,
Figure 112008081142570-PCT00003
이다.
이 중, 적어도 지지기판(13)의 저항율ρ3 및 두께t3는 미리 측정하여 둘 수가 있기 때문에, 적어도 지지기판(13)의 시트저항 R3는 SOI 웨이퍼를 제조하기 전에 미리 판명하고 있다.
또한, 일반적으로 매입확산층을 갖는 SOI 웨이퍼에서는, R1≫R3＞R2이며, 특히 R1이 크다(예를 들면, R1은 수 킬로 Ω, R2는 수십 Ω, R3는 수백 Ω).
이 때문에, 식(2)는,
Figure 112008081142570-PCT00004
로 근사(近似)할 수가 있다.
이 식(4)중 , 지지기판(13)의 시트저항 R3는 상기한 바와 같이 이미 아는 것이다.
이와 같이 하여 얻어진 근사식(4)로부터, 지지기판(13)의 저항율ρ3와 SOI 웨이퍼(10) 전체의 저항율ρ의 관계를 계산한 것을 도 7에 나타내었다.
또한, 일반적인 사양(仕樣)인 SOI층(15)의 막두께 tS는 15㎛, 매입확산층(12)의 막두께 t2는 2㎛, 지지기판(13)의 막두께 tB는 725㎛로 하고, 곡선(a)는 매입확산층이 형성되어 있지 않은 경우, (b),(c),(d)는 각각, 매입확산층(12)의 시트저항 R2가 70Ω/□, 35Ω/□, 20Ω/□인 경우를 나타낸다.
또한, 근사식(4)로부터, 매입확산층(12)의 시트저항 R2와 SOI 웨이퍼(10) 전체 의 저항율ρ의 관계를 계산한 것을 도 8에 나타내었다.
또한, 곡선(a), (b), (c)는, 지지기판(13)의 저항율ρ이 2.4 Ω·㎝이며, 두께 t3가, 각각 725㎛, 625㎛, 450㎛인 경우를 나타낸다.
또한, 식(4)을 매입확산층(12)의 시트저항 R2에 대하여 변형하여
Figure 112008081142570-PCT00005
로 나타낼 수 있다.
즉, 지지기판(13)의 저항율ρ3 및 두께 t3로부터 구한 시트저항 R3는 상기한 바와 같이 이미 아는 것이므로, 상기와 같이 측정한 SOI 웨이퍼(10)의 전체 저항 R로부터, 매입확산층(12)의 시트저항 R2를 구할 수가 있다.
본 발명자는, 이상과 같이, 자장의 변화량으로서 SOI 웨이퍼(10)의 전체 저항 R를 측정하고, 이 전체 저항 R로부터, 근사식(5)에 따라 환산하는 것에 의하여 매입확산층(12)의 시트저항 R2를 구할 수가 있다는 것을 알았다.
그리고, 이 이론을 실제로 적용할 수 있는 것을 확인하기 위하여, 이하와 같은 실험을 행하였다.
(실험예 1)
도 6에 나타난 바와 같은 종래의 SOI 웨이퍼 및 모니터 웨이퍼의 제조방법에 따라, 도 4에 나타난 바와 같은 매입확산층(12)를 갖는 SOI 웨이퍼(10)과 도 3에 나타난 바와 같은, 이것에 대응한 모니터 웨이퍼(70), 즉, 실리콘 웨이퍼(71)의 표면 영역에 고농도 확산층(72)가 형성된 모니터 웨이퍼를 제작하였다.
다만, 지지기판(13)이 되는 베이스 웨이퍼는, p형, 저항율이 10Ω·㎝이고 두께가 725㎛인 것을 이용하고, 이온 주입하는 비소의 도즈량을 1×1015 atoms/cm2으로 하고, 매입확산층 (12)의 막두께 t2는 2㎛로 하였다.
이와 같이 하여 제조한 제품 SOI 웨이퍼에 대하여, 본 발명의 와전류법에 의한 매입확산층(12)의 시트저항 측정을 행하고, 매입확산층(12)의 저항율ρ2을 얻었다. 그 결과를 도 7중에 점(e)로서 나타내었다.
또한, 제작한 모니터 웨이퍼(70)에 대하여, 고농도 확산층(72)의 표면을 측정면으로 하여 전류 탐침 (62)·(62), 전압 탐침 (63)·(63)을 눌러 4 탐침법에 의해 시트저항을 측정하는 것에 의해, 고농도 확산층(72)의 시트저항 RS를 측정하였다.
이 결과, 시트저항은 대략 70Ω/□이었다.
(e) 점은 상기한 근사식(4)로부터 시트저항 R2가 70Ω/□이라고 하여 구한 곡선( b)와 거의 일치하고 있는 것을 알 수 있다.
(실험예 2)
저항율이 2.4Ω·㎝인 p형 실리콘 웨이퍼에, 비소의 도즈량을 2×1015 atoms/cm2으로 하여 이온 주입한 것 외에는 실험예 1과 같게 제품 SOI 웨이퍼와 모 니터 웨이퍼를 제작하고, 매입확산층(12)의 시트저항 R2를 평가하였다.
이 결과를 도 7중에 점(f)로서 나타내었다.
또한, 모니터 웨이퍼에 대하여 실험예 1과 같게 4 탐침법에 의하여 고농도 확산층 (72)의 시트저항 R3를 측정하였다.
이 결과, 모니터 웨이퍼의 시트저항은 대략 35Ω/□이었다.
이 결과를, 도 8중에 점(d)로서 나타내었다.
도 7(f) 점은 상기한 근사식(4)로부터 시트저항 R2가 35Ω/□ 이라고 하여 구한 곡선(c)와 거의 일치하고 있는 것을 알 수 있다.
도 8(d) 점은 상기의 근사식(4)로부터 지지기판(13)의 두께가 725㎛이라고 하여 구한 곡선(a)의, 시트저항이 35Ω/□인 점에 있어서, 거의 일치하고 있는 것을 알 수 있다.
실험예 1, 2의 결과에서, 도 7(e), (f)점, 도 8(d)점은 각각 상기한 근사식(4)로부터 구한 곡선과 거의 일치하고 있기 때문에, 본 발명의, SOI 웨이퍼를 구성하는 각층이 병렬적으로 접속되어 있는 저항으로 간주하는 가정이 적당한 것이며, 본 발명에 의한 매입확산층의 시트저항 평가는, 종래의, 모니터 웨이퍼를 제작하여, 매입확산층에 상당하는 고농도 확산층의 시트저항을 측정하는 방법에 의한 경우와 거의 동일한 결과를 얻을 수 있다는 것이 분명해졌다.
본 실시 형태에서는, 매입확산층의 시트저항은, 근사식(5)에 의해 구할 수 있다. 따라서, 식(2)가 근사식(4)에 의해 잘 근사되는 조건, 즉, R1가 보다 크고, R2, R3와의 차이가 클수록, 보다 정확하게 R2를 평가(見積)할 수가 있다.
또한, 입사되는 교류자장 Bl의 주파수가 높을 수록 와전류손이 커지므로, Bl과 B2사이의 자장의 변화량이 커진다.
이와 같이 하면, SOI 웨이퍼(10) 전체의 시트저항을 오차를 적게 하여 측정할 수가 있으므로 바람직하다.
이상과 같이, 매입확산층(12)의 시트저항을 평가한 후에 제품 SOI 웨이퍼로 한다.
바꾸어 말하면, 제품 SOI 웨이퍼의 매입확산층의 시트저항을 직접 평가할 수가 있다.
또한, 이 와전류법에 의한 SOI 웨이퍼(10) 전체의 시트저항 측정은, 측정기기와 접촉하는 일이 없기 때문에 분진 등을 발생시킬 염려가 없고, 측정 후의 세정 공정[도 5의 공정(k)]을 생략하는 것도 가능하다.
본 발명의 다른 실시형태는, SOI층 표면에 4 탐침법을 적용하는 것에 의해, SOI층 전체의 시트저항을 측정하고, 이 측정 결과로부터 매입확산층의 시트저항을 평가(見積)하는 방법이다.
이하, 도 2를 참조하여 4 탐침법에 의한 매입확산층의 시트저항의 평가방법을 설명한다.
우선, SOI 웨이퍼(10)의 SOI층(15) 표면에 대하여 전류 탐침(62)·(62) 및 전압 탐침(63)·(63)을 눌러 4 탐침법에 의해 SOI층(15)전체의 시트저항 RSOI를 측 정한다.
또한, 4 탐침법은 전류 탐침 (62)·(62) 및 전압 탐침(63)·(63)의 계(計) 4개의 탐침을, 직선 상 또한 대략 등간격으로 나란히 시료 표면[여기에서는 SOI층(15)의 표면]에 눌러 전류 탐침 (62)·(62)사이에 전류Ⅰ를 흘려 전압 탐침(63)·(63)사이의 전압을 측정하는 것으로 시료의 시트저항을 측정하는 수법이다.
이 실시 형태에서는, 매입확산층(12)를 포함하는, SOI층(15) 전체의 시트저항을 측정할 수 있는 것이 필수이다.
즉, 다이오드 구조 등에 의해 SOI층이 접합 분리되어 있는 경우, 예를 들면, 매입확산층(12)의 도전형이 p형이며, 저농도층(11)의 도전형이 n형인 것과 같은 경우는, SOI층(15) 전체의 시트저항을 SOI층(15)의 표면으로부터 4 탐침법에 의하여 측정할 수가 없기 때문에, 본 실시 형태를 적용할 수 없다
또한, 이 방법에서는, 지지기판(13)은 매입 절연층(14)에 의해 SOI층(15)와는 절연 되어 있기 때문에, 지지기판(13)은 측정에 영향을 주지 않는다.
이와 같이 하여 4 탐침법에 의해 측정된 SOI층(15)전체의 시트저항으로부터, 매입확산층(12)의 시트저항을 평가(見積)한다.
SOI층(15)의 각층, 즉 저농도층(11)과 매입확산층(12)가 병렬적으로 접속되어 있는 저항으로 간주하여 이하의 계산을 행한다.
이 가정에 의해,
Figure 112008081142570-PCT00006
로 나타낼 수가 있다. 이 식을 변형하면,
Figure 112008081142570-PCT00007
로 된다.
여기서, 매입확산층(12)의 불순물 농도는 저농도층(11)의 불순물 농도보다 높기 때문에, R1＞R2라고 생각할 수가 있고, R1가 R2보다 충분히 크다고 가정하면,
Figure 112008081142570-PCT00008
로 근사할 수 있다.
또한, 식(7)이 근사식(8)에 의해 잘 근사되는 조건, 즉 R1와 R2의 차이가 클수록, 보다 정확하게 R2를 평가(見積)할 수가 있으므로 바람직하다.
예를 들면, R1가 1kΩ/□이상일 때는 R2가 100Ω/□이하이면 차이가 충분하다.
또한, 4 탐침법에 의하면, 탐침이 SOI층 표면과 접촉하고, SOI 웨이퍼 표면에 분진 등의 오염을 발생시킬 가능성이 있기 때문에, 시트저항 RSOI의 측정 후, 제품 SOI 웨이퍼로 하기 전에 세정 또는 연마를 행하는[도 5(k)] 것이 바람직하다.
이와 같이 하여 매입확산층(12)의 시트저항 R2를 평가한 후에 제품 SOI 웨이퍼로 한다[도 5(1)].
이러한 4 탐침법에 의하여 SOI층 전체의 시트저항을 측정하는 것에 의한 SOI 웨이퍼의 평가방법이면, 모니터 웨이퍼를 제작하는 일 없이, 더욱이 간편한 방법에 의해 매입확산층의 시트저항을 직접적으로 평가할 수가 있다.
실시예
이하, 본 발명의 실시예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이것들에 한정되는 것은 아니다.
(실시예 1, 비교예 1)
도 5(a)~(i)의 공정에 따라, 통상의 방법에 의해 매입확산층을 갖는 SOI 웨이퍼를 5매 제조하였다.
또한, 매입확산층(모니터 웨이퍼에서는 고농도 확산층)의 제작을 위하여 비 소를 이온 주입하였다.
이 이온 주입의 가속 전압은 100keV, 도즈량은 (1) 1×1015 atoms/cm2, (2) 2×1015 atoms/cm2, (3) 4×1015 atoms/cm2이고, 매입확산층의 막두께는 2㎛로 하고, 각각의 도스량에 대하여 SOI 웨이퍼의 내역은 1매, 3매, 1매로 하였다.
또한, 이 SOI 웨이퍼의 제조와 동시에 도 6의 모니터 웨이퍼의 제작공정에 따라 모니터 웨이퍼를 각각의 SOI 웨이퍼에 대하여 1매씩, 합계 5매 제작하였다
각각의 SOI 웨이퍼에 대하여, 와전류법에 의해 실측저항 R를 측정한 후, 매입확산층의 시트저항 R2를 계산에 의해 구했다(실시예 1).
한편, 모니터 웨이퍼의 고농도 확산층(SOI 웨이퍼의 매입확산층에 상당)의 시트저항 RS를 측정했다(비교예 1).
이와 같이 하여 얻어진 R2와 RS의 결과를 비교하여, 도 9에 양자의 관계를 나타내었다.
또한, 도면중의 직선은 최소 2 승법에 의한 근사 직선이다.
도 9로부터 알 수 있는 바와 같이, 양자는 상기한 (1), (2), (3)의 어느 도즈량의 경우라도 거의 일치하였다.
즉, 본 발명의 와전류법에 의한 매입확산층의 평가방법에 의하여, 종래의 모니터 웨이퍼법과 거의 동일한 결과를 얻을 수 있다는 것을 의미한다.
따라서, 모니터 웨이퍼를 제작하는 일 없이, SOI 웨이퍼의 매입확산층의 시 트저항을 평가할 수가 있다.
(실시예 2, 비교예 2)
실시예 1의 경우와 같게, 도 5(a)~(i)의 공정에 따라, 통상의 방법에 의해 매입확산층을 갖는 SOI 웨이퍼를 10매 제작하였다.
비소의 이온 주입에 있어서, 가속전압은 100keV로 하고, 도즈량은 2×1015 atoms/cm2 ~ 4×1015 atoms/cm2의 범위로 미조정하여 변화시켰다.
또한, 실시예 1과 같게, 10매의 SOI 웨이퍼에 대하여 각각 1매씩, 합계 10매의 모니터 웨이퍼를 제작하였다.
각각의 SOI 웨이퍼에 대하여, 4 탐침법에 의해 SOI층 전체의 시트저항 RSOI를 측정 하고, 본 발명의 원리에 따라 이것을 매입확산층의 시트저항 R2와 동등하다고 하였다(실시예 2).
한편, 모니터 웨이퍼의 고농도 확산층(SOI 웨이퍼의 매입확산층에 상당)의 시트저항 RS를 측정하였다(비교예 2).
얻어진 R2와 RS의 결과를 비교하여, 도 10에 양자의 관계를 나타내었다.
또한, 도면중의 직선은 최소 2 승법에 의한 근사 직선이다.
도 10으로부터 알 수 있는 바와 같이, 양자는 2×1015 atoms/cm2 ~ 4×1015 atoms/cm2의 사이의 어느 도즈량의 경우라도 거의 일치하였다.
즉, 본 발명의 4 탐침법에 의한 매입확산층의 평가방법에 의해서도, 종래의 모니터 웨이퍼법과 거의 같은 결과를 얻을 수 있다는 것을 의미하고 있다.
따라서, 모니터 웨이퍼를 제작하는 일 없이, SOI 웨이퍼의 매입확산층의 시트저항을 평가할 수가 있다.
또한, 본 발명은, 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는, 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용 효과를 나타내는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.

Claims (3)

  1. 적어도, 절연층상에 SOI층을 갖고, 전기(前記) SOI층의, 전기 절연층과의 계면 영역에 전기 SOI층의 다른 부분보다 불순물 농도가 높은 매입확산층을 갖는 SOI 웨이퍼의 전기 매입확산층의 시트저항을 평가하는 방법에 있어서,
    전기 SOI층 전체 또는 전기 SOI 웨이퍼 전체의 시트저항을 측정하는 공정 및
    상기 시트저항 측정의 측정결과를 상기 SOI 웨이퍼를 구성하는 각층이 각각 병렬적으로 접속되어 있는 저항이라고 간주하여 환산하는 것에 의해 전기 매입확산층의 시트저항을 평가(見積)하는 공정을 구비하는 것을 특징으로 하는 SOI 웨이퍼의 평가방법.
  2. 제1항에 있어서, 전기 SOI 웨이퍼 전체의 시트저항 측정은, 전기 SOI 웨이퍼의 한 쪽 면측에 대하여 교류 자장의 자력선을 조사하여 상기 SOI 웨이퍼에 전기 교류 자장에 의한 와전류를 형성하는 공정, 전기 와전류의 형성에 의해 생긴 와전류 손에 대응한 자장의 변화량을 전기 자력선을 조사한 면과는 반대 면측에서 측정하는 공정 및 상기 측정한 자장의 변화량으로부터 상기 SOI 웨이퍼 전체의 시트저항을 산출하는 공정을 구비하는 것을 특징으로 하는 SOI 웨이퍼의 평가방법.
  3. 제1항에 있어서, 전기 SOI층 전체의 시트저항 측정은, 전기 SOI층 표면에 4 탐침법을 적용하여 전기 SOI층 전체의 시트저항을 측정하는 것을 특징으로 하는 SOI 웨이퍼의 평가방법.
KR1020087028780A 2006-05-30 2007-05-10 Ｓｏｉ웨이퍼의 평가방법 KR20090024130A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006149866A JP2007324194A (ja) 2006-05-30 2006-05-30 Ｓｏｉウエーハの評価方法
JPJP-P-2006-149866 2006-05-30

Publications (1)

Publication Number Publication Date
KR20090024130A true KR20090024130A (ko) 2009-03-06

Family

ID=38778348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028780A KR20090024130A (ko) 2006-05-30 2007-05-10 Ｓｏｉ웨이퍼의 평가방법

Country Status (7)

Country Link
US (1) US8089274B2 (ko)
EP (1) EP2023394A4 (ko)
JP (1) JP2007324194A (ko)
KR (1) KR20090024130A (ko)
CN (1) CN101443913B (ko)
TW (1) TWI414031B (ko)
WO (1) WO2007138828A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2006146C2 (en) * 2011-02-04 2012-08-07 Xycarb Ceramics B V A method of processing substrate holder material as well as a substrate holder processed by such a method.
JP2014053505A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体装置の製造方法、半導体ウェーハ及び半導体装置の製造装置
JP6102823B2 (ja) * 2014-05-14 2017-03-29 信越半導体株式会社 Ｓｏｉ基板の評価方法
EP3593151B1 (en) * 2017-03-07 2023-07-05 Capres A/S A probe for testing an electrical property of a test sample

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4100486A (en) * 1977-03-11 1978-07-11 International Business Machines Corporation Monitor for semiconductor diffusion operations
JPS54136182A (en) * 1978-04-13 1979-10-23 Fumio Horiguchi Method of measuring nonncontact semiconductor wafer characteristics
JPS5543880A (en) * 1978-09-22 1980-03-27 Takeshi Kizaki Non-contact measurement of semiconductor carrier concentration and conductivity by capacitance-coupling
DE3405559A1 (de) * 1984-02-16 1985-08-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zur kontrolle und regelung der zusammensetzung und der schichtdicke von metallisch leitenden legierungsschichten waehrend ihrer herstellung
JPS61173171A (ja) * 1985-01-28 1986-08-04 Mitsubishi Metal Corp 半導体ウエハの抵抗率測定法
JPH05275508A (ja) * 1992-03-27 1993-10-22 Mitsubishi Materials Corp 貼合せ半導体ウェーハの接合界面の評価方法
JP2855964B2 (ja) * 1992-04-28 1999-02-10 信越半導体株式会社 Ｓｏｉ基板における単結晶薄膜の膜厚測定方法
US5434505A (en) * 1993-07-30 1995-07-18 Litton Systems, Inc. Method and apparatus for low temperature HEMT-like material testing
JP2812382B2 (ja) * 1993-10-13 1998-10-22 信越半導体株式会社 拡散結合ｓｏｉ基板の埋め込み拡散層のモニター方法
JP2907059B2 (ja) * 1995-04-27 1999-06-21 日本電気株式会社 不純物拡散プロファイル測定方法
JP2000277716A (ja) * 1999-03-26 2000-10-06 Canon Inc 半導体層の評価方法、半導体層の評価装置及び記憶媒体
US7078919B2 (en) * 2003-08-27 2006-07-18 Prussin Simon A In situ determination of resistivity, mobility and dopant concentration profiles
US6991948B2 (en) * 2003-11-05 2006-01-31 Solid State Measurements, Inc. Method of electrical characterization of a silicon-on-insulator (SOI) wafer
US7063991B1 (en) * 2004-07-28 2006-06-20 Advanced Micro Devices, Inc. Methods of determining characteristics of doped regions on device wafers, and system for accomplishing same

Also Published As

Publication number Publication date
CN101443913A (zh) 2009-05-27
EP2023394A4 (en) 2012-02-22
EP2023394A1 (en) 2009-02-11
US20090251135A1 (en) 2009-10-08
TW200816340A (en) 2008-04-01
US8089274B2 (en) 2012-01-03
TWI414031B (zh) 2013-11-01
WO2007138828A1 (ja) 2007-12-06
JP2007324194A (ja) 2007-12-13
CN101443913B (zh) 2010-12-01

Similar Documents

Publication Publication Date Title
Schroder Surface voltage and surface photovoltage: history, theory and applications
WO2008047478A1 (fr) Procédé d'évaluation d'une tranche de semi-conducteur
KR20090024130A (ko) Ｓｏｉ웨이퍼의 평가방법
US20150145551A1 (en) Semiconductor substrate evaluating method, semiconductor substrate for evaluation, and semiconductor device
US9117880B2 (en) Method for manufacturing semiconductor device
CN107026097A (zh) 一种非接触无损伤的测量外延soi外延层电阻率的方法
JP2011021898A (ja) 走査プローブ顕微鏡用標準試料及びキャリア濃度測定方法
KR101248439B1 (ko) 반도체 소자의 특성 측정방법 및 반도체장치의 제조방법
KR20160013043A (ko) 반도체 웨이퍼의 평가 방법
US20130106448A1 (en) Test key structure and method for measuring step height by such test key structure
CN111243973B (zh) 试验用晶圆及其制造方法
TW201320212A (zh) 測試鍵結構與使用此測試鍵結構以量測階段高度的方法
JPH07153808A (ja) 結合型基板の結合界面のボロン評価方法
EP1610373A2 (en) Method and apparatus for determining generation lifetime of product semiconductor wafers
CN104218026A (zh) 半导体检测结构及检测方法
KR100595137B1 (ko) Ｆｉｂ 장치를 이용한 반도체 소자의 전기적 특성 검사 방법
US20080182347A1 (en) Methods for monitoring ion implant process in bond and cleave, silicon-on-insulator (SOI) wafer manufacturing
JP2004296469A (ja) ホール素子
JPH11126810A (ja) 結晶欠陥の測定方法
JP5545131B2 (ja) ボロンドープｐ型シリコン中の鉄濃度分析における定量分析限界決定方法
JP2004055935A (ja) 交流表面光電圧計測装置及びそれを用いた半導体表面の非破壊不純物汚染濃度測定方法
JP2005223128A (ja) Ｓｏｉウェーハの品質評価方法
Lotfi et al. Fabrication and characterization of 150-mm silicon-on-polycrystalline silicon carbide substrates
Allen et al. Junction-isolated electrical test structures for critical dimension calibration standards
JP2005331241A (ja) 導電性試料の評価方法及び導電性試料の評価装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application