CN107026097A - 一种非接触无损伤的测量外延soi外延层电阻率的方法 - Google Patents

一种非接触无损伤的测量外延soi外延层电阻率的方法 Download PDF

Info

Publication number
CN107026097A
CN107026097A CN201610079153.9A CN201610079153A CN107026097A CN 107026097 A CN107026097 A CN 107026097A CN 201610079153 A CN201610079153 A CN 201610079153A CN 107026097 A CN107026097 A CN 107026097A
Authority
CN
China
Prior art keywords
soi
extension
passed
ozone
reative cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610079153.9A
Other languages
English (en)
Other versions
CN107026097B (zh
Inventor
付超凡
柳清超
高文琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENYANG SILICON TECHNOLOGY CO LTD
Original Assignee
SHENYANG SILICON TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENYANG SILICON TECHNOLOGY CO LTD filed Critical SHENYANG SILICON TECHNOLOGY CO LTD
Priority to CN201610079153.9A priority Critical patent/CN107026097B/zh
Publication of CN107026097A publication Critical patent/CN107026097A/zh
Application granted granted Critical
Publication of CN107026097B publication Critical patent/CN107026097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种非接触无损伤的测量外延SOI外延层电阻率的方法，该方法针对外延SOI外延层进行电阻率的测量，为了达到测量精准的效果，首先对外延SOI表面进行特定的预处理，使表面的缺陷及电学参数达到所需要求。再施加特定电压，根据C-V曲线算出电阻率。最终结果误差小于0.1％。本发明为非接触式测量，具有非破坏性、无损伤性、可重复利用等优点。在实际生产中，被测外延SOI仍然可以使用。大大的提高了产品良率，节约了成本。

Description

一种非接触无损伤的测量外延SOI外延层电阻率的方法
技术领域
本发明涉及外延SOI(Silicon on Insulator，绝缘体上硅)的外延层电阻率的测量技术领域，具体涉及一种非接触无损伤的测量外延SOI外延层电阻率的方法。
背景技术
TM-SOI是一种基于离子注入剥离法(smart-cut法)的SOI技术，“TM-SOI智能切割法”在中国申报了发明专利，申请号200310123080.1，并获得中国专利局发明专利授权。具体方法：在两硅片之中，至少在其中一方形成氧化膜，并利用离子注入法，以于其中一方的硅片薄膜内形成一层离子分离层，使该已注入离子的面隔着氧化膜在室温下贴合另一方硅片，形成键合体。接着加以退火，使键合面牢固。然后升高温度至转变温度点以上，待温度平衡稳定后，激活高频交替电场或磁场照射该薄膜，使该离子分离层中的注入离子聚合为气体分子，形成一层分离膜，分离该薄膜，完成薄膜剥离，形成SOI。
外延SOI即以TM-SOI为衬底层，在衬底层上沿原来的晶向再生长一层硅单晶膜(外延层)的工艺。其优势在于，在CMOS-IC芯片中，既可以满足减弱或者避免闩锁效应，抑制短沟道效应。同时也可以降低导通压降与功耗，有时也是为了满足隔离的需要。因此，外延SOI得到了广泛地应用。
衡量外延SOI外延层品质的三项重要参数，分别是厚度、电阻率、表面缺陷，其中厚度和电阻率直接决定了终端产品的电性。
目前被业界广泛使用的是四探针电阻率测试仪，简称4PP。而这种测量方式具有局限性。其要求所测量的外延层与衬底SOI反型，即衬底为N型、外延层为P型，或者衬底为P型、外延层为N型的外延SOI。其测量原理是将位于同一直线上的4个探针置于一平坦的样品上，并对外侧灵根探针施加直流电流I，然后中间两根探针用电压表测量电压V，则测量位置的电阻率ρohm.cm，ρ＝C*V/I。C为系数，大小取决于样品的宽度、样品的厚度和探针的间距。由于对只可以测量反型样品，因此具有很大的局限性。
另一种测量方法为汞探针电阻率测试仪。简称Hg-CV。其原理为：用电容-电压(C-V)法测量外延层掺杂浓度和电阻率。在测试时，汞探针与硅片表面相接触，形成一个金属-半导体结构的肖特基结。汞探针和N型硅外延层相接触时，在N型硅外延层一侧形成势垒。在汞金属和硅外延层之间加一直流反向偏压时，肖特基势垒宽度向外延层中扩展。如果在直流偏压上叠加一个高频小信号电压，其势垒电容随外加电压的变化而变化，可起到电容的作用。通过电容-电压变化关系，便可找到金属-半导体肖特基势垒在硅外延层一侧的掺杂浓度分布。有时为了防止漏电导致测试不出结果，会在金属-半导体接触面生长一层薄氧化层。氧化层厚度必须很薄，以至于MOS电容远大于肖特基势垒电容时，以上模型中的MOS电容可以忽略不计。然而，Hg-CV为接触时测量，属于破坏性测量，在实际生产中，测量后产品必须报废。并且Hg为金属污染物，一旦污染车间，将造成不可逆的严重后果。
发明内容
本发明的目的在于克服现有技术的不足之处，提供一种非接触无损伤的测量外延SOI外延层电阻率的方法，该方法为非接触式测量，具有非破坏性、无损伤性、可重复利用等优点。在实际生产中，被测外延SOI仍然可以使用。
为实现上述目的，本发明所采用的技术方案如下：
一种非接触无损伤的测量外延SOI外延层电阻率的方法，所述外延层为P型或N型，测试过程包括如下步骤：
(1)将外延SOI产品放入反应室；
(2)反应室中通入臭氧或者同时通入臭氧和水蒸气，通入时间为3-10秒，以使反应室内成为臭氧或者臭氧和水蒸气的环境；
(3)反应室中通入气体的同时加热至200-400℃；
(4)在200-400℃条件下，气体通入时间保持100-300秒，用于在外延SOI表面产生一层很薄的自然氧化层(通入水蒸气的作用是产生负电荷，将Si层下的负离子向下排空形成耗尽层)；该步骤相关反应式为：3Si+2O3—>3SiO2；
(5)反应室加热至400-600℃，在400-600℃条件下，气体通入时间保持100-500秒，用于使步骤(4)产生的氧化层更加致密；
(6)反应室中通入氮气，降温至室温；氮气用于冷却样品；
(7)取出外延SOI放入测试台上，同时施加主电压和偏移电压；主电压范围为1-3V，偏移电压小于4V；
(8)通过A-CV法测量得到外延SOI外延层电阻率值。
本发明方法中，所述外延层为P型时，反应室内通入的气体为臭氧，臭氧的流速为1-5升/分钟；所述外延层为N型时，反应室内通入的气体为臭氧和水蒸气，其中臭氧的流速为1-5升/分钟，水蒸气的流速为1-5升/分钟。
该方法测量位置的电阻率范围为1-100ohm.cm。
该方法中，外延SOI的外延层厚度应在1-100μm。
本发明设计原理如下：
本发明方法针对利用TM-SOI制备的SOI硅片为衬底生长的外延SOI。所述TM-SOI工艺是在要成为支撑衬底的基底硅片和要成为SOI层的结合硅片至少其中之一的表面形成氧化膜，然后将氢离子从上述其中之一的硅片表面注入，形成离子注入层，然后隔着上述氧化膜使两片硅片贴合，并加以退火使贴合面牢固，然后施加微波处理使上述离子注入层进行裂片，形成SOI层。但SOI层因离子注入而造成损伤层，且表面粗糙，只经过CMP处理后，存在均匀性和膜厚不足的缺点，为解决此问题本发明采用硅的气相外延的化学气相淀积(CVD)工艺，对杂质浓度有良好的控制以及能获得晶体的完整性。硅外延除可以生长一层纯净度很高，缺陷密度低的本征硅外，还可以根据需求加入掺杂源对外延膜进行掺杂，从而达到控制外延层的导电类型和载流子浓度(电阻率)的目的。现在业界广泛使用的4PP以及Hg-CV存在很多局限和不足。
本发明为非接触式的测量外延SOI的方法，简称A-CV法。CV是Capacitance-Voltage的缩写。如图1、图2，针对理想的被测量样品，在P型掺杂表面加上正压(在N型掺杂表面加上负压)，其内部多数载流子会被向下排空形成耗尽层，电压越大形成的耗尽层深度越深，反应在电极与耗尽层之间的电容就越小。通过加上不同的电压得出不同的电容，得出电压电容曲线，这条曲线可以表征出掺杂浓度、电阻率等一系列参数特征。偏压通常是在一定范围内逐步增加，测得不同偏压下对应的电容，就可以得到电容电压曲线。由不同偏压下测得的电容，可以知道此时的耗尽层深度及对应的掺杂浓度。得出被测量样品表面的掺杂浓度随深度的变化曲线。最终将掺杂浓度随深度的变化曲线转换成电阻率随深度的变化曲线。
本发明具有以下优点：
1、本发明方法针对测量外延SOI外延层电阻率的测量，为了达到测量精准的效果，首先对外延SOI表面进行特定的预处理，使表面的缺陷及电学参数达到所需要求。再施加特定电压，根据C-V曲线算出电阻率。最终结果误差小于0.1％。
2、本发明为非接触式测量，具有非破坏性、无损伤性、可重复利用等优点。在实际生产中，被测外延SOI仍然可以使用。大大的提高了产品良率，节约了成本。
3、被测量的外延SOI可以重复测量，在实际生产中，可以用于监控测量机台的重复性。
附图说明
图1为P型掺杂表面加上正压，多数载流子流向示意图。
图2为N型掺杂表面加上负压，多数载流子流向示意图。
图3为A-CV方法测量样品，使用光学显微镜观察截图。
图4为4PP方法测量样品，使用光学显微镜观察截图。
图5为利用A-CV方法测量电阻率示意图，图中：01-电极；02-耗尽区；03-P型外延层。
具体实施方式
下面结合附图及实施例对本发明详细说明。
(1)将外延SOI产品放入反应室；
(2)反应室中通入臭氧(或臭氧与水蒸气)，气体流速1-5升/分钟。通入时间在3-10秒。使反应室内充分成为Ozone的环境。
(3)反应室中通入臭氧(或臭氧与水蒸气)的同时迅速加热至200-400℃。
(4)反应室中通入臭氧(或臭氧与水蒸气)，保持200-400℃，时间100-300秒。用于在外延SOI表面产生一层很薄的自然氧化层。相关反应式为：3Si+2O3—>3SiO2
(5)反应室中通入臭氧(或臭氧与水蒸气)，在200-400℃基础上迅速加热至400-600℃。保持100-500秒。用于使氧化层更加致密。
(6)反应室中通入氮气，使反应室迅速降温至室温。氮气用于冷却样品。
取出外延SOI放入测试台上，加主电压，范围在1-3v；加偏移电压，小于4v。如图3所示。
(7)利用A-CV方法最终计算出电阻率数值，图5为利用A-CV方法测量电阻率示意图，测量过程为：将一个传感器电极放置靠近外延SOI的表面；在传感器电极上施加电压，导致多数载流子从外延层表面移动；做出电容和电压对应的函数曲线；从C-V曲线中计算出掺杂(或电阻率)分布。
实施例1
原始硅片为8寸，P型，晶格方向(100)，电阻值为8.5-11.5ohm/cm，表面覆盖二氧化硅(SiO2)，单面抛光，经过剂量为4.0×1016/cm2，注入能量为200KeV，氢分子离子(H2 +)注入。衬底硅片为P型，晶格方向(100)，电阻率为8.5-11.5ohm-cm，单面抛光硅晶圆片。两硅晶圆片于室温经等离子体加强键合法键合为键合结构体，置于商用可调温度微波炉内，以转变温度设定为200℃退火处理15分钟，然后紧接在此温度下以2.45GHz频率，1000W输出功率，15分钟的微波辐射后，平均厚度为0.6452μm的薄膜剥离出来，经过CMP处理后形成顶层SOI晶圆材料。
在SOI顶层再外延一层P型外延层，厚度4μm，电阻率范围为6-9ohm.cm。
在实际测量中，可以利用A-CV电阻率测试仪来实现，简称EPIMET。
取上述制备的外延SOI 10片。放入EPIMET的预处理腔体(Pre-TreatmentChamber)中。通入1L/min的臭氧，通入时间3s。使反应室内充分成为Ozone的环境。迅速加热到280℃，保持120s。在280℃基础上迅速加热至480℃，保持80s。使氧化层更加致密。停止通入臭氧，同时冲入氮气，吹走臭氧，并将外延SOI迅速降为室温。取出外延SOI放入测量台上。施加主电压2.5V，偏移电压1.5V，探针距离外延SOI表面10PF。每片测9点，9点的X/Y坐标为：(0,0),(0，45)，(45,0)，(0，-45)，(-45,0)，(0,90)，(90,0)，(0，-90)，(-90,0)。
10片外延SOI电阻率数值如表1所示：
表1
point1 point2 point3 point4 point5 point6 point7 point8 point9
1# 7.326 7.438 7.504 7.572 7.621 7.349 7.541 7.489 7.071
2# 7.266 7.425 7.451 7.502 7.63 7.329 7.543 7.461 7.084
3# 7.283 7.411 7.485 7.562 7.635 7.354 7.543 7.56 7.132
4# 7.309 7.456 7.527 7.592 7.653 7.391 7.55 7.603 7.144
5# 7.287 7.466 7.524 7.62 7.651 7.376 7.582 7.652 7.14
6# 7.35 7.521 7.529 7.644 7.643 7.365 7.579 7.578 7.116
7# 7.353 7.513 7.481 7.659 7.668 7.39 7.619 7.567 7.113
8# 7.309 7.486 7.508 7.648 7.673 7.392 7.61 7.63 7.127
9# 7.348 7.545 7.542 7.695 7.742 7.427 7.624 7.631 7.157
10# 7.344 7.54 7.544 7.732 7.71 7.409 7.606 7.649 7.177
STD 0.031515 0.04825 0.029834 0.067789 0.037792 0.029555 0.033659 0.065447 0.031932
AVG 7.3175 7.4801 7.5095 7.6226 7.6626 7.3782 7.5797 7.582 7.1261
Repeatability 0.43％ 0.65％ 0.40％ 0.89％ 0.49％ 0.40％ 0.44％ 0.86％ 0.45％
1#外延SOI重复测量10次的电阻率数值如表2所示：
表2
实施例2
原始硅片为8寸，N型，晶格方向(100)，电阻值为8.5-11.5ohm/cm，表面覆盖二氧化硅(SiO2)，单面抛光，经过剂量为4.0×1016/cm2，注入能量为200KeV，氢分子离子(H2 +)注入。衬底硅片为N型，晶格方向(100)，电阻率为8.5-11.5ohm-cm，单面抛光硅晶圆片。两硅晶圆片于室温经等离子体加强键合法键合为键合结构体，置于商用可调温度微波炉内，以转变温度设定为200℃退火处理15分钟，然后紧接在此温度下以2.45GHz频率，1000W输出功率，15分钟的微波辐射后，平均厚度为0.6452μm的薄膜剥离出来，经过CMP处理后形成顶层SOI晶圆材料。在SOI顶层再外延一层N型外延层，厚度4μm，电阻率范围为6-9ohm.cm。
取上述制备的外延SOI 10片。放入EPIMET的预处理腔体(Pre-TreatmentChamber)中。通入1L/min的臭氧，同时通入1L/min水蒸气，通入时间3s。使反应室内充分成为Ozone及水蒸气的环境。迅速加热到300℃，保持60s。在300℃基础上迅速加热至500℃，保持80s。使氧化层更加致密。停止通入臭氧，同时冲入氮气，吹走臭氧，并将外延SOI迅速降为室温。取出外延SOI放入测量台上。施加主电压2V，偏移电压1.5V，探针距离外延SOI表面10PF。每片测9点，9点的X/Y坐标为：(0,0),(0，45)，(45,0)，(0，-45)，(-45,0)，(0,90)，(90,0)，(0，-90)，(-90,0)。
10片外延SOI电阻率数值如表3所示：
表3
11#外延SOI重复测量10次的电阻率数值如表4所示：
表4
对比例1
原始硅片为8寸，N型，晶格方向(100)，电阻值为8.5-11.5ohm/cm，表面覆盖二氧化硅(SiO2)，单面抛光，经过剂量为4.0×1016/cm2，注入能量为200KeV，氢分子离子(H2 +)注入。衬底硅片为N型，晶格方向(100)，电阻率为8.5-11.5ohm-cm，单面抛光硅晶圆片。两硅晶圆片于室温经等离子体加强键合法键合为键合结构体，置于商用可调温度微波炉内，以转变温度设定为200℃退火处理15分钟，然后紧接在此温度下以2.45GHz频率，1000W输出功率，15分钟的微波辐射后，平均厚度为0.6452μm的薄膜剥离出来，经过CMP处理后形成顶层SOI晶圆材料。在SOI顶层再外延一层P型外延层，厚度4μm，电阻率范围为6-9ohm.cm。
使用常规方法4PP测量，电阻率数值如表5所示：
表5
point1 point2 point3 point4 point5 point6 point7 point8 point9
21# 6.821 7.119 7.121 7.081 7.052 6.851 7.18 6.953 7.081
22# 6.752 6.972 7.035 7.069 6.983 6.862 7.164 7.033 7.081
23# 6.756 6.98 7.054 7.114 6.951 6.837 7.179 7.034 7.043
24# 6.82 7.012 7.068 7.166 6.94 6.829 7.176 7.105 7.031
25# 6.84 7.041 7.093 7.185 7.029 6.876 7.196 7.103 7.081
26# 6.869 7.104 7.126 7.171 7.111 6.83 7.221 6.995 7.078
27# 6.847 7.06 7.149 7.168 7.126 6.867 7.212 6.953 7.164
28# 6.871 7.089 7.17 7.203 7.161 6.849 7.224 6.959 7.16
29# 6.895 7.126 7.185 7.206 7.154 6.864 7.252 7.005 7.17
30# 6.92 7.142 7.213 7.228 7.114 6.883 7.258 6.966 7.179
STD 0.054598 0.061413 0.058922 0.053815 0.083067 0.018784 0.032615 0.057793 0.055729
AVG 6.8391 7.0645 7.1214 7.1591 7.0621 6.8548 7.2062 7.0106 7.1068
Repeatability 0.80％ 0.87％ 0.83％ 0.75％ 1.18％ 0.27％ 0.45％ 0.82％ 0.78％
21#外延SOI重复测量10次的电阻率数值如表6所示：
表6
point1 point2 point3 point4 point5 point6 point7 point8 point9
21# 6.821 7.119 7.121 7.081 7.052 6.851 7.18 6.953 7.081
21# 6.828 7.132 7.146 7.102 7.059 6.863 7.214 7.002 7.093
21# 6.836 7.146 7.169 7.192 7.064 6.869 7.344 7.063 7.107
21# 6.847 7.159 7.194 7.227 7.099 6.874 7.458 7.106 7.195
21# 6.866 7.173 7.209 7.235 7.103 6.897 7.465 7.112 7.264
21# 6.873 7.189 7.238 7.296 7.137 6.92 7.473 7.146 7.273
21# 6.889 7.204 7.283 7.304 7.159 6.988 7.491 7.194 7.306
21# 6.895 7.242 7.327 7.322 7.186 7.012 7.501 7.207 7.35
21# 6.923 7.267 7.372 7.375 7.207 7.211 7.526 7.258 7.361
21# 7.045 7.31 7.393 7.399 7.215 7.3 7.538 7.33 7.342
STD 0.065644 0.062051 0.094927 0.106727 0.061748 0.156774 0.1286 0.115115 0.110399
AVG 6.8823 7.1941 7.2452 7.2533 7.1281 6.9785 7.419 7.1371 7.2372
Repeatability 0.95％ 0.86％ 1.31％ 1.47％ 0.87％ 2.25％ 1.73％ 1.61％ 1.53％
测量1#-10#,21#-30#外延SOI，所测试的颗粒情况如表7所示：
表7
1#与21#测量10次后，用显微镜观察，如图3、图4所示：
由表1与表5对比、表3与表5对比，可以看出，A-CV方法测量的片间的重复性为0.2％以下，而4PP方法测量的片间重复性1％左右。A-CV方法更优。
由表2与表6对比、表4与表6对比，可以看出，同一片测量10次，A-CV方法测量的重复性为0.2％以下，而4PP方法测量的重复性2％左右。并且，由于重复测量破坏外延SOI表面电性，导致所测数据呈现上升趋势。
由表7可以看出，A-CV方法测量颗粒增长远小于4PP方法测量。
由图3、图4可以看出4PP方法测量的外延SOI表面有针孔似的缺陷，而A-CV方法测量的外延SOI表面完好无损。
以上所述仅为说明本发明的优选实施例，并非用以限定本发明的保护范围；凡其它未脱离发明所公开的精神下所完成的等效改变或修饰，均应包含在所述的专利申请和权利要求范围内。

Claims (5)

1.一种非接触无损伤的测量外延SOI外延层电阻率的方法，其特征在于：所述外延层为P型或N型，测试过程包括如下步骤：
(1)将外延SOI产品放入反应室；
(2)反应室中通入臭氧或者同时通入臭氧和水蒸气，通入时间为3-10秒，以使反应室内成为臭氧或者臭氧和水蒸气的环境；
(3)反应室中通入气体的同时加热至200-400℃；
(4)在200-400℃条件下，气体通入时间保持100-300秒，用于在外延SOI表面产生一层自然氧化层；
(5)反应室加热至400-600℃，在400-600℃条件下，气体通入时间保持100-500秒，用于使步骤(4)产生的氧化层更加致密；
(6)反应室中通入氮气，使反应室降温至室温；
(7)取出外延SOI放入测试台上，同时施加主电压和偏移电压；主电压范围为1-3V，偏移电压小于4V；
(8)通过A-CV法测量得到外延SOI外延层电阻率值。
2.根据权利要求1所述的非接触无损伤的测量外延SOI外延层电阻率的方法，其特征在于：该方法中，所述外延层为P型时，反应室内通入的气体为臭氧；所述外延层为N型时，反应室内通入的气体为臭氧和水蒸气。
3.根据权利要求2所述的非接触无损伤的测量外延SOI外延层电阻率的方法，其特征在于：该方法中，当反应室中通入臭氧时，气体的流速为1-5升/分钟；当反应室中同时通入臭氧和水蒸气时，臭氧的流速为1-5升/分钟，水蒸气的流速为1-5升/分钟。
4.根据权利要求1所述的非接触无损伤的测量外延SOI外延层电阻率的方法，其特征在于：该方法测量位置的电阻率范围为1-100ohm.cm。
5.根据权利要求1所述的非接触无损伤的测量外延SOI外延层电阻率的方法，其特征在于：该方法中，外延SOI的外延层厚度应在1-100μm。
CN201610079153.9A 2016-02-02 2016-02-02 一种非接触无损伤的测量外延soi外延层电阻率的方法 Active CN107026097B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610079153.9A CN107026097B (zh) 2016-02-02 2016-02-02 一种非接触无损伤的测量外延soi外延层电阻率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610079153.9A CN107026097B (zh) 2016-02-02 2016-02-02 一种非接触无损伤的测量外延soi外延层电阻率的方法

Publications (2)

Publication Number Publication Date
CN107026097A true CN107026097A (zh) 2017-08-08
CN107026097B CN107026097B (zh) 2020-03-20

Family

ID=59524054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610079153.9A Active CN107026097B (zh) 2016-02-02 2016-02-02 一种非接触无损伤的测量外延soi外延层电阻率的方法

Country Status (1)

Country Link
CN (1) CN107026097B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111566791A (zh) * 2018-01-24 2020-08-21 胜高股份有限公司 硅层的评价方法和硅外延晶片的制造方法
CN112768367A (zh) * 2021-02-04 2021-05-07 微龛(广州)半导体有限公司 Soi晶圆键合质量检测方法及系统
CN113140478A (zh) * 2021-04-20 2021-07-20 瀚天天成电子科技（厦门）有限公司 一种半导体掺杂层厚度无损检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390570A (zh) * 2013-08-13 2013-11-13 上海新傲科技股份有限公司 电容-电压测试预处理的方法
CN104280616A (zh) * 2013-07-12 2015-01-14 苏州博昇科技有限公司 硅晶片电阻率测量装置及方法
JP2018060916A (ja) * 2016-10-05 2018-04-12 信越半導体株式会社 抵抗率測定方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104280616A (zh) * 2013-07-12 2015-01-14 苏州博昇科技有限公司 硅晶片电阻率测量装置及方法
CN103390570A (zh) * 2013-08-13 2013-11-13 上海新傲科技股份有限公司 电容-电压测试预处理的方法
JP2018060916A (ja) * 2016-10-05 2018-04-12 信越半導体株式会社 抵抗率測定方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111566791A (zh) * 2018-01-24 2020-08-21 胜高股份有限公司 硅层的评价方法和硅外延晶片的制造方法
CN112768367A (zh) * 2021-02-04 2021-05-07 微龛(广州)半导体有限公司 Soi晶圆键合质量检测方法及系统
CN113140478A (zh) * 2021-04-20 2021-07-20 瀚天天成电子科技（厦门）有限公司 一种半导体掺杂层厚度无损检测方法
CN113140478B (zh) * 2021-04-20 2022-02-18 瀚天天成电子科技（厦门）有限公司 一种半导体掺杂层厚度无损检测方法

Also Published As

Publication number Publication date
CN107026097B (zh) 2020-03-20

Similar Documents

Publication Publication Date Title
Lu et al. Probing the sensitivity of nanowire-based biosensors using liquid-gating
CN107026097A (zh) 一种非接触无损伤的测量外延soi外延层电阻率的方法
US7741833B1 (en) Non contact method and apparatus for measurement of sheet resistance of p-n junctions
CN110085668B (zh) 半导体量子芯片及其制作方法
CN110349875B (zh) 一种测量晶圆表面电荷密度变化的方法
CN102313835B (zh) 砷化镓赝配高电子迁移率晶体管材料的电参数测量方法
WO2007138828A1 (ja) Ｓｏｉウエーハの評価方法
US5701088A (en) Method of evaluating a MIS-type semiconductor device
CN116364568A (zh) 一种测量外延片电阻率的方法
CN103412272A (zh) 用于校正汞探针电阻率量测仪的标准片及校正汞探针电阻率量测仪的方法
JP6451881B1 (ja) シリコン層の評価方法およびシリコンエピタキシャルウェーハの製造方法
Voitsekhovskii et al. Investigation of the effect of thermal annealing on the electrical properties of the near-surface layer of MBE n-HgCdTe using MIS techniques
CN104218026B (zh) 半导体检测结构及检测方法
Castaldini et al. Surface analyses of polycrystalline and Cz–Si wafers
US9780006B2 (en) Method for evaluating SOI substrate
JPH11126810A (ja) 結晶欠陥の測定方法
CN104282250A (zh) Tft 中mis 结构设计的控制方法及系统
CN109959696B (zh) 基于隧穿场效应晶体管的半导体生物传感器及其制备方法
CN107887287B (zh) 测试方法
CN117747464A (zh) 氧化层厚度测量方法及装置
CN117233568A (zh) 载流子迁移率的计算方法和装置
Judek et al. Microwave Resistivity of Thermally Oxidized High Resistivity Silicon Wafers
Mitoh et al. Electron Spin Resonance Observation of Bias-Temperature Stress-Induced Interface Defects at NO/N2O-Annealed Chemical-Vapor-Deposition SiO2/(100) p-Si Substrates
Baranov et al. Synthesis of anodic silicon oxide films in water-organic solutions containing orthophosphoric acid
Roy et al. In-line charge-trapping characterization of dielectrics for sub-0.5-um CMOS technologies

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant