JP2012023229A - 半導体素子の特性測定方法および半導体装置の製造方法 - Google Patents

Abstract

【課題】ウェハの厚み方向他方側の電極に、ウェハの厚み方向一方側から通電することができ、半導体素子の電気的特性を精度良く測定することができる半導体素子の特性測定方法およびそれを用いる半導体装置の製造方法を提供する。
【解決手段】半導体ウェハ１の厚み方向一方Ｘ１側の表面部に形成されたゲート電極およびソース電極から離隔して、電極接触部１４が半導体ウェハ１の厚み方向他方Ｘ２側でドレイン電極２と接触し、端子接触部１２が半導体ウェハ１の厚み方向一方Ｘ１側に露出するように、半導体ウェハ１の端部に測定用端子１０を配置する。測定用端子１０の端子接触部１２にプローブ端子１５を接触させるとともに、ゲート電極およびソース電極にプローブ端子を接触させて、ＭＯＳＦＥＴの電気的特性を測定する。
【選択図】図１

Description

本発明は、半導体素子の特性測定方法およびそれを用いる半導体装置の製造方法に関する。

半導体装置を構成する半導体チップの製造工程では、半導体ウェハ（以下、単に「ウェハ」という場合がある）に形成された半導体素子の通電検査をウェハの状態で行う、いわゆるウェハテストが行われる。半導体素子の電極は、ウェハの厚み方向一方側（以下「表面側」という場合がある）だけでなく、ウェハの厚み方向他方側（以下「裏面側」という場合がある）にも形成される場合がある。従来のウェハテストでは、導電性のウェハステージに、ウェハの裏面側を吸着させておく。裏面側の電極（以下「裏面電極」という場合がある）に通電するときには、ウェハステージを電極として用いて、ウェハステージを介して裏面電極に通電する。

たとえば、半導体素子としてパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が形成されたウェハ（以下「パワーＭＯＳＦＥＴウェハ」という場合がある）は、裏面側にドレイン電極が形成されており、表面側にゲート電極およびソース電極が形成されている。したがって、ウェハステージにウェハの裏面側を吸着させて、裏面側のドレイン電極をウェハステージに電気的に接続し、表面側のゲート電極およびソース電極にプローブ端子を接触させることで、ウェハテストのときの印加電極を確保している。

ウェハは、半導体デバイスを高性能化するために、薄厚化が進められている。ウェハを薄くすることで、ドレイン−ソース間の抵抗が低くなるので、通電時のロスを低減することができる。

ウェハを薄くした場合、ウェハに反りが生じ易いので、取り扱いが難しい。たとえば、反りが生じたウェハに対して、ウェハ単独の状態（以下「ウェハベア状態」という）でウェハテストを行うと、ウェハにひびおよび割れなどの損傷が生じてしまう。したがって、ウェハベア状態ではウェハテストを行うことができない。ウェハテストを行うためには、専用のシートまたは絶縁性の基板をウェハの裏面に貼付けて、ウェハをサポートする必要がある。

ウェハの裏面に専用のシートなどを貼付けてウェハをサポートした場合、ウェハステージにウェハを吸着させても、ウェハは、ウェハステージと絶縁状態になる。したがって、ウェハの裏面側の電極、たとえばパワーＭＯＳＦＥＴウェハの場合はパワーＭＯＳＦＥＴのドレイン電極に通電することができなくなるという問題が生じる。

この問題を解決するために、ウェハの表面側に形成した特定の電極をドレイン電極としてウェハテストを行う方法、または隣接チップの表面側に形成したソース電極をドレイン電極としてウェハテストを行う方法などが用いられている（たとえば、特許文献１参照）。

特開平８−１５３７６３号公報

特許文献１などに開示される従来の方法では、ウェハの表面側に形成した電極に通電して、ソース電極との間に電圧を印加することで、ウェハテストを行うので、ソース側からの空乏層が、ウェハの裏面側であるドレイン側に充分に延びない。したがって、半導体素子の電気的特性を精度良く測定することができない。たとえば、初期的なチャネルリーク電流は精度良く測定することができるが、高電圧印加時のリーク電流は精度良く測定することができない。

本発明の目的は、ウェハの厚み方向他方側の電極に、ウェハの厚み方向一方側から通電することができ、半導体素子の電気的特性、たとえば高電圧印加時のリーク電流を精度良く測定することができる半導体素子の特性測定方法およびそれを用いる半導体装置の製造方法を提供することである。

本発明の半導体素子の特性測定方法は、半導体基板の厚み方向一方側の表面部に一方側電極を有し、前記半導体基板の厚み方向他方側の表面部に他方側電極を有する半導体素子の電気的特性を測定する半導体素子の特性測定方法であって、導電性を有する第１の導電部分と、導電性を有し、前記第１の導電部分に電気的に接続される第２の導電部分とを含む測定用端子を、前記一方側電極から離隔して、前記第１の導電部分が前記半導体基板の厚み方向他方側で前記他方側電極と接触し、前記第２の導電部分が前記半導体基板の厚み方向一方側に露出するように、前記半導体基板の端部に配置する配置工程と、前記半導体基板の厚み方向一方側から前記第２の導電部分と前記一方側電極とにプローブ端子を接触させて、前記半導体素子の電気的特性を測定する測定工程とを備えることを特徴とする。

また本発明の半導体装置の製造方法は、半導体基板であって、前記半導体基板の厚み方向一方側の表面部に一方側電極を有し、前記半導体基板の厚み方向他方側の表面部に他方側電極を有する複数の半導体素子が形成された半導体基板を準備する工程と、前記の半導体素子の特性測定方法を用いて、前記半導体素子の電気的特性を測定する工程と、少なくとも１つの前記半導体素子を含むように前記半導体基板を切断して、半導体チップを得る工程と、前記半導体チップを用いて、半導体装置を組立てる工程とを備えることを特徴とする。

本発明の半導体素子の特性測定方法によれば、配置工程において、第１の導電部分と第２の導電部分とを含む測定用端子が半導体基板の端部に配置され、測定工程において、第２の導電部分と一方側電極とにプローブ端子を接触させて、半導体素子の電気的特性が測定される。測定用端子は、一方側電極から離隔して、第１の導電部分が半導体基板の厚み方向他方側で他方側電極と接触し、第２の導電部分が半導体基板の厚み方向一方側に露出するように配置される。これによって、半導体基板の厚み方向一方側から測定用端子の第２の導電部分にプローブ端子を接触させることによって、半導体基板の厚み方向一方側から他方側電極に通電することができる。

したがって、半導体基板の厚み方向他方側の表面部に絶縁性の支持部材が貼付けられる場合でも、半導体基板の厚み方向一方側から測定用端子の第２の導電部分と一方側電極とにプローブ端子を接触させることによって、半導体基板の厚み方向一方側から半導体素子の電気的特性を精度良く測定することができる。たとえば、半導体基板の厚み方向一方側から、他方側電極と一方側電極との間に電圧を印加することができるので、半導体素子の耐圧を精度良く測定することができる。また、他方側電極と一方側電極との間に高電圧を印加したときに生じるリーク電流を精度良く測定することができる。

また本発明の半導体装置の製造方法によれば、複数の半導体素子が形成された半導体基板が準備され、前述の本発明の半導体素子の特性測定方法を用いて、半導体素子の電気特性が測定される。少なくとも１つの半導体素子を含むように半導体基板が切断され、半導体チップが得られる。この半導体チップを用いて、半導体装置が組立てられる。前述の本発明の半導体素子の特性測定方法によれば、半導体基板の厚み方向他方側の表面部に絶縁性の支持部材が貼付けられる場合でも、半導体基板の厚み方向一方側から半導体素子の電気的特性を精度良く測定することができる。このような半導体素子の特性測定方法を用いるので、その測定結果に基づいて半導体チップを選別することによって、良品の半導体素子を含む半導体チップをより確実に選別することができる。これによって、良品の半導体チップを用いて半導体装置を組立てることができる。したがって、半導体装置の製造歩留まりを向上させることができる。

本発明の第１の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ１の状態を示す断面図である。 図１に示す半導体ウェハ１を厚み方向一方Ｘ１側から見て示す平面図である。 図１に示す測定用端子１０付近を拡大して示す断面図である。 本発明の第２の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ１を厚み方向一方Ｘ１側から見て示す平面図である。 本発明の第３の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ１の状態を示す断面図である。 測定用端子の他の例である測定用端子２１を示す断面図である。 測定用端子のさらに他の例である測定用端子２２を示す断面図である。 前提技術のウェハテスト方法を行うときの半導体ウェハ５１の状態を示す断面図である。 図８に示す半導体ウェハ５１を厚み方向一方Ｘ１側から見て示す平面図である。 図９に示す半導体ウェハ５１の半導体チップ５４となる領域を、半導体ウェハ５１の厚み方向一方Ｘ１側から見て示す平面図である。 図９に示す半導体ウェハ５１の半導体チップ５４となる領域を、半導体ウェハ５１の厚み方向他方Ｘ２側から見て示す平面図である。 パワーＭＯＳＦＥＴ５７のリーク電流測定回路を示す図である。 裏面側にサポート材６０が貼付けられた半導体ウェハ５１を示す断面図である。 表面側ドレイン電極６１が形成された半導体ウェハ５１を示す平面図である。 表面側ドレイン電極６１に通電した場合の半導体ウェハ５１における空乏層８０の延び具合を示す断面図である。 裏面側のドレイン電極５２に通電した場合の半導体ウェハ５１における空乏層８１の延び具合を示す断面図である。

＜前提技術＞
本発明の半導体素子の特性測定方法を説明する前に、本発明の前提技術となる半導体素子の特性測定方法について説明する。以下では、半導体素子の特性測定方法として、半導体ウェハ（以下、単に「ウェハ」という場合がある）に形成された半導体素子の電気的特性をウェハの状態で測定する、ウェハテスト方法について説明する。

図８は、前提技術のウェハテスト方法を行うときの半導体ウェハ５１の状態を示す断面図である。図９は、図８に示す半導体ウェハ５１を厚み方向一方Ｘ１側から見て示す平面図である。図８は、図９に示す平面図における切断面線Ｂ−Ｂから見た断面図に相当する。図１０は、図９に示す半導体ウェハ５１の半導体チップ５４となる領域を、半導体ウェハ５１の厚み方向一方Ｘ１側から見て示す平面図である。図１１は、図９に示す半導体ウェハ５１の半導体チップ５４となる領域を、半導体ウェハ５１の厚み方向他方Ｘ２側から見て示す平面図である。本前提技術では、半導体素子として、パワーＭＯＳＦＥＴ５７を備える場合のウェハテスト方法を示す。

半導体ウェハ５１の厚み方向他方Ｘ２側の表面部（以下「裏面」という場合がある）には、全体にわたって、パワーＭＯＳＦＥＴ５７のドレイン電極５２が形成されている。半導体ウェハ５１は、後述する工程で半導体チップ５４として個片化される複数の領域を有する。図８では図示を省略しているが、半導体ウェハ５１の厚み方向一方Ｘ１側の表面部（以下「表面」という場合がある）には、図９に示すように、半導体チップ５４となる領域毎に、パワーＭＯＳＦＥＴ５７のゲート電極５５およびソース電極５６が形成されている。

ウェハテストにおいて、半導体ウェハ５１は、導電性のウェハステージ５３に、厚み方向他方Ｘ２側、すなわち裏面側が吸着されて保持される。ウェハステージ５３の端子５０に通電することで、ウェハステージ５３を介して、半導体ウェハ５１の裏面側のドレイン電極５２に通電される。

パワーＭＯＳＦＥＴ５７の電気的特性を評価する場合、半導体ウェハ５１の半導体チップ５４となる各領域のゲート電極５５とソース電極５６とに、プローブ端子を接触させて通電させる。図１２は、パワーＭＯＳＦＥＴ５７のリーク電流測定回路を示す図である。たとえば、ドレイン−ソース間のリーク電流を測定する場合、図１２に示すように、ゲートＧとソースＳとを短絡させた上で、ドレインＤ側に電源Ｅから電圧を印加し、そのときに流れる電流を測定する。

図１３は、裏面側にサポート材６０が貼付けられた半導体ウェハ５１を示す断面図である。半導体ウェハ５１が薄い、すなわち半導体ウェハ５１の厚み寸法が小さい場合、ウェハに反りが生じ易いので、取り扱いが難しい。たとえば、反りが生じたウェハに対して、ウェハベア状態でウェハテストを行うと、ウェハにひびおよび割れなどの損傷が生じてしまうので、ウェハベア状態ではウェハテストを行うことができない。したがって、図１３に示すように、裏面側に絶縁シートなどのサポート材６０が必要になるので、ウェハステージ５３に半導体ウェハ５１を吸着させても、裏面側のドレイン電極５２に通電することができなくなる。

図１４は、表面側ドレイン電極６１が形成された半導体ウェハ５１を示す平面図である。前述の図１３は、図１４に示す平面図における切断面線Ｃ−Ｃから見た断面図に相当する。半導体ウェハ５１の裏面側にサポート材６０を貼付けた場合、ウェハテストを行うために、たとえば図１４に示すように、半導体ウェハ５１の表面に表面側ドレイン電極６１が形成される。表面側ドレイン電極６１に通電して、表面側ドレイン電極６１とソース電極５６との間に電圧を印加することで、パワーＭＯＳＦＥＴ５７の電気的特性の評価が可能となる。

図１５は、表面側ドレイン電極６１に通電した場合の半導体ウェハ５１における空乏層８０の延び具合を示す断面図である。図１６は、裏面側のドレイン電極５２に通電した場合の半導体ウェハ５１における空乏層８１の延び具合を示す断面図である。図１５および図１６では、図９に示すパワーＭＯＳＦＥＴ５７の一例として、トレンチゲート構造を有するパワーＭＯＳＦＥＴを備える半導体ウェハ５１を示す。半導体ウェハ５１は、高不純物濃度のＮ＋層７１と、Ｎ＋層７１の厚み方向一方側の表面部に積層された低不純物濃度のＮ−層７２と、Ｎ−層７２の厚み方向一方側の表面部にＰ型不純物を注入して形成されたＰ型ベース層７３とを含んで構成される。

ゲート電極５５は、半導体ウェハ５１のＰ型ベース層７３を貫通してＮ−層７２の内部に達するトレンチ内に、ゲート絶縁膜７５を介して形成される。ソース電極５６は、層間絶縁膜７６を介してゲート電極５５を覆うとともに、ソース領域７４およびＰ型ベース層７３に接するように形成される。表面側ドレイン電極６１は、層間絶縁膜７６の開口を通してＰ型ベース層７３に接するように形成される。

表面側ドレイン電極６１に通電して、表面側ドレイン電極６１とソース電極５６との間に電圧を印加した場合、図１５に示すように、空乏層８０は、半導体ウェハ５１の裏面側、すなわち図１５の紙面に向かって下側に充分には延びない。したがって、裏面側のドレイン電極５２の近辺に欠陥などがあっても、その欠陥などに起因するリーク電流を精度良く測定することができないので、裏面側のドレイン電極５２の近辺の欠陥などを選別することができない。

これに対し、図１６に示すように、従来通りに裏面側のドレイン電極５２に通電して、ドレイン電極５２とソース電極５６との間に電圧を印加した場合には、空乏層８１は、Ｎ−層７２内に発生する電界に沿って延びるので、裏面側のドレイン電極５２の近辺まで延びることになる。このとき、裏面側のドレイン電極５２の近辺に、パターン欠陥などによってＮ＋層７１が形成されていない部分であるＮ＋未形成層があれば、リーク電流の増加によって欠陥を判別することができる。

したがって、パワーＭＯＳＦＥＴ５７などの半導体素子の電気的特性を精度良く測定するためには、裏面側の実際のドレイン電極５２に通電してウェハテストを行うことが必要である。そこで本発明の半導体素子の特性測定方法では、以下に示す実施の形態の構成を採用している。

＜第１の実施の形態＞
図１は、本発明の第１の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ１の状態を示す断面図である。図２は、図１に示す半導体ウェハ１を厚み方向一方Ｘ１側から見て示す平面図である。図１は、図２に示す平面図における切断面線Ａ−Ａから見た断面図に相当する。図３は、図１に示す測定用端子１０付近を拡大して示す断面図である。本実施の形態では、半導体素子の特性測定方法として、パワーＭＯＳＦＥＴ７を半導体素子として備える半導体ウェハ１に対するウェハテスト方法について説明する。半導体ウェハ１は、半導体基板に相当する。

半導体ウェハ１の厚み方向他方Ｘ２側の表面部である裏面には、全面にわたって、パワーＭＯＳＦＥＴ７のドレイン電極２が形成されている。半導体ウェハ１の裏面は、ドレイン電極２を介して、サポート材３に貼付けられている。換言すれば、半導体ウェハ１の裏面には、ドレイン電極２を介して、サポート材３が貼付けられている。サポート材３は、支持部材に相当し、半導体ウェハ１に貼付けられて、半導体ウェハ１を支持する。サポート材３は、たとえば、絶縁性材料をシート状に成形して成る絶縁シート、または絶縁性材料から成る絶縁性基板によって実現される。

半導体ウェハ１は、後述する工程で半導体チップ４として個片化される複数の領域を有する。図１では図示を省略しているが、半導体ウェハ１の厚み方向一方Ｘ１側の表面部には、図２に示すように、半導体チップ４となる領域毎に、パワーＭＯＳＦＥＴ７のゲート電極５およびソース電極６が形成されている。

このようにパワーＭＯＳＦＥＴ７は、半導体ウェハ１の厚み方向一方Ｘ１側の表面部にゲート電極５およびソース電極６を有し、半導体ウェハ１の厚み方向他方Ｘ２側の表面部にドレイン電極２を有する。ゲート電極５およびソース電極６は、一方側電極に相当し、ドレイン電極２は、他方側電極に相当する。

本実施の形態の半導体素子の特性測定方法は、以下のようにして行われる。まず配置工程において、半導体ウェハ１の端部に、測定用端子１０を配置する。本実施の形態では、半導体ウェハ１の端部であって、半導体ウェハ１の半導体チップ４となる領域を除く残余の領域に、測定用端子１０を配置する。

測定用端子１０は、プローブ端子１５が接触される端子接触部１２と、他方側電極であるドレイン電極２に接触する電極接触部１４と、端子接触部１２および電極接触部１４を連結する連結部１３とを含む。端子接触部１２と電極接触部１４とは、互いに対向して、連結部１３とともに一体に構成される。端子接触部１２、連結部１３および電極接触部１４は、導電性材料から成り、導電性を有する。したがって測定用端子１０は、導電性を有する導電性端子となっている。端子接触部１２は、連結部１３を介して、電極接触部１４に電気的に接続される。電極接触部１４は、第１の導電部分に相当し、端子接触部１２は、第２の導電部分に相当する。

測定用端子１０は、電極接触部１４が半導体ウェハ１の厚み方向他方Ｘ２側でドレイン電極２と接触し、端子接触部１２が半導体ウェハ１の厚み方向一方Ｘ１側に露出するように、半導体ウェハ１の端部に配置される。また測定用端子１０は、ゲート電極５およびソース電極６から離隔して配置される。本実施の形態では、測定用端子１０は、半導体ウェハ１の厚み方向一方Ｘ１側の表面部において、端子接触部１２がゲート電極５およびソース電極６から離隔するように配置される。

このように半導体ウェハ１の端部に測定用端子１０を配置することによって、半導体ウェハ１の厚み方向他方Ｘ２側の表面部である裏面に形成されたドレイン電極２を、測定用端子１０を介して、半導体ウェハ１の厚み方向一方Ｘ１側である表面側に引き出すことができる。

測定用端子１０は、具体的には、電極接触部１４と端子接触部１２とによって半導体ウェハ１を挟み込むように、半導体ウェハ１の端部に配置される。さらに具体的には、測定用端子１０は、端子接触部１２が半導体ウェハ１の厚み方向一方Ｘ１側の表面部に対向するように、半導体ウェハ１の端部に配置される。換言すれば、端子接触部１２は、半導体ウェハ１の厚み方向一方Ｘ１側に配置され、半導体ウェハ１の端部を厚み方向一方Ｘ１側から覆う。

電極接触部１４は、半導体ウェハ１の厚み方向他方Ｘ２側に配置され、半導体ウェハ１の端部を厚み方向他方Ｘ２側から覆う。連結部１３は、半導体ウェハ１の側方に配置され、端子接触部１２の半導体ウェハ１を覆う側とは反対側の端部と、電極接触部１４の半導体ウェハ１を覆う側とは反対側の端部とを連結する。端子接触部１２および電極接触部１４は、半導体ウェハ１の厚み方向一方Ｘ１側から見て、ほぼ同一の形状および寸法に形成され、全体にわたって重なるように配置される。

図１および図３では、測定用端子１０の電極接触部１４を比較的厚く図示しているが、実際には、サポート材３上での半導体ウェハ１の反り対策として、測定用端子１０の電極接触部１４は、ドレイン電極２およびサポート材３と比較して、非常に薄い電極として構成されることが好ましい。具体的には、電極接触部１４は、導電性テープ、または導電性の薄膜によって構成されることが望ましい。

電極接触部１４を導電性テープ、または導電性の薄膜で構成することによって、ドレイン電極２とサポート材３との間に電極接触部１４が介在されることに起因して、半導体ウェハ１の反りをサポート材３で矯正できなくなってしまうことを防ぐことができる。つまり、ドレイン電極２とサポート材３との間に電極接触部１４が介在されることによる影響を可及的に抑えることができ、半導体ウェハ１の反りをサポート材３で矯正することができる。したがって、ウェハテストにおいて半導体ウェハ１に、ひびおよび割れなどの損傷が生じることを防ぐことができる。

本実施の形態では、測定用端子１０は、絶縁板１１を介して半導体ウェハ１を挟み込むように配設される。絶縁板１１は、測定用端子１０の端子接触部１２と半導体ウェハ１の厚み方向一方Ｘ１側の表面部との間に配置される。絶縁板１１は、ドレイン印加電圧以上の絶縁耐量を有することが必要である。

本実施の形態では、半導体ウェハ１は円板状である。測定用端子１０は円環状、より詳細には略円筒状であり、半導体ウェハ１の外周端部に、周方向全体にわたって配置される。具体的には、測定用端子１０は、その内周端部で、半導体ウェハ１の外周端部を覆うように配置される。さらに具体的には、測定用端子１０は、円環状、より詳細には円環板状の端子接触部１２および電極接触部１４の外周端部を、円環状、より詳細には円筒状の連結部１３で連結して成る。連結部１３は、半導体ウェハ１の半径方向外方に配置される。測定用端子１０は、端子接触部１２および電極接触部１４の内周端部によって、半導体ウェハ１の外周端部、具体的にはドレイン電極２を含む半導体ウェハ１の外周端部を挟み込むように配置される。

半導体ウェハ１の形状は、円板状に限定されるものではなく、他の形状であってもよく、たとえば矩形状であってもよい。測定用端子１０の形状は、半導体ウェハ１の形状を考慮し、半導体ウェハ１の外周端部を周方向全体にわたって覆うことができるように選ばれる。

配置工程において、測定用端子１０を半導体ウェハ１の端部に配置するときには、まず、円環状、より詳細には円環板状の端子接触部１２の厚み方向他方Ｘ２側の表面部における外周端部に、円環状、より詳細には円筒状の連結部１３を接合して、端子接触部と連結部とが一体に構成された端子部材を準備する。この端子部材を、半導体ウェハ１の厚み方向一方Ｘ１側の表面部における外周端部に取り付ける。本実施の形態では、端子接触部１２と半導体ウェハ１の厚み方向一方Ｘ１側の表面部との間に絶縁板１１を配置するので、絶縁板１１を介して、端子部材を半導体ウェハ１の厚み方向一方Ｘ１側の表面部における外周端部に取り付ける。

その後、半導体ウェハ１の厚み方向他方Ｘ２側の表面部における外周端部、具体的には半導体ウェハ１の厚み方向他方Ｘ２側の表面部に形成されたドレイン電極２の外周端部と、連結部１３の厚み方向他方Ｘ２側の表面部とにわたって、電極接触部１４を配置する。たとえば、導電性テープまたは導電性の薄膜を貼り付けることによって、電極接触部１４を配置する。電極接触部１４は、半導体ウェハ１の外周端部および連結部１３の周方向全体にわたって配置される。

以上のようにして配置工程において、半導体ウェハ１の端部に測定用端子１０を配置する。次いで、貼付工程において、半導体ウェハ１の厚み方向他方Ｘ２側の表面部である裏面に、ドレイン電極２を介して、サポート材３を貼付ける。次いで、測定工程において、測定用端子１０の端子接触部１２、ゲート電極５およびソース電極６にプローブ端子を接触させて、パワーＭＯＳＦＥＴ７の電気的特性を測定する。電気的特性としては、たとえば、パワーＭＯＳＦＥＴ７の耐圧、ドレイン電極２とソース電極６との間に高電圧を印加したときに生じるリーク電流が挙げられる。

本実施の形態では、配置工程において、半導体ウェハ１の端部に測定用端子１０が配置されるので、半導体ウェハ１の裏面側に形成されたドレイン電極２を、測定用端子１０によって半導体ウェハ１の表面側に引き出すことができる。これによって、ドレイン電極２に通電するための導電部を、半導体ウェハ１の表面側に確保することができる。具体的には、半導体ウェハ１の表面側から測定用端子１０の端子接触部１２にプローブ端子１５を接触させることによって、半導体ウェハ１の表面側からドレイン電極２に通電することができる。ゲート電極５およびソース電極６については、半導体ウェハ１の表面側に形成されているので、従来技術と同様に、ゲート電極５およびソース電極６にプローブ端子を接触させることによって、半導体ウェハ１の表面側から通電することができる。

このように本実施の形態では、半導体ウェハ１の表面側から測定用端子１０の端子接触部１２にプローブ端子１５を接触させることによって、半導体ウェハ１の表面側から裏面側のドレイン電極２に通電することができる。したがって、図１に示すように半導体ウェハ１の裏面側に絶縁性のサポート材３が貼付けられる場合でも、プローブ端子を用いて測定を行うプロービング法において、パワーＭＯＳＦＥＴ７の電気的特性を精度良く測定することができる。具体的には、半導体ウェハ１の表面側から測定用端子１０の端子接触部１２、ゲート電極５およびソース電極６にプローブ端子を接触させることによって、半導体ウェハ１の表面側から、パワーＭＯＳＦＥＴ７の電気的特性を精度良く測定することができる。

たとえば、半導体ウェハ１の表面側から測定用端子１０の端子接触部１２とソース電極６とにプローブ端子を接触させることによって、半導体ウェハ１の表面側から、裏面側のドレイン電極２とソース電極６との間に電圧を印加することができるので、プロービング法において、パワーＭＯＳＦＥＴ７の耐圧を精度良く測定することができる。また、ドレイン電極２とソース電極６との間に高電圧を印加したときに生じるリーク電流を精度良く測定することができる。これによって、リーク電流の増加の有無をより正確に判断することができるので、裏面側のドレイン電極２の近辺の欠陥を精度良く判別することができる。

また本実施の形態では、測定用端子１０は、端子接触部１２が半導体ウェハ１の厚み方向一方Ｘ１側の表面部と対向するように半導体ウェハ１の端部に配置され、測定用端子１０の端子接触部１２と半導体ウェハ１の厚み方向一方Ｘ１側の表面部との間には、絶縁板１１が配置される。これによって、絶縁板１１が配置されない場合に比べて、測定用端子１０と半導体ウェハ１の厚み方向一方Ｘ１側の表面部とを、より確実に絶縁することができるので、ドレイン電極２と半導体ウェハ１の厚み方向一方Ｘ１側の表面部とを、より確実に絶縁することができる。したがって、ドレイン電極２と、半導体ウェハ１の表面側の電極たとえばソース電極６とが短絡してしまうことを防ぐことができる。これによって、プローブ端子を測定用端子１０の端子接触部１２とソース電極６とに接触させることによって、プロービング法において、パワーＭＯＳＦＥＴ７の耐圧を、より精度良く測定することができる。

絶縁板１１は、絶縁部材に相当する。測定用端子１０と半導体ウェハ１の厚み方向一方Ｘ１側の表面部との間に配置する絶縁部材は、絶縁板１１に限定されるものではなく、絶縁性を有し、かつドレイン印加電圧以上の絶縁耐量を有する絶縁部材であればよい。

＜第２の実施の形態＞
図４は、本発明の第２の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ１を厚み方向一方Ｘ１側から見て示す平面図である。本実施の形態では、前述の図１〜図３に示す第１の実施の形態における測定用端子１０に代えて、図４に示す測定用端子２０が用いられる。本実施の形態の半導体素子の特性測定方法は、図４に示す測定用端子２０を用いること以外は、第１の実施の形態の半導体素子の特性測定方法と同様であるので、共通する説明を省略する。また図４において、前述の図１〜図３と対応する部分には同一の参照符を付して、共通する説明を省略する。

第１の実施の形態で用いられる測定用端子１０は、前述のように円環状、より詳細には略円筒状であり、半導体ウェハ１の外周端部に、全体にわたって配置される。これに対し、本実施の形態で用いられる測定用端子２０は、半導体ウェハ１の端部の一部分、具体的には、半導体ウェハ１の外周端部の周方向における一部分に配置される。

本実施の形態における測定用端子２０は、半導体ウェハ１の外周端部の周方向における一部分に配置されること以外は、図１〜図３に示す第１の実施の形態における測定用端子１０と同様である。本実施の形態における測定用端子２０は、第１の実施の形態における測定用端子１０と同様に、前述の図３に示す端子接触部１２、連結部１３および電極接触部１４を備えて構成される。

本実施の形態では、端子接触部１２は、直方体状であり、長手方向が半導体ウェハ１の半径方向に沿うように配置される。電極接触部１４は、長方形シート状であり、長手方向が半導体ウェハ１の半径方向に沿うように配置される。端子接触部１２および電極接触部１４は、半導体ウェハ１の厚み方向一方Ｘ１側から見て、ほぼ同一の形状および寸法に形成され、全体にわたって重なるように配置される。

端子接触部１２および電極接触部１４は、長手方向の一端部が、半導体ウェハ１の外周端部の周方向における一部分を覆うように配置される。端子接触部１２および電極接触部１４の長手方向の他端部は、連結部１３によって連結される。本実施の形態においても、第１の実施の形態と同様に、端子接触部１２と半導体ウェハ１の厚み方向一方Ｘ１側の表面部、具体的には端子接触部１２と半導体ウェハ１の外周端部との間には、前述の図３に示すように、絶縁板１１が配置される。

本実施の形態では、配置工程において、測定用端子として、電極接触部１４と端子接触部１２とが互いに対向して連結部１３とともに一体に構成される測定用端子２０を準備する。そして、電極接触部１４と端子接触部１２とによって半導体ウェハ１を挟み込むように、測定用端子２０を半導体ウェハ１の端部の一部分、具体的には半導体ウェハ１の外周端部の周方向における一部分に配置する。これによって、半導体ウェハ１の端部の一部分に、容易に測定用端子２０を配置することができる。

本実施の形態によれば、第１の実施の形態と同様に、半導体ウェハ１の端部には、測定用端子２０が配置されるので、半導体ウェハ１の表面側から裏面側のドレイン電極２に通電することができ、パワーＭＯＳＦＥＴ７の電気的特性を精度良く測定することができる。また本実施の形態では、測定用端子２０は、半導体ウェハ１の外周端部の一部分に配置されるので、第１の実施の形態に比べて、測定用端子２０を作製するための材料である端子材料を削減することができる。

＜第３の実施の形態＞
図５は、本発明の第３の実施の形態である半導体素子の特性測定方法を行うときの半導体ウェハ１の状態を示す断面図である。本実施の形態では、測定用端子１０と半導体ウェハ１の厚み方向一方Ｘ１側の表面部との間には、図３に示す絶縁板１１などの絶縁部材は配置されない。本実施の形態の半導体素子の特性測定方法は、測定用端子１０と半導体ウェハ１の厚み方向一方Ｘ１側の表面部との間に絶縁板１１などの絶縁部材が配置されないこと以外は、第１の実施の形態の半導体素子の特性測定方法と同様であるので、共通する説明を省略する。また図５において、前述の図１〜図３と対応する部分には同一の参照符を付して、共通する説明を省略する。

本実施の形態においても、第１の実施の形態と同様に、半導体ウェハ１の端部には、測定用端子１０が配置される。これによって、半導体ウェハ１の表面側から裏面側のドレイン電極２に通電することができ、パワーＭＯＳＦＥＴ７の電気的特性を精度良く測定することができる。また本実施の形態では、測定用端子１０と半導体ウェハ１の厚み方向一方Ｘ１側の表面部との間には、絶縁板１１などの絶縁部材が配置されないので、絶縁部材の劣化などによって測定ができなくなるなどの不具合が生じることを未然に防止することができる。

本実施の形態では、第１の実施の形態において絶縁板１１などの絶縁部材を配置しない構成を適用する場合について説明したが、絶縁板１１などの絶縁部材を配置しない構成は、第２の実施の形態における測定用端子２０を用いる場合に適用してもよい。

以上に述べた第１〜第３の実施の形態で用いられる測定用端子１０，２０は、前述の図３に示すように、端子接触部１２、連結部１３および電極接触部１４を備えて構成される。測定用端子の構成は、これに限定されない。図６は、測定用端子の他の例である測定用端子２１を示す断面図である。図７は、測定用端子のさらに他の例である測定用端子２２を示す断面図である。測定用端子は、図６および図７に示すように、簡素化された構成であってもよい。

図６に示す測定用端子２１は、前述の図３に示す測定用端子１０から、端子接触部１２を取り除いた構成である。換言すれば、図６に示す測定用端子２１は、図３に示す測定用端子１０の電極接触部１４と連結部１３とによって構成される。この場合、連結部１３は、端子接触部として機能する。つまり図６に示す測定用端子２１は、端子接触部である連結部１３が、電極接触部１４に接合されて構成される。図６に示す測定用端子２１において、電極接触部１４は、第１の導電部分に相当し、連結部１３は、第２の導電部分に相当する。

図６に示す測定用端子２１は、第１の実施の形態における測定用端子１０と同様に、半導体ウェハ１の外周端部に、周方向全体にわたって配置される。図６に示す測定用端子２１の構成を第２の実施の形態における測定用端子２０に適用して、半導体ウェハ１の外周端部の一部分に配置するようにしてもよい。また第３の実施の形態に適用して、測定用端子２１と半導体ウェハ１の厚み方向一方Ｘ１側の表面部との間に、絶縁板１１などの絶縁部材を配置しない構成としてもよい。

図７に示す測定用端子２２は、前述の図３に示す測定用端子１０から、端子接触部１２および連結部１３を取り除いた構成である。換言すれば、図７に示す測定用端子２２は、図３に示す測定用端子１０の電極接触部１４によって構成される。この場合、電極接触部１４は、端子接触部としても機能する。図７に示す測定用端子２２において、電極接触部１４は、第１の導電部分および第２の導電部分に相当する。具体的には、電極接触部１４のドレイン電極２に接触する部分である内周端部は、第１の導電部分に相当する。電極接触部１４のドレイン電極２に接触する部分を除く残余の部分であって、半導体ウェハ１の厚み方向一方Ｘ１側に露出する部分、すなわち電極接触部１４の外周端部は、第２の導電部分に相当する。

図７に示す測定用端子２２は、第１の実施の形態における測定用端子１０と同様に、半導体ウェハ１の外周端部に、周方向全体にわたって配置される。図７に示す測定用端子２２の構成を第２の実施の形態における測定用端子２０に適用して、半導体ウェハ１の外周端部の一部分に配置するようにしてもよい。また第３の実施の形態に適用して、測定用端子２２と半導体ウェハ１の厚み方向一方Ｘ１側の表面部との間に、絶縁板１１などの絶縁部材を配置しない構成としてもよい。

図６および図７に示すように簡素化された測定用端子２１，２２を用いても、第１〜第３の実施の形態と同様の効果を得ることができる。具体的には、半導体ウェハ１の表面側から裏面側のドレイン電極２に通電することができ、パワーＭＯＳＦＥＴ７の電気的特性を精度良く測定することができるという効果を得ることができる。

以上に述べた半導体素子の特性測定方法を用いて、本発明の実施の一形態である半導体装置の製造方法が行われる。本実施の形態における半導体装置の製造方法では、まず半導体ウェハ１を準備する。半導体ウェハ１は、たとえば、インゴットを薄くスライスして得たベアウェハに、Ｎ型またはＰ型不純物のイオン注入、エッチング、絶縁膜の成膜などの加工を施して、パワーＭＯＳＦＥＴ（以下、単に「ＭＯＳＦＥＴ」という場合がある）７を形成することによって得られる。前述の図２に示すように、半導体ウェハ１の半導体チップ４となる各領域に、少なくとも１つのＭＯＳＦＥＴ７が形成される。本実施の形態では、半導体チップ４となる各領域に、ＭＯＳＦＥＴ７が１つずつ形成される。

次いで、前述の半導体素子の特性測定方法を用いて、半導体ウェハ１に形成されたＭＯＳＦＥＴ７の電気的特性を測定する。その後、少なくとも１つのＭＯＳＦＥＴ７を含むように半導体ウェハ１を切断して、半導体チップ４を得る。本実施の形態では、前述の図２に示す半導体チップ４となる領域毎に半導体ウェハ１を切断して、半導体チップ４を得る。得られた半導体チップ４を用いて、半導体装置を組立てる。このとき、半導体チップ４としては、前述の半導体素子の特性測定方法を用いた電気的特性の測定で、不良がない、すなわち良品と判断されたＭＯＳＦＥＴ７を含む半導体チップ４が用いられる。

前述の半導体素子の特性測定方法によれば、半導体ウェハ１の厚み方向他方Ｘ２側の表面部に絶縁性のサポート材３が貼付けられる場合でも、半導体ウェハ１の厚み方向一方Ｘ１側からＭＯＳＦＥＴ７の電気的特性を精度良く測定することができる。このような半導体素子の特性測定方法を用いて、本実施の形態の半導体装置の製造方法が行われるので、ＭＯＳＦＥＴ７の電気的特性の測定結果に基づいて半導体チップ４を選別することによって、良品のＭＯＳＦＥＴ７を含む半導体チップ４をより確実に選別することができる。これによって、良品の半導体チップ４を用いて半導体装置を組立てることができる。したがって、半導体装置の製造歩留まりを向上させることができる。

本発明の半導体素子の特性測定方法は、反りが大きい薄厚ウェハに対して効果的であり、特にウェハ研削加工時にウェハにサポート材が必要となる１２０μｍ以下の厚みを有するウェハに対して、高い効果を発揮する。換言すれば、本発明の半導体素子の特性測定方法は、厚み寸法が１２０μｍ以下である半導体ウェハ１を用いて半導体装置を製造する半導体装置の製造方法に特に有効であり、このような半導体装置の製造方法に適用した場合に、特に高い効果を発揮することができる。

本発明の半導体素子の特性測定方法は、半導体ウェハ１の種類に限定されず、種々の半導体基板で構成される半導体ウェハを用いて半導体装置を製造する場合に適用することができる。たとえば、炭化珪素（ＳｉＣ）基板で構成される半導体ウェハを用いて半導体装置を製造する場合にも適用することができる。ＳｉＣ基板で構成される半導体ウェハを用いることによって、炭化珪素を用いた半導体素子（以下「炭化珪素半導体素子」という場合がある）を含む半導体装置が製造される。炭化珪素半導体素子は、高効率が期待されるデバイスとして開発が進められている。

このような高効率が期待される炭化珪素半導体素子を含む半導体装置を製造する半導体装置の製造方法においても、本発明の半導体素子の特性測定方法を適用することによって、前述の第１〜第３の実施の形態と同様の効果を得ることができる。具体的には、半導体ウェハ１の表面側から裏面側のドレイン電極２に通電することができ、パワーＭＯＳＦＥＴ７の電気的特性を精度良く測定することができるという効果を得ることができる。

以上に述べた各実施の形態では、半導体素子として、パワーＭＯＳＦＥＴ７を備える場合について説明したが、半導体素子は、パワーＭＯＳＦＥＴに限定されない。半導体素子は、半導体ウェハ１の裏面に電極を有するデバイスであればよく、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）またはダイオードであっても、以上の各実施の形態と同様の効果を得ることができる。

１ 半導体ウェハ、２ ドレイン電極、３ サポート材、４ 半導体チップ、５ ゲート電極、６ ソース電極、７ パワーＭＯＳＦＥＴ、１０，２０，２１，２２ 測定用端子、１１ 絶縁板、１２ 端子接触部、１３ 連結部、１４ 電極接触部、１５ プローブ端子。

Claims (8)

1. 半導体基板の厚み方向一方側の表面部に一方側電極を有し、前記半導体基板の厚み方向他方側の表面部に他方側電極を有する半導体素子の電気的特性を測定する半導体素子の特性測定方法であって、
   導電性を有する第１の導電部分と、導電性を有し、前記第１の導電部分に電気的に接続される第２の導電部分とを含む測定用端子を、前記一方側電極から離隔して、前記第１の導電部分が前記半導体基板の厚み方向他方側で前記他方側電極と接触し、前記第２の導電部分が前記半導体基板の厚み方向一方側に露出するように、前記半導体基板の端部に配置する配置工程と、
   前記半導体基板の厚み方向一方側から前記第２の導電部分と前記一方側電極とにプローブ端子を接触させて、前記半導体素子の電気的特性を測定する測定工程とを備えることを特徴とする半導体素子の特性測定方法。
2. 前記配置工程では、
   前記測定用端子を、前記半導体基板の端部の一部分に配置することを特徴とする請求項１に記載の半導体素子の特性測定方法。
3. 前記配置工程では、
   前記測定用端子として、前記第１の導電部分と前記第２の導電部分とが互いに対向して一体に構成される測定用端子を準備し、
   前記第１の導電部分と前記第２の導電部分とによって前記半導体基板を挟み込むように、前記測定用端子を前記半導体基板の端部の一部分に配置することを特徴とする請求項２に記載の半導体素子の特性測定方法。
4. 前記配置工程では、
   前記第２の導電部分が前記半導体基板の厚み方向一方側の表面部に対向するように前記測定用端子を前記半導体基板の端部に配置するとともに、前記第２の導電部分と前記半導体基板の厚み方向一方側の表面部との間に、絶縁性を有する絶縁部材を配置することを特徴とする請求項１〜３のいずれか１つに記載の半導体素子の特性測定方法。
5. 前記配置工程と前記測定工程との間に、
   前記半導体基板の厚み方向他方側の表面部に、前記半導体基板を支持する支持部材を貼付ける貼付工程をさらに備えることを特徴とする請求項１〜４のいずれか１つに記載の半導体素子の特性測定方法。
6. 半導体基板であって、前記半導体基板の厚み方向一方側の表面部に一方側電極を有し、前記半導体基板の厚み方向他方側の表面部に他方側電極を有する複数の半導体素子が形成された半導体基板を準備する工程と、
   請求項１〜５のいずれか１つに記載の半導体素子の特性測定方法を用いて、前記半導体素子の電気的特性を測定する工程と、
   少なくとも１つの前記半導体素子を含むように前記半導体基板を切断して、半導体チップを得る工程と、
   前記半導体チップを用いて、半導体装置を組立てる工程とを備えることを特徴とする半導体装置の製造方法。
7. 前記半導体基板の厚み寸法は、１２０μｍ以下であることを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記半導体基板は、炭化珪素（ＳｉＣ）基板であることを特徴とする請求項６または７に記載の半導体装置の製造方法。

Images