JPH08306754A - 不純物拡散プロファイル測定方法 - Google Patents
不純物拡散プロファイル測定方法Info
- Publication number
- JPH08306754A JPH08306754A JP7104158A JP10415895A JPH08306754A JP H08306754 A JPH08306754 A JP H08306754A JP 7104158 A JP7104158 A JP 7104158A JP 10415895 A JP10415895 A JP 10415895A JP H08306754 A JPH08306754 A JP H08306754A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- resistance
- depth
- impurities
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/934—Sheet resistance, i.e. dopant parameters
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
(57)【要約】
【目的】 半導体中の不純物の微小領域のプロファイル
測定を可能にする。 【構成】 第１の導電型の不純物のイオン注入エネルギ
ーの飛程よりも大きな膜厚を有するＳｉＯ2膜を半導体
基板上に成長した後、ＳｉＯ2からなるマスクパターン
を形成し、このマスクパターンの開口部に不純物をイオ
ンし、次に、不純物の拡散と活性化を行い、ホール測定
用６端子電極あるいは層抵抗測定用４端子電極パターン
を形成し、次いで、前記ＳｉＯ2の選択的エッチングに
より前記マスクパターンの開口端を拡げるとともに、前
記マスクパターン開口部の半導体層を所定深さまでエッ
チングし、前記電極パターンを用いてホール抵抗あるい
は層抵抗を測定し、前記測定データと予め分かった不純
物濃度と半導体層抵抗率との関係とを用いてエッチング
による深さ及び横方向の領域刻み毎の不純物濃度を算出
する。
測定を可能にする。 【構成】 第１の導電型の不純物のイオン注入エネルギ
ーの飛程よりも大きな膜厚を有するＳｉＯ2膜を半導体
基板上に成長した後、ＳｉＯ2からなるマスクパターン
を形成し、このマスクパターンの開口部に不純物をイオ
ンし、次に、不純物の拡散と活性化を行い、ホール測定
用６端子電極あるいは層抵抗測定用４端子電極パターン
を形成し、次いで、前記ＳｉＯ2の選択的エッチングに
より前記マスクパターンの開口端を拡げるとともに、前
記マスクパターン開口部の半導体層を所定深さまでエッ
チングし、前記電極パターンを用いてホール抵抗あるい
は層抵抗を測定し、前記測定データと予め分かった不純
物濃度と半導体層抵抗率との関係とを用いてエッチング
による深さ及び横方向の領域刻み毎の不純物濃度を算出
する。
Description
【０００１】
【産業上の利用分野】本発明は、不純物拡散プロファイ
ル測定方法に関する。
ル測定方法に関する。
【０００２】
【従来の技術】半導体中の不純物は、ドーパントとし
て、あるいは汚染として半導体中に微量に含まれるが、
半導体デバイスの機能に大きな影響を与える。
て、あるいは汚染として半導体中に微量に含まれるが、
半導体デバイスの機能に大きな影響を与える。
【０００３】以下、ＣＭＯＳやＤＲＡＭなどの代表的な
シリコンデバイスを例にとって説明する。シリコンデバ
イスでは、イオン注入技術によりドーパントとして不純
物イオンをシリコン基板中に打ち込み、更に熱処理工程
を経て拡散活性化させる。このときの不純物分布は、閾
値電圧Ｖt等の電気特性パラメータを大きく変化させる
ことが知られている。
シリコンデバイスを例にとって説明する。シリコンデバ
イスでは、イオン注入技術によりドーパントとして不純
物イオンをシリコン基板中に打ち込み、更に熱処理工程
を経て拡散活性化させる。このときの不純物分布は、閾
値電圧Ｖt等の電気特性パラメータを大きく変化させる
ことが知られている。
【０００４】特に、シリコンデバイスは高密度大容量化
と高速化の要請に従い、セルサイズが縮小しゲート長が
減少するに従って、閾値電圧Ｖtが減少する短チャネル
効果と呼ばれる問題が生じることが従来知られていた。
更に、一方ではプロセスの簡略化のため、高エネルギー
領域を含む種々のエネルギーのイオンを打ち込み、かつ
比較的低温，短時間で拡散するプロセスが多くなり、不
純物の分布がイオン注入の残留損傷に依存して非常に複
雑に振舞うことが、次第に明らかになってきた。このと
きの不純物分布の影響は、短ゲート長側で閾値電圧Ｖt
が異常に増加する逆短チャネル効果として現れ、閾値電
圧Ｖtのバラツキの要因として、微細シリコンデバイス
の設計上、現在重大な問題となっている。
と高速化の要請に従い、セルサイズが縮小しゲート長が
減少するに従って、閾値電圧Ｖtが減少する短チャネル
効果と呼ばれる問題が生じることが従来知られていた。
更に、一方ではプロセスの簡略化のため、高エネルギー
領域を含む種々のエネルギーのイオンを打ち込み、かつ
比較的低温，短時間で拡散するプロセスが多くなり、不
純物の分布がイオン注入の残留損傷に依存して非常に複
雑に振舞うことが、次第に明らかになってきた。このと
きの不純物分布の影響は、短ゲート長側で閾値電圧Ｖt
が異常に増加する逆短チャネル効果として現れ、閾値電
圧Ｖtのバラツキの要因として、微細シリコンデバイス
の設計上、現在重大な問題となっている。
【０００５】これらの問題に対し、半導体の十分大きな
領域において、一様に不純物が分布している試料に対し
ては、酸素イオンやセシウムイオン等の一次イオンを照
射して発生する二次イオンを質量分析するＳＩＭＳ（Ｓ
ｅｃｏｎｄａｒｙ ＩｏｎＳｐｅｃｔｒｏｍｅｔｒｙ）
が、半導体中の不純物布を測定する方法として有効であ
ることが従来知られている。
領域において、一様に不純物が分布している試料に対し
ては、酸素イオンやセシウムイオン等の一次イオンを照
射して発生する二次イオンを質量分析するＳＩＭＳ（Ｓ
ｅｃｏｎｄａｒｙ ＩｏｎＳｐｅｃｔｒｏｍｅｔｒｙ）
が、半導体中の不純物布を測定する方法として有効であ
ることが従来知られている。
【０００６】その他には、試料を斜めに研磨して端子間
の電圧と電流から層抵抗を求め、層抵抗と不純物濃度の
予め知られた実験的関係から半導体内の不純物濃度分布
を求めるＳＲＰ（Ｓｐｒｅａｄ Ｒｅｓｉｓｔａｎｃｅ
Ｐｒｏｆｉｌｅ）という方法が従来知られていた。
の電圧と電流から層抵抗を求め、層抵抗と不純物濃度の
予め知られた実験的関係から半導体内の不純物濃度分布
を求めるＳＲＰ（Ｓｐｒｅａｄ Ｒｅｓｉｓｔａｎｃｅ
Ｐｒｏｆｉｌｅ）という方法が従来知られていた。
【０００７】更には、精度は粗いながら、不純物濃度が
高いときのジャンクション位置の２次元分布を測定する
方法として、ケミカルエッチングの手法が比較的古くか
ら知られていた。
高いときのジャンクション位置の２次元分布を測定する
方法として、ケミカルエッチングの手法が比較的古くか
ら知られていた。
【０００８】
【発明が解決しようとする課題】しかし、半導体デバイ
スでは、ドーパントのような微量不純物が微小領域にお
いて、深さ方向、そして更には横方向に分布をもってい
る。このような微量不純物の分布に対し、前述のＳＩＭ
Ｓ法は二次イオンの計数限界から、またＳＲＰ法は端子
サイズの限界から、数μｍ角の領域の測定は困難であっ
た。更に、ケミカルエッチングの手法は、２次元分布を
測定する方法として簡便ながら、不純物濃度が十分高い
必要性があり、またケミカルな反応制御の困難さから横
拡がりや深さの分解能が不十分であった。
スでは、ドーパントのような微量不純物が微小領域にお
いて、深さ方向、そして更には横方向に分布をもってい
る。このような微量不純物の分布に対し、前述のＳＩＭ
Ｓ法は二次イオンの計数限界から、またＳＲＰ法は端子
サイズの限界から、数μｍ角の領域の測定は困難であっ
た。更に、ケミカルエッチングの手法は、２次元分布を
測定する方法として簡便ながら、不純物濃度が十分高い
必要性があり、またケミカルな反応制御の困難さから横
拡がりや深さの分解能が不十分であった。
【０００９】この他に、イオン注入不純物の横方向の拡
がりの測定の方法は、第４回固体素子会議のプロシーデ
ィング 日本応用物理学会ジャーナル サプルメント
第４２巻（１９７３年）１２４頁（Ｐｒｏｃｅｅｄｉｎ
ｇ ｏｆ ｔｈｅ ４ｔｈＣｏｎｆ．ｏｎ Ｓｏｌｉｄ
Ｓｔａｔｅ Ｄｅｖｉｃｅｓ，Ｓｕｐｐｌｅｍｅｎｔ
ｔｏ ｔｈｅ Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｊａ
ｐａｎ Ｓｏｃ．ｏｆ Ａｐｐｌ．Ｐｈｙｓ．，Ｖｏ
ｌ．４２，１９７３）に記載されている。この方法は、
イオン注入の入射角を数種類変えて深さ方向のプロファ
イルを測定し、この結果から横方向の拡がり幅を算出す
る方法である。すなわちこの方法は、横方向の拡がりと
深さ方向の拡がりとが注入角度の関数で予め分かってい
る場合に限って使用できる方法である。
がりの測定の方法は、第４回固体素子会議のプロシーデ
ィング 日本応用物理学会ジャーナル サプルメント
第４２巻（１９７３年）１２４頁（Ｐｒｏｃｅｅｄｉｎ
ｇ ｏｆ ｔｈｅ ４ｔｈＣｏｎｆ．ｏｎ Ｓｏｌｉｄ
Ｓｔａｔｅ Ｄｅｖｉｃｅｓ，Ｓｕｐｐｌｅｍｅｎｔ
ｔｏ ｔｈｅ Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｊａ
ｐａｎ Ｓｏｃ．ｏｆ Ａｐｐｌ．Ｐｈｙｓ．，Ｖｏ
ｌ．４２，１９７３）に記載されている。この方法は、
イオン注入の入射角を数種類変えて深さ方向のプロファ
イルを測定し、この結果から横方向の拡がり幅を算出す
る方法である。すなわちこの方法は、横方向の拡がりと
深さ方向の拡がりとが注入角度の関数で予め分かってい
る場合に限って使用できる方法である。
【００１０】しかしながら、横方向の拡がりと深さ方向
の拡がりとが注入角度の関数で予め分かっているという
のは、解析的ＬＳＳ理論が適用できるごく限られたイオ
ン注入条件の場合のみに限られ、熱拡散等のプロセス後
のプロファイルにはこの方法は適用できないという問題
点があった。
の拡がりとが注入角度の関数で予め分かっているという
のは、解析的ＬＳＳ理論が適用できるごく限られたイオ
ン注入条件の場合のみに限られ、熱拡散等のプロセス後
のプロファイルにはこの方法は適用できないという問題
点があった。
【００１１】従って、従来の方法では、微細半導体デバ
イスで要求されるサブμｍ角の領域の測定は殆ど不可能
であった。
イスで要求されるサブμｍ角の領域の測定は殆ど不可能
であった。
【００１２】本発明の目的は、このような従来極めて困
難であった半導体中の不純物の微小領域のプロファイル
測定を可能にする方法を提供することである。
難であった半導体中の不純物の微小領域のプロファイル
測定を可能にする方法を提供することである。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る不純物拡散プロファイル測定方法は、
イオン注入工程と、熱処理工程と、電極パターン形成工
程と、刻み制御工程と、不純物濃度算出工程とを有する
不純物拡散プロファイル測定方法であって、イオン注入
工程は、半導体基板上に形成された酸化膜の一部に不純
物を注入する処理であり、熱処理工程は、熱処理によ
り、前記不純物の拡散と活性化を行う処理であり、電極
パターン形成工程は、前記酸化膜上にホール測定用ある
いは層抵抗測定用の電極パターンを形成する処理であ
り、刻み制御工程は、前記不純物がイオン注入された半
導体層を所定深さまでエッチングして、導電領域の深さ
方向の刻みを制御する処理であり、不純物拡散濃度算出
工程は、前記電極パターンを用いてホール抵抗或いは層
抵抗を測定し、その測定データと予め決められた不純物
濃度及び半導体層抵抗率との関係を用いて、エッチング
による深さ方向の不純物濃度を算出する処理である。
め、本発明に係る不純物拡散プロファイル測定方法は、
イオン注入工程と、熱処理工程と、電極パターン形成工
程と、刻み制御工程と、不純物濃度算出工程とを有する
不純物拡散プロファイル測定方法であって、イオン注入
工程は、半導体基板上に形成された酸化膜の一部に不純
物を注入する処理であり、熱処理工程は、熱処理によ
り、前記不純物の拡散と活性化を行う処理であり、電極
パターン形成工程は、前記酸化膜上にホール測定用ある
いは層抵抗測定用の電極パターンを形成する処理であ
り、刻み制御工程は、前記不純物がイオン注入された半
導体層を所定深さまでエッチングして、導電領域の深さ
方向の刻みを制御する処理であり、不純物拡散濃度算出
工程は、前記電極パターンを用いてホール抵抗或いは層
抵抗を測定し、その測定データと予め決められた不純物
濃度及び半導体層抵抗率との関係を用いて、エッチング
による深さ方向の不純物濃度を算出する処理である。
【００１４】また前記刻み制御工程は、前記不純物がイ
オン注入された半導体層をエッチングする工程に代え
て、前記不純物がイオン注入された半導体層に非活性イ
オンを注入し、半導体層を部分的に高抵抗化する処理を
行うものである。
オン注入された半導体層をエッチングする工程に代え
て、前記不純物がイオン注入された半導体層に非活性イ
オンを注入し、半導体層を部分的に高抵抗化する処理を
行うものである。
【００１５】また前記酸化膜は、イオン注入エネルギー
の飛程よりも大きな膜厚を有するものである。
の飛程よりも大きな膜厚を有するものである。
【００１６】
【作用】シリコン等の半導体基板において、第一の導電
型の不純物のイオン注入エネルギーの飛程よりも大きな
膜厚を有するＳｉＯ2膜を前記半導体基板上に成長した
後、リソグラフィー工程により、ＳｉＯ2からなるマス
クパターンを形成し、このマスクパターンの開口部に前
記不純物をイオン注入し、次に、熱処理工程により、不
純物の拡散と活性化を行い、ホール測定用電極あるいは
層抵抗測定用電極パターンを形成し、次いで、前記マス
クパターンの開口幅を拡げるＳｉＯ2の選択的エッチン
グにより横方向を制御するとともに、前記マスクパター
ン開口部の半導体層を所定深さまでエッチングして、導
電領域の横方向と深さ方向の刻みを制御し、前記電極パ
ターンを用いてホール抵抗あるいは層抵抗を測定し、前
記測定データと予め分かった不純物濃度と半導体層抵抗
率との関係とを用いて、エッチングによる深さ及び横方
向の領域刻み毎の不純物濃度を算出する。
型の不純物のイオン注入エネルギーの飛程よりも大きな
膜厚を有するＳｉＯ2膜を前記半導体基板上に成長した
後、リソグラフィー工程により、ＳｉＯ2からなるマス
クパターンを形成し、このマスクパターンの開口部に前
記不純物をイオン注入し、次に、熱処理工程により、不
純物の拡散と活性化を行い、ホール測定用電極あるいは
層抵抗測定用電極パターンを形成し、次いで、前記マス
クパターンの開口幅を拡げるＳｉＯ2の選択的エッチン
グにより横方向を制御するとともに、前記マスクパター
ン開口部の半導体層を所定深さまでエッチングして、導
電領域の横方向と深さ方向の刻みを制御し、前記電極パ
ターンを用いてホール抵抗あるいは層抵抗を測定し、前
記測定データと予め分かった不純物濃度と半導体層抵抗
率との関係とを用いて、エッチングによる深さ及び横方
向の領域刻み毎の不純物濃度を算出する。
【００１７】
【実施例】以下、本発明について図面を参照して更に詳
しく説明する。
しく説明する。
【００１８】（実施例１）本実施例では、シリコン半導
体デバイスで最も良く用いられるＰ型の不純物であるボ
ロンの分布を測定する例について述べる。図１は、本発
明の一実施例の概略プロセスフローを示す素子断面図で
ある。
体デバイスで最も良く用いられるＰ型の不純物であるボ
ロンの分布を測定する例について述べる。図１は、本発
明の一実施例の概略プロセスフローを示す素子断面図で
ある。
【００１９】本実施例では、先ず、第１の工程Ｓ1とし
て、通常のＮ型シリコン基板を用意し、注入するボロン
イオンのエネルギーの飛程よりも大きな膜厚を有するＳ
ｉＯ2膜をシリコン基板上に成長した。そして、リソグ
ラフィー工程により、ＳｉＯ2からなるマスクパターン
を形成する。このイオン注入用のマスクパターン３１
は、図３のような矩形形状の開口部３１ａを複数もつも
のである。本実施例では、このマスクパターン３１の開
口部３１ａを通しボロンをイオン注入した。
て、通常のＮ型シリコン基板を用意し、注入するボロン
イオンのエネルギーの飛程よりも大きな膜厚を有するＳ
ｉＯ2膜をシリコン基板上に成長した。そして、リソグ
ラフィー工程により、ＳｉＯ2からなるマスクパターン
を形成する。このイオン注入用のマスクパターン３１
は、図３のような矩形形状の開口部３１ａを複数もつも
のである。本実施例では、このマスクパターン３１の開
口部３１ａを通しボロンをイオン注入した。
【００２０】図４（ａ）は、本実施例１における第１の
工程Ｓ1後の図３のＡ−Ａ’線断面図である。４０は半
導体基板，４１は、図３のマスクパターン３１に相当す
るイオン注入マスクパターンである。４２は図３のマス
クパターンに相当するイオン注入マスクパターン４１の
開口部（３１ａ）を通してイオン注入したとき基板４０
に形成される不純物イオン注入層である。
工程Ｓ1後の図３のＡ−Ａ’線断面図である。４０は半
導体基板，４１は、図３のマスクパターン３１に相当す
るイオン注入マスクパターンである。４２は図３のマス
クパターンに相当するイオン注入マスクパターン４１の
開口部（３１ａ）を通してイオン注入したとき基板４０
に形成される不純物イオン注入層である。
【００２１】次に、第２の工程Ｓ2として、半導体デバ
イス作製と同じ熱処理工程により、不純物の拡散と活性
化を行った。図４（ｂ）は、本実施例１における第２の
工程Ｓ2後の図３のＡ−Ａ’線断面図である。この熱処
理により、基板４０上に不純物拡散分布層４３が形成さ
れる。
イス作製と同じ熱処理工程により、不純物の拡散と活性
化を行った。図４（ｂ）は、本実施例１における第２の
工程Ｓ2後の図３のＡ−Ａ’線断面図である。この熱処
理により、基板４０上に不純物拡散分布層４３が形成さ
れる。
【００２２】次いで、第３の工程Ｓ3として図４（ｃ）
に示すように、図３の電極パターン３２に相当するホー
ル測定用６端子の電極パターン４４を基板４０上に形成
する。本実施例の電極パターン４４は、層抵抗測定用４
端子電極を兼用したパターンである。図４（ｃ）は、本
実施例の第３の工程Ｓ3において電極パターン４４を形
成後の図３のＡ−Ａ’線断面図である。
に示すように、図３の電極パターン３２に相当するホー
ル測定用６端子の電極パターン４４を基板４０上に形成
する。本実施例の電極パターン４４は、層抵抗測定用４
端子電極を兼用したパターンである。図４（ｃ）は、本
実施例の第３の工程Ｓ3において電極パターン４４を形
成後の図３のＡ−Ａ’線断面図である。
【００２３】その後、第４の工程Ｓ4として、導電領域
の横方向と深さ方向の刻みを制御する。本実施例では、
図１のフロー図の第４工程Ｓ4を表わす枝派生図に示し
たように、マスクパターンにより、横方向を制御すると
ともに、シリコン層を所定深さまでエッチングして、導
電領域の横方向と深さ方向の刻みを制御する。引き続き
第５の工程Ｓ5として、領域刻み毎の不純物濃度の計測
を行う。そして、図１のフロー図に示したように、全て
の領域刻みについて、第４の加工工程Ｓ4と第５の測定
工程Ｓ5とを順次繰り返す。
の横方向と深さ方向の刻みを制御する。本実施例では、
図１のフロー図の第４工程Ｓ4を表わす枝派生図に示し
たように、マスクパターンにより、横方向を制御すると
ともに、シリコン層を所定深さまでエッチングして、導
電領域の横方向と深さ方向の刻みを制御する。引き続き
第５の工程Ｓ5として、領域刻み毎の不純物濃度の計測
を行う。そして、図１のフロー図に示したように、全て
の領域刻みについて、第４の加工工程Ｓ4と第５の測定
工程Ｓ5とを順次繰り返す。
【００２４】図５（ａ），（ｂ），（ｃ）は、本実施例
の第５の工程Ｓ5における図３のＢ−Ｂ’線断面図であ
り、横方向と深さ方向の刻みを作製する一例を示したも
のである。すなわち、図５（ａ）のように、イオン注入
用マスクパターン４１の開口部４１ａに向き合う半導体
基板４０のシリコン層をｉ番目の刻み５２の所定深さま
でエッチングする。ここで、第５工程Ｓ5の層抵抗の測
定を行う。このエッチングと測定工程を、エッチング深
さが測定最大深さに達するまで繰り返す。
の第５の工程Ｓ5における図３のＢ−Ｂ’線断面図であ
り、横方向と深さ方向の刻みを作製する一例を示したも
のである。すなわち、図５（ａ）のように、イオン注入
用マスクパターン４１の開口部４１ａに向き合う半導体
基板４０のシリコン層をｉ番目の刻み５２の所定深さま
でエッチングする。ここで、第５工程Ｓ5の層抵抗の測
定を行う。このエッチングと測定工程を、エッチング深
さが測定最大深さに達するまで繰り返す。
【００２５】次に、図５（ｂ）のように、横方向を制御
するため、ＳｉＯ2の選択的エッチングによりマスクパ
ターン４１の開口部４１ａをなす側壁を後退させる。そ
して、再び半導体基板４０のシリコン層を所定深さのｊ
番目の刻み５３の所定深さまでエッチングする。このよ
うに、横方向と深さ方向を制御した導電領域の刻みを作
製する。以上の加工工程は、図５（ｃ）のように、測定
最大横拡がりのＭ番目の刻みに達した時点で終了する。
するため、ＳｉＯ2の選択的エッチングによりマスクパ
ターン４１の開口部４１ａをなす側壁を後退させる。そ
して、再び半導体基板４０のシリコン層を所定深さのｊ
番目の刻み５３の所定深さまでエッチングする。このよ
うに、横方向と深さ方向を制御した導電領域の刻みを作
製する。以上の加工工程は、図５（ｃ）のように、測定
最大横拡がりのＭ番目の刻みに達した時点で終了する。
【００２６】次に、第５の測定工程の詳細は、図２に示
した。すなわち、先ずｊ−１番目の領域刻みを行ったと
き（ｊ−１＝０は初期表面）のホール抵抗あるいは層抵
抗Ｒj（ｊ＝１，…，Ｍ）を測定する。なお、ＲN+1＝Ｒ
N+2＝…＝ＲMとなった適当なＭにおいて測定を終了す
る。
した。すなわち、先ずｊ−１番目の領域刻みを行ったと
き（ｊ−１＝０は初期表面）のホール抵抗あるいは層抵
抗Ｒj（ｊ＝１，…，Ｍ）を測定する。なお、ＲN+1＝Ｒ
N+2＝…＝ＲMとなった適当なＭにおいて測定を終了す
る。
【００２７】次に、このｊ番目の幅Δｘj，深さΔｙj，
長さＬを有する微小領域の抵抗率ρjを、次の式を用い
て算出する。
長さＬを有する微小領域の抵抗率ρjを、次の式を用い
て算出する。
【００２８】１／ρj＝Ｌ／ΔｘjΔｙj（１／Ｒj−１／
Ｒj+1），（ｊ＝１，…，Ｍ）
Ｒj+1），（ｊ＝１，…，Ｍ）
【００２９】そして、最後に、予め分かった均一濃度の
基板の不純物濃度と抵抗率との関係を用いて、ｊ番目の
領域の不純物濃度Ｃjを算出する。なお、均一濃度の基
板の不純物濃度と抵抗率との関係については、例えば、
ベル・システム・テクニカル・ジャーナル１９６２年第
４１巻第３８７頁（Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．Ｖｏｌ．４１，（１９６２）ｐｐ．３８７）に記載
されている。
基板の不純物濃度と抵抗率との関係を用いて、ｊ番目の
領域の不純物濃度Ｃjを算出する。なお、均一濃度の基
板の不純物濃度と抵抗率との関係については、例えば、
ベル・システム・テクニカル・ジャーナル１９６２年第
４１巻第３８７頁（Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．
Ｊ．Ｖｏｌ．４１，（１９６２）ｐｐ．３８７）に記載
されている。
【００３０】以上、第４の加工工程Ｓ4と第５の測定工
程Ｓ5とを所望領域刻みの不純物濃度が全て得られるま
で繰り返し、最終的に全領域の不純物濃度を算出する。
程Ｓ5とを所望領域刻みの不純物濃度が全て得られるま
で繰り返し、最終的に全領域の不純物濃度を算出する。
【００３１】図６は、測定結果の一例である。６１は、
マスク開口部の中央の断面での不純物分布、６２は、初
期マスク開口端より０．２μｍ内側の断面での不純物分
布、６３は、初期マスク開口端より０．５μｍ内側の断
面での不純物分布である。横軸は深さ方向の座標であ
る。図５のように、従来のケミカルエッチング等で得ら
れているようなμｍオーダの分解能に比べ、横方向，深
さ方向ともに格段に高精度な測定ができることが確かめ
られた。
マスク開口部の中央の断面での不純物分布、６２は、初
期マスク開口端より０．２μｍ内側の断面での不純物分
布、６３は、初期マスク開口端より０．５μｍ内側の断
面での不純物分布である。横軸は深さ方向の座標であ
る。図５のように、従来のケミカルエッチング等で得ら
れているようなμｍオーダの分解能に比べ、横方向，深
さ方向ともに格段に高精度な測定ができることが確かめ
られた。
【００３２】（実施例２）次に、本発明の実施例２につ
いて図１を用いて説明する。すなわち、本実施例は、図
１の不純物拡散プロファイル測定方法の第４の工程Ｓ4
の枝派生図において、実施例１のマスクパターン開口部
のシリコン層をエッチングする工程の代りに、マスクパ
ターン開口部を通して非活性イオンを注入し、シリコン
層を部分的に高抵抗化する工程を第４の工程Ｓ4に少な
くとも含むことが特徴である。
いて図１を用いて説明する。すなわち、本実施例は、図
１の不純物拡散プロファイル測定方法の第４の工程Ｓ4
の枝派生図において、実施例１のマスクパターン開口部
のシリコン層をエッチングする工程の代りに、マスクパ
ターン開口部を通して非活性イオンを注入し、シリコン
層を部分的に高抵抗化する工程を第４の工程Ｓ4に少な
くとも含むことが特徴である。
【００３３】シリコン層を部分的に高抵抗化する工程と
しては、本実施例の場合、集束イオンビーム（ＦＩＢ）
装置を用い、Ｇａイオンをシリコン層に注入した。すな
わち、ＦＩＢ装置によれば、局所的にイオンを高濃度に
注入することができ、効果的に高抵抗化が実現できる。
更に、第４，第５工程の繰り返しにおいて、高抵抗層を
順次深くすることは、注入エネルギーが可変であるため
極めて容易である。なお、ＦＩＢ装置は局所ビームであ
るため、それ自身で横方向の導電領域刻みは可能であ
る。しかしながらビーム拡がりがあるため、本発明では
第４工程中にマスク端のシャドーイング工程を含めるこ
とによって、横方向の精度をサブμｍ以下に高められる
ことを示した。
しては、本実施例の場合、集束イオンビーム（ＦＩＢ）
装置を用い、Ｇａイオンをシリコン層に注入した。すな
わち、ＦＩＢ装置によれば、局所的にイオンを高濃度に
注入することができ、効果的に高抵抗化が実現できる。
更に、第４，第５工程の繰り返しにおいて、高抵抗層を
順次深くすることは、注入エネルギーが可変であるため
極めて容易である。なお、ＦＩＢ装置は局所ビームであ
るため、それ自身で横方向の導電領域刻みは可能であ
る。しかしながらビーム拡がりがあるため、本発明では
第４工程中にマスク端のシャドーイング工程を含めるこ
とによって、横方向の精度をサブμｍ以下に高められる
ことを示した。
【００３４】なお、本発明の方法は、集束イオンビーム
以外に通常の一様拡がりのイオン注入の場合についても
有効である。
以外に通常の一様拡がりのイオン注入の場合についても
有効である。
【００３５】また、本発明は、イオン注入した不純物拡
散分布プロファイルについての測定について記述してあ
るが、イオン注入以外で拡散された不純物分布について
も有効な方法であることは容易に類推される。
散分布プロファイルについての測定について記述してあ
るが、イオン注入以外で拡散された不純物分布について
も有効な方法であることは容易に類推される。
【００３６】更に、本発明は、シリコン半導体基板に限
られるものではなく、ＳＯＩなど絶縁体を含む基板、あ
るいは化合物半導体基板についても適用可能である。
られるものではなく、ＳＯＩなど絶縁体を含む基板、あ
るいは化合物半導体基板についても適用可能である。
【００３７】
【発明の効果】以上述べたように、本発明によれば、半
導体中の不純物の微小領域の高精度なプロファイル測定
ができ、半導体デバイス設計における産業上の効果が大
きい。
導体中の不純物の微小領域の高精度なプロファイル測定
ができ、半導体デバイス設計における産業上の効果が大
きい。
【図１】本発明の実施例１，２の概略フローを示した図
である。
である。
【図２】本発明の実施例の詳細フローを示した図であ
る。
る。
【図３】本発明の実施例の方法を示す素子平面図であ
る。
る。
【図４】本発明の実施例の方法を示す素子断面図であ
る。
る。
【図５】本発明の実施例の方法を示す素子断面図であ
る。
る。
【図６】イオン注入炉拡散試料の不純物濃度プロファイ
ル測定例を示した図である。
ル測定例を示した図である。
３１ イオン注入マスクパターン ３２ 電極パターン ４０ 半導体基板 ４１ イオン注入マスクパターン ４２ 不純物イオン注入層 ４３ 不純物拡散分布層 ４４ 電極パターン ５１ １番目の刻み ５２ ｉ番目の刻み ５３ ｊ番目の刻み ５４ Ｎ番目の刻み ５５ Ｎ＋１番目の刻み ５４ Ｍ番目の刻み ６１ マスク開口部の中央の断面での不純物分布 ６２ マスク開口端より０．２μｍ内側の断面での不純
物分布 ６３ 開口端より０．５μｍ内側の断面での不純物分布
物分布 ６３ 開口端より０．５μｍ内側の断面での不純物分布
Claims (3)
- 【請求項１】 イオン注入工程と、熱処理工程と、電極
パターン形成工程と、刻み制御工程と、不純物濃度算出
工程とを有する不純物拡散プロファイル測定方法であっ
て、 イオン注入工程は、半導体基板上に形成された酸化膜の
一部に不純物を注入する処理であり、 熱処理工程は、熱処理により、前記不純物の拡散と活性
化を行う処理であり、 電極パターン形成工程は、前記酸化膜上にホール測定用
あるいは層抵抗測定用の電極パターンを形成する処理で
あり、 刻み制御工程は、前記不純物がイオン注入された半導体
層を所定深さまでエッチングして、導電領域の深さ方向
の刻みを制御する処理であり、 不純物拡散濃度算出工程は、前記電極パターンを用いて
ホール抵抗或いは層抵抗を測定し、その測定データと予
め決められた不純物濃度及び半導体層抵抗率との関係を
用いて、エッチングによる深さ方向の不純物濃度を算出
する処理であることを特徴とする不純物拡散プロファイ
ル測定方法。 - 【請求項２】 前記刻み制御工程は、前記不純物がイオ
ン注入された半導体層をエッチングする工程に代えて、
前記不純物がイオン注入された半導体層に非活性イオン
を注入し、半導体層を部分的に高抵抗化する処理を行う
ものであることを特徴とする請求項１に記載の不純物拡
散プロファイル測定方法。 - 【請求項３】 前記酸化膜は、イオン注入エネルギーの
飛程よりも大きな膜厚を有するものであることを特徴と
する請求項１又は２に記載の不純物拡散プロファイル測
定方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7104158A JP2907059B2 (ja) | 1995-04-27 | 1995-04-27 | 不純物拡散プロファイル測定方法 |
| US08/636,696 US5652151A (en) | 1995-04-27 | 1996-04-23 | Method for determining an impurity concentration profile |
| KR1019960013326A KR100193402B1 (ko) | 1995-04-27 | 1996-04-27 | 불순물 농도 프로파일 측정방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7104158A JP2907059B2 (ja) | 1995-04-27 | 1995-04-27 | 不純物拡散プロファイル測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08306754A true JPH08306754A (ja) | 1996-11-22 |
| JP2907059B2 JP2907059B2 (ja) | 1999-06-21 |
Family
ID=14373262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7104158A Expired - Fee Related JP2907059B2 (ja) | 1995-04-27 | 1995-04-27 | 不純物拡散プロファイル測定方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5652151A (ja) |
| JP (1) | JP2907059B2 (ja) |
| KR (1) | KR100193402B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324194A (ja) * | 2006-05-30 | 2007-12-13 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの評価方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147507A (en) * | 1998-08-10 | 2000-11-14 | Advanced Micro Devices, Inc. | System and method of mapping leakage current and a defect profile of a semiconductor dielectric layer |
| US6208154B1 (en) | 1998-08-10 | 2001-03-27 | Advanced Micro Devices, Inc. | Method of determining the doping concentration across a surface of a semiconductor material |
| US6320403B1 (en) | 1998-08-10 | 2001-11-20 | Advanced Micro Devices, Inc. | Method of determining the doping concentration and defect profile across a surface of a processed semiconductor material |
| KR20000073640A (ko) * | 1999-05-13 | 2000-12-05 | 황인길 | 도핑 프로파일 측정 장치 및 방법 |
| JP2002299611A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | ゲート電極を有する半導体素子の特性の計算方法及びプログラム |
| US7577583B2 (en) * | 2001-08-09 | 2009-08-18 | Acushnet Company | Computerized article customization system and method for use thereof |
| US6677168B1 (en) * | 2002-04-30 | 2004-01-13 | Advanced Micro Devices, Inc. | Analysis of ion implant dosage |
| KR100538092B1 (ko) * | 2003-02-27 | 2005-12-21 | 삼성전자주식회사 | 불순물 농도의 수직 분포 모니터링 방법 및 장치 |
| US8298838B2 (en) * | 2010-02-24 | 2012-10-30 | United Microelectronics Corp. | Method for staining sample |
| CN102891093A (zh) * | 2011-07-19 | 2013-01-23 | 上海华虹Nec电子有限公司 | 测量超级结深沟槽内外延层电阻纵向分布的方法 |
| CN103091555A (zh) * | 2011-10-28 | 2013-05-08 | 上海华虹Nec电子有限公司 | 测量超级结深沟槽内硅外延电阻率横向分布的方法 |
| US11289386B2 (en) | 2016-04-26 | 2022-03-29 | Active Layer Parametrics, Inc. | Methods and apparatus for test pattern forming and film property measurement |
| US10790203B2 (en) | 2016-04-26 | 2020-09-29 | Active Layer Parametrics, Inc. | Methods and systems for material property profiling of thin films |
| CN106449455B (zh) * | 2016-10-21 | 2019-02-19 | 苏州阿特斯阳光电力科技有限公司 | 一种晶体硅太阳能电池扩散死层的测试方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141953A (ja) * | 1974-10-07 | 1976-04-08 | Iwatsu Electric Co Ltd | Fujunbutsunodobunpusokuteihoho |
| JPS5691440A (en) * | 1979-12-26 | 1981-07-24 | Hitachi Ltd | Method for evaluating and producing semiconductor crystal |
| JPS6327031A (ja) * | 1986-07-18 | 1988-02-04 | Yokogawa Electric Corp | 半導体の特性測定装置 |
| JPH0397243A (ja) * | 1989-09-11 | 1991-04-23 | Toshiba Corp | キャリア濃度分布測定方法 |
| JPH0766259A (ja) * | 1993-08-31 | 1995-03-10 | Mitsubishi Electric Corp | 半導体層の評価方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5183473A (en) * | 1975-01-20 | 1976-07-22 | Hitachi Ltd | Fujunbutsuno doopinguhoho |
| US4360964A (en) * | 1981-03-04 | 1982-11-30 | Western Electric Co., Inc. | Nondestructive testing of semiconductor materials |
| US5451529A (en) * | 1994-07-05 | 1995-09-19 | Taiwan Semiconductor Manufacturing Company | Method of making a real time ion implantation metal silicide monitor |
| US5520769A (en) * | 1994-12-07 | 1996-05-28 | Advanced Micro Devices, Inc. | Method for measuring concentration of dopant within a semiconductor substrate |
-
1995
- 1995-04-27 JP JP7104158A patent/JP2907059B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-23 US US08/636,696 patent/US5652151A/en not_active Expired - Fee Related
- 1996-04-27 KR KR1019960013326A patent/KR100193402B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141953A (ja) * | 1974-10-07 | 1976-04-08 | Iwatsu Electric Co Ltd | Fujunbutsunodobunpusokuteihoho |
| JPS5691440A (en) * | 1979-12-26 | 1981-07-24 | Hitachi Ltd | Method for evaluating and producing semiconductor crystal |
| JPS6327031A (ja) * | 1986-07-18 | 1988-02-04 | Yokogawa Electric Corp | 半導体の特性測定装置 |
| JPH0397243A (ja) * | 1989-09-11 | 1991-04-23 | Toshiba Corp | キャリア濃度分布測定方法 |
| JPH0766259A (ja) * | 1993-08-31 | 1995-03-10 | Mitsubishi Electric Corp | 半導体層の評価方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324194A (ja) * | 2006-05-30 | 2007-12-13 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの評価方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960039259A (ko) | 1996-11-21 |
| US5652151A (en) | 1997-07-29 |
| KR100193402B1 (ko) | 1999-06-15 |
| JP2907059B2 (ja) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4268321A (en) | Method of fabricating a semiconductor device having channel stoppers | |
| US3789504A (en) | Method of manufacturing an n-channel mos field-effect transistor | |
| JP2907059B2 (ja) | 不純物拡散プロファイル測定方法 | |
| GB2197532A (en) | Source drain doping technique | |
| Anholt et al. | Ion implantation into gallium arsenide | |
| DE102015102225A1 (de) | Verfahren zur Verarbeitung einer Schicht und Verfahren zur Herstellung einer elektronischen Vorrichtung | |
| US6232189B1 (en) | Manufacturing method of semiconductor device | |
| US5935867A (en) | Shallow drain extension formation by angled implantation | |
| JP2006108498A (ja) | 電子デバイスの製造方法 | |
| US5319231A (en) | Insulated gate semiconductor device having an elevated plateau like portion | |
| US6943116B2 (en) | Method for fabricating a p-channel field-effect transistor on a semiconductor substrate | |
| Suzuki | Analysis of ion implantation profiles for accurate process/device simulation: ion implantation profile database based on tail function | |
| JPH05129217A (ja) | 半導体装置の製造方法 | |
| KR100212010B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH04155932A (ja) | 半導体装置の製造方法 | |
| JP2547690B2 (ja) | Ｌｄｄトランジスタの製造方法 | |
| JPS59161870A (ja) | 半導体装置の製造方法 | |
| US6383901B1 (en) | Method for forming the ultra-shallow junction by using the arsenic plasma | |
| JP2506830B2 (ja) | 半導体装置の製造方法 | |
| KR100293269B1 (ko) | 반도체 소자 제조방법 | |
| Mitan et al. | Patterning of nanometer-scale silicide structures on silicon by ‘direct writing focus ion-beam implantation’ | |
| JPS628567A (ja) | 縦形半導体装置の製造方法 | |
| JPH0412024B2 (ja) | ||
| CN112750835A (zh) | 反熔丝结构及其制作方法 | |
| JP2000021803A (ja) | 不純物量の測定方法およびそれを用いた半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |