JPH0766259A - 半導体層の評価方法 - Google Patents

半導体層の評価方法

Info

Publication number
JPH0766259A
JPH0766259A JP21545493A JP21545493A JPH0766259A JP H0766259 A JPH0766259 A JP H0766259A JP 21545493 A JP21545493 A JP 21545493A JP 21545493 A JP21545493 A JP 21545493A JP H0766259 A JPH0766259 A JP H0766259A
Authority
JP
Japan
Prior art keywords
semiconductor layer
calculated
specific resistance
thickness
per unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21545493A
Other languages
English (en)
Inventor
Yoshihiro Hisa
義浩 久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP21545493A priority Critical patent/JPH0766259A/ja
Priority to GB9417460A priority patent/GB2281402B/en
Publication of JPH0766259A publication Critical patent/JPH0766259A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2648Characterising semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【目的】 半導体層の全体の層厚を用いることなく、ホ
ール測定法に基づいて、半導体層のキャリア濃度及び易
動度の,深さ方向プロファイルを導出できる半導体層の
評価方法を得る。 【構成】 ホール測定法に基づいて半導体層1の単位厚
み当たりの,比抵抗とホール定数を算出する第1の工程
と、該半導体層1の表層部を所定厚み除去する第2の工
程とを繰り返し実行し、該繰り返し実行により順次算出
して得られる,複数の比抵抗及びホール定数と、順次除
去される複数の表層部の各々の厚み(ds,ds ′)と
により、該順次除去れた複数の表層部の各々のキャリア
濃度と易動度を導出する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体層の評価方法に
関し、特に、半導体層中のキャリア濃度及び易動度の,
深さ方向プロファイルを測定して、該半導体層の評価を
行う,半導体層の評価方法に関するものである。
【0002】
【従来の技術】半導体層のキリャア濃度n及び易動度μ
は、半導体装置の性能に影響を与える重要な要因であ
る。そこで、従来、 L.J.van der PAUW は、 Philips R
es. Repts 13, 1-9,1958ににおいて、半導体層のホール
定数Rと比抵抗ρ(電気伝導率σ)を簡単に測定できる
ホール測定法を提案し、この測定されたホール定数Rと
比抵抗ρから、半導体層のキリャア濃度n及び易動度μ
を導出して、該半導体層の評価を行っている。
【0003】図3は上記 L.J.van der PAUW が提案した
ホール測定法を説明するための図であり、図において、
1は測定用の半導体層で、その上下面が正方形からなる
四角柱状の形状を有している。また、3〜6は半導体層
1の上面の四隅の角部に形成された電極で、これらは、
2組の電極対(電極3と電極5,電極4と電極6)の各
々の電極間を結ぶ直線が、該上面上で直交するように配
置されている。また、dは半導体層1の厚みである。
【0004】尚、ここでは、半導体層1の形状が、その
上下面が正方形からなる四角柱状であるので、その上面
の四隅の角部毎に電極を形成したが、半導体層1の形状
が、その上下面が他の多角形からなる角柱状や、円柱状
である場合は、その上面上で、2組の電極対(電極3と
電極5,電極4と電極6)の各々の電極間を結ぶ直線が
直交するように、該上面の周囲縁部に電極を形成する。
【0005】以下、この図に基づいて上記ホール測定法
を説明する。先ず、半導体層1の上面に形成された4つ
の電極3〜6の内の相対向する電極対毎(電極3と電極
5,電極4と電極6)に所定電圧を印加して、各電極対
毎に抵抗値ra とrb を求め、これを下記式(3) に代入
して、半導体層1の比抵抗ρを求める。
【0006】
【数5】
【0007】上記式(3) において、πは円周率,f(r)
は実測された抵抗値ra ,rb を半導体層1の形状に応
じて補正するためのバランスファクタ(半導体層1の形
状から計算機によって計算される。)である。
【0008】次に、半導体層1の上面に対して垂直方向
から、該半導体層1へ磁場強度Hの磁場を印加し、この
状態で、一方の電極対(例えば電極6と電極4間)に規
定電流を流し、他方の電極対(例えば電極3と電極5
間)に生じる起電力を測定する。ここで、上記得られる
起電力は、規定電流を1Aにした場合に換算し、これを
起電力Aとする。そして、この起電力Aを下記式(4) に
代入して、半導体層1のホール定数Rを求める。
【0009】
【数6】
【0010】上記式(4) において、Hは磁場強度,Aは
換算後のホール起電力,108 は磁場単位換算係数であ
る。そして、一般に、キャリア濃度nと易動度μはそれ
ぞれ下記式(5) ,(6) で表わされるので、上記測定され
た測定用サンプル1のホール定数Rと比抵抗ρを式(5)
,(6) に代入することにより、半導体層1のキャリア
濃度nと易動度μを求めることができる。
【0011】
【数7】
【0012】
【数8】
【0013】上記式(5) において、eは電荷量である。
一方、R.L.Petritz は、hysical Review 110, 1254 (19
58) において、半導体層1を図4に示すようなその上部
層1aと下部層1bの積層体と考え、半導体層1のホー
ル定数と比抵抗をR,ρ、上部層1aのホール定数と比
抵抗をRs ,ρs 、下部層1bのホール定数と比抵抗を
Rb ,ρb とすると、半導体層1のホール定数Rと比抵
抗ρが、それぞれ下記式(7) ,(8) によって表されるこ
とを証明している。
【0014】
【数9】
【0015】
【数10】
【0016】ところで、半導体層のキャリア濃度と易動
度は、通常、その内部において均一でなく,分布を生じ
ている。従って、より高性能な半導体装置を開発するた
めには、半導体層のトータルなキャリア濃度及び易動度
だけでなく、半導体層中におけるキャリア濃度及び易動
度の,分布を知る必要がある。そこで、従来より、上述
の L.J.van der PAUW が提案したホール測定法と、R.L.
Petritz によって証明された,上記式(7) ,(8) の関係
式を利用して、所要の製造工程により所要の導電型に製
造された半導体層のキャリア濃度及び易動度の,深さ方
向プロファイルを測定し、該製造された半導体層の評価
を行っている。
【0017】図1は、上記半導体層のキャリア濃度及び
易動度の,深さ方向プロファイルの測定方法を説明する
ための図であり、図において、図1と同一符号は同一ま
たは相当する部分を示している。尚、ここで、半導体層
1は側面図で示されているが、該半導体層1の上面には
上記と同様にその四隅の角部に電極3〜6が形成されて
いる。
【0018】以下、この図に基づいて該測定方法を詳し
く説明する。まず、図1(a) に示すように、上記説明し
たホール測定法により、厚みdからなる半導体層1の比
抵抗ρ及びホール定数Rを求める。
【0019】次に、図1(b) に示すように、半導体層1
の表層部をエッチングにより所定厚みds 分だけ除去
し、この状態で、上記と同様にして、ホール測定法によ
り実質的な厚みがdb となった半導体層1Aの比抵抗ρ
b 及びホール定数Rb を求める。
【0020】次に、上記その厚みがdの半導体層1の比
抵抗ρとホール定数R,及び,上記その厚みがdb の半
導体層1Aの比抵抗ρb とホール定数Rb を、上記式
(7) ,(8) に代入して、上記エッチング除去された厚み
がds からなる半導体層の比抵抗ρs とホール定数Rs
を算出し、この比抵抗ρs とホール定数Rs を上記式
(5) ,(6) に当てはめることにより、上記エッチング除
去された厚みがds の半導体層のキャリア濃度ns ,易
動度μs を求める。
【0021】そして、この後、図1(c) に示すように実
質的な厚みがdb となった半導体層1Aの最上層部をエ
ッチングにより所定厚みds ′分だけ除去し、この状態
で、ホール測定法により実質的な厚みがdb ′となった
半導体層1Bの比抵抗ρb ′及びホール定数Rb ′を求
め、これと、上記厚みがdb の半導体層1Aの比抵抗ρ
b とホール定数Rb とを用いて、上記と同様にして、層
みds ′からなる半導体層のキャリア濃度ns ′,易動
度μs ′を求める。
【0022】以下、同様の作業を繰り返すことにより、
半導体層のその上面から所定距離だけ順次深くなってい
く領域毎のキャリア濃度と易動度を知ることができ、半
導体層のキャリア濃度及び易動度の,深さ方向プロファ
イルを求めることができる。
【0023】
【発明が解決しようとする課題】従来のホール測定法を
用いて、半導体層のキャリア濃度及び易動度の,深さ方
向プロファイルを測定して、該半導体層の評価を行う評
価方法は、以上のようにして行われており、半導体層の
電気特性の測定と計算のみで評価が行えることから評価
限界がなく、また、不純物イオンの活性化率も無視でき
るという利点を有している。しかるに、このホール測定
法を用いた半導体層の評価方法は以下に記す問題点を有
している。
【0024】即ち、例えば、図5に示すように、半絶縁
性のCdTe基板10上に、所要導電型のCdx Hg1-
x Te層11(xは所定の値)をエピタキシャル成長さ
せた場合、該Cdx Hg1-x Te層11の基板に接する
側には、該Cdx Hg1-x Te層11とは結晶組成が異
なる(Cdの組成が過剰に多くなる)相互拡散層11b
が形成され、実質的な所定の組成比xからなるCdx H
g1-x Te層は、該相互拡散層11bの上層部11aに
なる。従って、上記従来の方法によりこのCdx Hg1-
x Te層11aのキャリア濃度及び易動度の,深さ方向
プロファイルを測定する場合、上述した測定すべき半導
体層の全体の層厚dは、正確にはCdxHg1-x Te層
11aの層厚d1 になるが、形成される相互拡散層11
bの層厚d2 を正確に知ることが困難なため、実際はこ
の測定すべき半導体層の全体の層厚dを、成長させたC
dx Hg1-x Te層11の全体の層厚d3 で代用した
り、また、上記Cdx Hg1-x Te層11の全体の層厚
d3 から、正確な相互拡散層11bの層厚d2 ではな
く、経験的に予測した上記相互拡散層11bの層厚d
2′を差し引いた層厚(d3 −d2 ′)で代用してい
た。このため、従来の評価方法は、必ずしも精度の高い
評価を行っているとは言えないという問題点があった。
【0025】この発明は上記のような問題点を解消する
ためなされたもので、半導体層の全体の層厚を用いるこ
となく、半導体層のキャリア濃度及び易動度の,深さ方
向プロファイルを知ることのできる,評価精度の高い半
導体層の評価方法を得ることを目的とするものである。
【0026】
【課題を解決するための手段】この発明にかかる半導体
層の評価方法は、ホール測定法に基づいて、半導体層の
単位厚み当たりの比抵抗X及びホール定数Yを算出する
第1の工程と、該半導体層の表層部を所定厚み除去する
第2の工程とを、繰り返し実行し、該繰り返し実行によ
って順次算出された上記比抵抗X及びホール定数Yを、
下記式(1) ,(2) にそれぞれ代入して、上記繰り返しの
各実行によって順次除去された,上記半導体層を構成す
る複数の所定厚みの半導体層の各々について、その単位
厚み当たりの比抵抗X′及びホール定数Y′を算出し、
これら算出された複数の単位厚み当たりの比抵抗X′及
びホール定数Y′と、上記各実行によって除去された上
記複数の所定厚みの半導体層の各々の厚みとを用いて、
該複数の半導体層の各々についてそのキャリア濃度及び
易動度を導出するようにしたものである。
【0027】
【数11】
【0028】
【数12】
【0029】上記式(1) ,(2) において、X1 ,X2 は
上記算出された複数の単位厚み当たりの比抵抗Xにおけ
る、連続する2つの算出値のうちの先に算出されたも
の,後に算出されたものをそれぞれ表し、Y1 ,Y2 は
上記算出された複数の単位厚み当たりのホール定数Yに
おける、連続する2つの算出値のうちの先に算出された
もの,後に算出されたものをそれぞれ表す。
【0030】更に、この発明にかかる半導体層の評価方
法は、ホール測定法に基づいて、半導体層の単位厚み当
たりの比抵抗X及びホール定数Yを算出する第1の工程
を行った後、該半導体層の表層部を所定厚み酸化し、該
半導体層の単位厚み当たりの比抵抗X及びホール定数Y
を算出する第2の工程と、該第2の工程によって形成さ
れた酸化膜を除去する第3の工程とを、繰り返し実行
し、上記第1の工程,及び上記第2,第3工程の繰り返
し実行によって順次算出された,上記比抵抗Xと上記ホ
ール定数Yを、下記式(1) ,(2) にそれぞれ代入して、
上記繰り返しの各実行によって順次酸化された,複数の
酸化領域の各々について、その酸化される前の状態にお
ける単位厚み当たりの比抵抗X′及びホール定数Y′を
算出し、これら算出された複数の比抵抗X′及びホール
定数Y′と、上記各実行によって酸化された上記複数の
酸化領域の各領域毎の厚みとを用いて、該複数の酸化領
域の各々毎の,その酸化される前の状態におけるキャリ
ア濃度及び易動度を導出するようにしたものである。
【0031】
【数13】
【0032】
【数14】
【0033】上記式(1) ,(2) において、X1 ,X2 は
上記算出された複数の単位厚み当たりの比抵抗Xにおけ
る、連続する2つの算出値のうちの先に算出されたも
の,後に算出されたものをそれぞれ表し、Y1 ,Y2 は
上記算出された複数の単位厚み当たりのホール定数Yに
おける、連続する2つの算出値のうちの先に算出された
もの,後に算出されたものをそれぞれ表す。
【0034】
【作用】この発明においては、上記のように構成したの
で、正確な値として知ることができない,半導体層の全
体の層厚を用いることなく、該半導体層の順次除去され
ていく所定厚みの表層部毎の,キャリア濃度と易動度を
導出することができ、信頼性の高いキャリア濃度及び易
動度の,深さ方向プロファイルを得ることができる。
【0035】更に、この発明においては、上記のように
構成したので、半導体層の露出面に生ずるダングリング
ボンドの影響を受けることなく、該半導体層の順次除去
されていく所定厚みの表層部毎の,キャリア濃度と易動
度を求めることができ、より一層信頼性の高いキャリア
濃度及び易動度の,深さ方向プロファイルを得ることが
できる。
【0036】
【実施例】実施例1.以下、本発明の実施例1による半
導体層の評価方法における,半導体層のキャリア濃度及
び易動度の,深さ方向プロファイルの測定工程につい
て、図1,図3を参照して説明する。まず、前述の一般
式(3) ,(4) を下記式(9) ,(10)に変形し、一般式(7)
,(8) を下記式(11),(12)に変形しておく。
【0037】
【数15】
【0038】
【数16】
【0039】
【数17】
【0040】
【数18】
【0041】そしてまず、従来と同様にして、測定すべ
き半導体層1の縁部に、相対向する2つの電極からなる
2組の電極対(電極3と電極5,電極4と電極6)を、
各々の電極対の電極間を結ぶ直線が、該上面上で直交す
るように形成する(図3参照)。ここで、半導体層1は
その上下面が正方形からなる四角柱の形状であり、上面
の4隅の角部に電極3〜6が形成されている。
【0042】次に、従来と同様にして、図1(a) に示す
ように、上記2組の電極対の各電極対毎に所定電圧を印
加し、各電極対毎に抵抗値ra ,rb を測定し、更に、
一方の組の電極対に規定電流を流し、他方の組の電極対
で生じる起電力Aを測定し、これら測定値を式(9) ,(1
0)に代入して、上記半導体層1の単位厚み当たりの比抵
抗(ρ/d)及びホール定数(R/d)を算出する。
【0043】次に、従来と同様にして、図1(b) に示す
ように、半導体層1の表層部を所定のエッチング方法で
所定厚みds だけエッチング除去し、この状態で、上記
と同様にして、各電極対毎の抵抗値ra ,rb ,及び起
電力Aを測定し、これらの測定値を式(9) ,(10)に代入
して、上記半導体層1Aの単位厚み当たりの,比抵抗
(ρb /db )及びホール定数(Rb /db )を算出す
る。
【0044】次に、上記得られた半導体層1の単位厚み
当たりの比抵抗(ρ/d)及びホール定数(R/d)
と、半導体層1Aの単位厚み当たりの比抵抗(ρb /d
b )及びホール定数(Rb /db )を、式(11),(12)に
代入して、上記エッチング除去された厚みがds の半導
体層の単位厚み当たりの比抵抗(ρs /ds )及びホー
ル定数(Rs /ds )を算出する。そして、この上記エ
ッチング除去された厚みがds の半導体層の単位厚み当
たりの比抵抗(ρs /ds )及びホール定数(Rs /d
s )に、上記エッチングで除去した所定厚みds を乗算
して、上記エッチング除去された,厚みがds の半導体
層の,比抵抗ρs とホール定数Rs を算出し、これらを
前記式(5) (6) に代入して、上記エッチング除去された
厚みがdsの半導体層の,キャリア濃度ns 及び易動度
μs を求める。
【0045】そして、この後、上記と同様の工程を繰り
返し行い、エッチングによって順次除去される,複数の
所定厚みの半導体層の各々毎のキャリア濃度と易動度を
求め、半導体層1のキャリア濃度及び易動度の,深さ方
向プロファイルを得る。
【0046】以上の説明により、上記工程の繰り返しに
より順次算出される半導体層の単位厚み当たりの比抵抗
及びホール定数を、それぞれX,Yと置き、上記工程の
繰り返しにより順次除去される所定厚みの半導体層(表
層部)の単位厚み当たりの比抵抗及びホール定数をそれ
ぞれX′,Y′と置くと、下記の一般式(1) ,(2) が成
り立ち、評価すべき半導体層の全体の厚みを用いること
なく、該半導体層のキャリア濃度及び易動度の,深さ方
向プロファイルが得られることが明らかである。
【0047】
【数19】
【0048】
【数20】
【0049】上記式(1) ,(2) において、X1 ,X2 は
上記工程の繰り返しにより算出された複数の単位厚み当
たりの比抵抗Xにおける、連続する2つの算出値のうち
の先に算出されたもの,後に算出されたものをそれぞれ
表し、Y1 ,Y2 は上記工程の繰り返しにより算出され
た複数の単位厚み当たりのホール定数Yにおける、連続
する2つの算出値のうちの先に算出されたもの,後に算
出されたものをそれぞれ表す。
【0050】このように、本実施例の評価方法では、正
確な値として知ることができない,評価すべき半導体層
の全体の層厚をその導出過程で用いることなく、該半導
体層の順次除去された複数の所定厚みの表層部(半導体
層)の各々毎の,キャリア濃度と易動度を導出できるよ
うにしたので、信頼性の高いキャリア濃度及び易動度
の,深さ方向プロファイルを得ることができ、その結
果、評価精度を従来に比して大きく向上することができ
る。
【0051】実施例2.図2は、この発明の実施例2に
よる半導体層の評価方法における,半導体層のキャリア
濃度及び易動度の,深さ方向プロファイルの測定工程を
説明するための図である。図において、図3と同一符号
は同一または相当する部分を示している。
【0052】以下、この図に基づいて上記測定工程を説
明する。まず、従来及び上記実施例1と同様にして、図
2(a) に示すように、半導体層1の上面の4隅の角部に
電極3〜6を形成した後、ホール測定法に基づいて上記
半導体層1の単位厚み当たりの,比抵抗(ρ/d)及び
ホール定数(R/d)を算出する。次に、図2(b) に示
すように、半導体層1の表層部を陽極酸化法により所定
厚みds 酸化して酸化膜2を形成する。そして、この状
態で、上記と同様にして、ホール測定法に基づいて実質
的な半導体層の厚みがdb となった半導体層1Aの単位
厚み当たりの,比抵抗(ρb /db )及びホール定数
(Rb /db )を算出する。
【0053】次に、図2(c) に示すように、上記酸化に
より形成されたその厚みがds の酸化膜2をエチッング
除去した後、再度、半導体層1Aの表層部を陽極酸化法
により所定厚みds ′酸化して酸化膜2aを形成し、こ
の状態で、上記と同様にして、ホール測定法に基づいて
実質的な半導体層の厚みがdb ′となった半導体層1B
の単位厚み当たりの,比抵抗(ρb ′/db ′)及びホ
ール定数(Rb ′/db ′)を算出する。
【0054】以下、上述した表層部の酸化,半導体層の
単位厚み当たりの比抵抗とホール定数の算出,及び,酸
化膜のエッチング除去を繰り返し行い、該繰り返しによ
り順次算出される半導体層の単位厚み当たりの比抵抗及
びホール定数を、上記一般式(1)(2)に代入して、該繰り
返しにより順次所定厚み酸化された複数の酸化領域の各
領域毎の単位厚み当たりの比抵抗及びホール定数を算出
する。そして、これら算出された複数の酸化領域の各領
域毎の単位厚み当たりの比抵抗及びホール定数と、該複
数の酸化領域の各領域毎の厚みとを用いて、上記実施例
1と同様にして、該複数の酸化領域の各領域毎のキャリ
ア濃度と易動度を導出すると、半導体層のキャリア濃度
及び易動度の,深さ方向プロファイルを得ることができ
る。
【0055】ところで、上記実施例1の方法では、半導
体層の表層部をエッチング除去した後、そのままの状態
で電気特性(抵抗,起電力)の測定を行ったが、通常半
導体層のエッチング除去した後に現れる露出面にはダン
グリングボンドが形成され、該露出面は高濃度領域とな
る。特に、化合物半導体層の場合は、これが顕著で、例
えば、Cdx Hg1-x Te層では、エッチング除去した
後に現れる露出面は高濃度のn型領域となる。従って、
上記実施例1の方法では、得られる評価値(キャリア濃
度,易動度)は、上記露出面の高濃度領域の影響を受け
た値となるため、その信頼性は低いものとなってしま
う。これに対して、本実施例の方法では、半導体層の表
層部を陽極酸化し、該表層部に所定厚みの酸化膜を形成
した状態で、電気特性(抵抗,起電力)の測定を行うよ
うにしているので、上記のダングリングボンドによる高
濃度領域の影響を受けることなく、信頼性の高い評価値
(キャリア濃度,易動度)を得ることができる。
【0056】このように本実施例2の評価方法では、実
施例1の評価方法にくらべて、酸化膜を形成する工程の
分だけ、工程数は増えることとなるが、実施例1に比し
てより信頼性の高い評価値を得ることができ、その評価
精度をより向上することができる。また、陽極酸化膜
は、その形成時に、その膜厚を数十オングストロームの
精度で制御することができるため、除去すべき表層部の
層厚、即ち、キャリア濃度及び易動度の測定対象となる
半導体層の層厚を、エッチングによってこれを除去する
実施例1よりも、陽極参加によってこれを除去する本実
施例2において、より厳密に制御することができ、この
点からも上記実施例1に比して評価精度をより大きく向
上することができる。
【0057】なお、上記実施例では、表層部に陽極酸化
膜を形成するようにしたが、膜中の電荷密度が少なく、
かつ、半導体層との界面における界面準位密度が小さい
膜であれば、他の膜を形成しても同様の効果を得ること
ができる。
【0058】
【発明の効果】以上のように、この発明にかかる半導体
層の評価方法によれば、ホール測定法に基づいて、半導
体層の単位厚み当たりの比抵抗X及びホール定数Yを算
出する第1の工程と、該半導体層の表層部を所定厚み除
去する第2の工程とを、繰り返し実行し、該繰り返し実
行によって順次算出された上記比抵抗X及びホール定数
Yを、下記式(1) ,(2) にそれぞれ代入して、上記繰り
返しの各実行によって順次除去された,上記半導体層を
構成する複数の所定厚みの半導体層の各々について、そ
の単位厚み当たりの比抵抗X′及びホール定数Y′を算
出し、これら算出された複数の比抵抗X′及びホール定
数Y′と、上記各実行によって除去された上記複数の所
定厚みの半導体層の各々の厚みとを用いて、該複数の半
導体層の各々についてそのキャリア濃度及び易動度を導
出するようにしたので、評価対象となる半導体層の全体
の層厚を用いる必要なく、該半導体層のキャリア濃度及
び易動度の,深さ方向プロファイルを導出することがで
き、その結果、従来に比して精度の高い評価を行える効
果がある。
【0059】
【数21】
【0060】
【数22】
【0061】上記式(1) ,(2) において、X1 ,X2 は
上記算出された複数の単位厚み当たりの比抵抗Xにおけ
る、連続する2つの算出値のうちの先に算出されたも
の,後に算出されたものをそれぞれ表し、Y1 ,Y2 は
上記算出された複数の単位厚み当たりのホール定数Yに
おける、連続する2つの算出値のうちの先に算出された
もの,後に算出されたものをそれぞれ表す。
【0062】更に、この発明にかかる半導体層の評価方
法によれば、ホール測定法に基づいて、半導体層の単位
厚み当たりの比抵抗X及びホール定数Yを算出する第1
の工程を行った後、該半導体層の表層部を所定厚み酸化
し、該半導体層の単位厚み当たりの比抵抗X及びホール
定数Yを算出する第2の工程と、該第2の工程によって
形成された酸化膜を除去する第3の工程とを、繰り返し
実行し、上記第1の工程,及び上記第2,第3工程の繰
り返し実行によって順次算出された,上記比抵抗Xと上
記ホール定数Yを、下記式(1) ,(2) にそれぞれ代入し
て、上記繰り返しの各実行によって順次酸化された,複
数の酸化領域の各々について、その酸化される前の状態
における単位厚み当たりの比抵抗X′及びホール定数
Y′を算出し、これら算出された複数の比抵抗X′及び
ホール定数Y′と、上記各実行によって酸化された上記
複数の酸化領域の各領域毎の厚みとを用いて、該複数の
酸化領域の各々毎の,その酸化される前の状態における
キャリア濃度及び易動度を導出するようにしたので、半
導体層の露出面に生ずるダングリングボンドの影響を受
けることなく、信頼性がより一層向上した評価値(キャ
リア濃度及び易動度の,深さ方向プロファイル)を得る
ことができ、その結果、評価精度をより一層向上できる
効果がある。
【0063】
【数23】
【0064】
【数24】
【0065】上記式(1) ,(2) において、X1 ,X2 は
上記算出された複数の単位厚み当たりの比抵抗Xにおけ
る、連続する2つの算出値のうちの先に算出されたも
の,後に算出されたものをそれぞれ表し、Y1 ,Y2 は
上記算出された複数の単位厚み当たりのホール定数Yに
おける、連続する2つの算出値のうちの先に算出された
もの,後に算出されたものをそれぞれ表す。
【図面の簡単な説明】
【図1】従来及び本発明の実施例1による評価方法を説
明するための工程別断面図である。
【図2】本発明の実施例2による評価方法を説明するた
めの工程別断面図である。
【図3】ホール測定法を説明するための半導体層(モデ
ル)の斜視図である。
【図4】R.L.Petrisが提案した関係式を説明するための
半導体層(モデル)の斜視図である。
【図5】従来の評価方法の問題点を説明するための半導
体層(モデル)の断面図である。
【符号の説明】
1,1A,1B,11 半導体層 2,2a 酸化膜 3〜6 電極 10 半絶縁性のCdTe基板 11 CdHgTe層 11b 相互拡散層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成6年11月28日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0002
【補正方法】変更
【補正内容】
【0002】
【従来の技術】半導体層のキャリア濃度n及び易動度μ
は、半導体装置の性能に影響を与える重要な要因であ
る。そこで、従来、 L.J.van der PAUW は、 Philips R
es. Repts 13, 1-9,1958において、半導体層のホール定
数Rと比抵抗ρ(電気伝導率σ)を簡単に測定できるホ
ール測定法を提案し、この測定されたホール抵抗Rと比
抵抗ρから、半導体層のキャリア濃度n及び易動度μを
導出して、該半導体層の評価を行っている。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0003
【補正方法】変更
【補正内容】
【0003】図3は上記 L.J.van der PAUW が提案した
ホール測定法を説明するための図であり、図において、
1は測定用の半導体層で、その上下面が正方形からな
状を有している。また、3〜6は半導体層1の上面の
四隅の角部に形成された電極で、これらは、2組の電極
対(電極3と電極5,電極4と電極6)の各々の電極間
を結ぶ直線が、該上面上でほぼ直交するように配置され
ている。また、dは半導体層1の厚みである。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0004
【補正方法】変更
【補正内容】
【0004】尚、ここでは、半導体層1の形状が、その
上下面が正方形からなる四角柱状であるので、その上面
の四隅の角部毎に電極を形成したが、半導体層1の形状
が、その上下面が他の多角形からなる角柱状や、円柱状
である場合は、その上面上で、2組の電極対(電極3と
電極5,電極4と電極6)の各々の電極間を結ぶ直線が
ほぼ直交するように、該上面の周囲縁部に電極を形成す
る。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0056
【補正方法】変更
【補正内容】
【0056】このように本実施例2の評価方法では、実
施例1の評価方法にくらべて、酸化膜を形成する工程の
分だけ、工程数は増えることとなるが、実施例1に比し
てより信頼性の高い評価値を得ることができ、その評価
精度をより向上することができる。また、陽極酸化膜
は、その形成時に、その膜厚を数十オングストロームの
精度で制御することができるため、除去すべき表層部の
層厚、即ち、キャリア濃度及び易動度の測定対象となる
半導体層の層厚を、エッチングによってこれを除去する
実施例1よりも、陽極酸化によってこれを除去する本実
施例2において、より厳密に制御することができ、この
点からも上記実施例1に比して評価精度をより大きく向
上することができる。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体層のキャリア濃度及び易動度の,
    深さ方向プロファイルを測定して、該半導体層の評価を
    行う評価方法において、 ホール測定法に基づいて、半導体層の単位厚み当たりの
    比抵抗X及びホール定数Yを算出する第1の工程と、該
    半導体層の表層部を所定厚み除去する第2の工程とを、
    繰り返し実行し、 上記繰り返し実行によって順次算出された上記比抵抗X
    及びホール定数Yを、下記式(1) ,(2) にそれぞれ代入
    して、上記繰り返しの各実行によって順次除去された,
    上記半導体層を構成する複数の所定厚みの半導体層の各
    々について、その単位厚み当たりの比抵抗X′及びホー
    ル定数Y′を算出し、 これら算出された複数の比抵抗X′及びホール定数Y′
    と、上記各実行によって除去された上記複数の所定厚み
    の半導体層の各々の厚みとを用いて、該複数の半導体層
    の各々についてそのキャリア濃度及び易動度を導出し、
    上記深さ方向プロファイルを得ることを特徴とする半導
    体層の評価方法。 【数1】 【数2】 上記式(1) ,(2) において、X1 ,X2 は上記算出され
    た複数の単位厚み当たりの比抵抗Xにおける、連続する
    2つの算出値のうちの先に算出されたもの,後に算出さ
    れたものをそれぞれ表し、Y1 ,Y2 は上記算出された
    複数の単位厚み当たりのホール定数Yにおける、連続す
    る2つの算出値のうちの先に算出されたもの,後に算出
    されたものをそれぞれ表す。
  2. 【請求項2】 半導体層のキャリア濃度及び易動度の,
    深さ方向プロファイルを測定して、該半導体層の評価を
    行う評価方法において、 ホール測定法に基づいて、半導体層の単位厚み当たりの
    比抵抗X及びホール定数Yを算出する第1の工程を行っ
    た後、 該半導体層の表層部を所定厚み酸化し、該半導体層の単
    位厚み当たりの比抵抗X及びホール定数Yを算出する第
    2の工程と、上記第2の工程によって形成された酸化膜
    を除去する第3の工程とを、繰り返し実行し、 上記第1の工程,及び上記第2,第3工程の繰り返し実
    行によって順次算出された,上記比抵抗Xと上記ホール
    定数Yを、下記式(1) ,(2) にそれぞれ代入して、上記
    繰り返しの各実行によって順次酸化された,複数の酸化
    領域の各々について、その酸化される前の状態における
    単位厚み当たりの比抵抗X′及びホール定数Y′を算出
    し、 これら算出された複数の比抵抗X′及びホール定数Y′
    と、上記各実行によって酸化された上記複数の酸化領域
    の各領域毎の厚みとを用いて、該複数の酸化領域の各々
    毎の,その酸化される前の状態におけるキャリア濃度及
    び易動度を導出し、上記深さ方向プロファイルを得るこ
    とを特徴とする半導体層の評価方法。 【数3】 【数4】 上記式(1) ,(2) において、X1 ,X2 は上記算出され
    た複数の単位厚み当たりの比抵抗Xにおける、連続する
    2つの算出値のうちの先に算出されたもの,後に算出さ
    れたものをそれぞれ表し、Y1 ,Y2 は上記算出された
    複数の単位厚み当たりのホール定数Yにおける、連続す
    る2つの算出値のうちの先に算出されたもの,後に算出
    されたものをそれぞれ表す。
JP21545493A 1993-08-31 1993-08-31 半導体層の評価方法 Pending JPH0766259A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP21545493A JPH0766259A (ja) 1993-08-31 1993-08-31 半導体層の評価方法
GB9417460A GB2281402B (en) 1993-08-31 1994-08-30 Method for evaluating semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21545493A JPH0766259A (ja) 1993-08-31 1993-08-31 半導体層の評価方法

Publications (1)

Publication Number Publication Date
JPH0766259A true JPH0766259A (ja) 1995-03-10

Family

ID=16672641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21545493A Pending JPH0766259A (ja) 1993-08-31 1993-08-31 半導体層の評価方法

Country Status (2)

Country Link
JP (1) JPH0766259A (ja)
GB (1) GB2281402B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306754A (ja) * 1995-04-27 1996-11-22 Nec Corp 不純物拡散プロファイル測定方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579730B2 (en) 2001-07-18 2003-06-17 Applied Materials, Inc. Monitoring process for oxide removal
WO2005022135A1 (en) * 2003-08-27 2005-03-10 Prussin Simon A In situ determination of resistivity, mobility and dopant concentration profiles
WO2017189582A1 (en) 2016-04-26 2017-11-02 Active Layer Parametrics, Inc. Methods and systems for material property profiling of thin films
US11289386B2 (en) 2016-04-26 2022-03-29 Active Layer Parametrics, Inc. Methods and apparatus for test pattern forming and film property measurement
CN114235899B (zh) * 2021-12-16 2023-11-03 安徽光智科技有限公司 一种超高纯锗单晶载流子浓度的检测方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150042A (en) * 1991-09-23 1992-09-22 The United States Of America As Represented By The Secretary Of The Air Force On-wafer Hall-effect measurement system
US5217907A (en) * 1992-01-28 1993-06-08 National Semiconductor Corporation Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306754A (ja) * 1995-04-27 1996-11-22 Nec Corp 不純物拡散プロファイル測定方法

Also Published As

Publication number Publication date
GB2281402B (en) 1997-03-19
GB2281402A (en) 1995-03-01
GB9417460D0 (en) 1994-10-19

Similar Documents

Publication Publication Date Title
JPH0766259A (ja) 半導体層の評価方法
US20120181615A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP2886176B2 (ja) 埋め込みチャネルの物性特性測定法
JP4586646B2 (ja) コンタクト抵抗評価方法及びコンタクト抵抗評価用構造体
JP6658406B2 (ja) 炭化珪素半導体装置の製造方法
JP3133060B2 (ja) pn接合部を形成するウェルの垂直方向侵入深さおよび横方向侵入深さを求める方法
JP6541620B2 (ja) 半導体装置および半導体装置の製造方法
WO2007138828A1 (ja) Soiウエーハの評価方法
JP5436299B2 (ja) 半導体装置の製造方法
JP3127448B2 (ja) エッチング制御方法
Morris Some device applications of spreading resistance measurements on epitaxial silicon
JPH1064838A (ja) シミュレーション方法
JP2906776B2 (ja) シリコンウェーハの結晶評価方法
JPS62122227A (ja) 不純物ド−プ層の評価方法
JP2917937B2 (ja) 半導体デバイスの不純物濃度分布の分析方法
US7358130B2 (en) Method for monitoring lateral encroachment of spacer process on a CD SEM
JP2002280432A (ja) 半導体基板の拡散層評価方法及び拡散層評価装置
JPH0573276B2 (ja)
Cano et al. Analysis of Circular Transfer Length Methods for the Optimization of Metal Contacts on Wafers
JPH07115071A (ja) 半導体装置の設計方法
JPH05175166A (ja) 半導体結晶のエッチング量測定方法
Kato et al. Prediction and Process Control Technique of Wafer Warpage for Advanced Trench Field Plate Power MOSFETs
CN117151009A (zh) 半导体器件电阻失配模型
JP2550319B2 (ja) 半導体装置の製造方法
JPS59970B2 (ja) ハンドウタイキバンナイノセツゴウイチソクテイホウホウ