JPH0412024B2 - - Google Patents

Info

Publication number
JPH0412024B2
JPH0412024B2 JP56102856A JP10285681A JPH0412024B2 JP H0412024 B2 JPH0412024 B2 JP H0412024B2 JP 56102856 A JP56102856 A JP 56102856A JP 10285681 A JP10285681 A JP 10285681A JP H0412024 B2 JPH0412024 B2 JP H0412024B2
Authority
JP
Japan
Prior art keywords
ions
silicon
ion
oxide
irradiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56102856A
Other languages
English (en)
Other versions
JPS584923A (ja
Inventor
Juji Furumura
Mamoru Maeda
Mikio Takagi
Takeshi Nishizawa
Kanetake Takasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10285681A priority Critical patent/JPS584923A/ja
Publication of JPS584923A publication Critical patent/JPS584923A/ja
Publication of JPH0412024B2 publication Critical patent/JPH0412024B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、イオンビームを照射してなす選択的
積層体の形成方法に関する。
〔従来の技術〕
半導体装置の製造方法において、シリコン
(Si)よりなる層の一部を他の物質に変更し、そ
の組成を変更し、または、その不純物含有量を変
化させる工程は数多く使用される。従来技術にお
いては、これらの工程は、フオトリソグラフイー
法・ドライ/ウエツトエツチング法・選択酸化
法・拡散法・選択的エピタキシヤル成長法・イオ
ン注入法等各種の方法を組み合わせて使用して実
現していたが、それぞれ、特有の長所をもつてい
る反面種々な制限をも伴つている。すなわち、実
現しうるパターンの大きさ・深さとのその精度・
置換または組成変更しうる物質の種類とその組成
比の範囲の制限・温度条件・温度条件に起因する
パターン精度の限度等である。
〔発明が解決しようとする課題〕
ところが、特定の物質をイオン化またはプラズ
マ化して質量分離法等を使用して特定のイオンの
みを選別し、これに特定の運動エネルギーを与え
て物体の表面に照射して、(イ)その特定のイオンを
その特定の物体の表面近傍のその物体内に注入す
る技術(イオン注入法)、(ロ)その特定の物体の表
面から、その特定の物体を構成する特定の物質を
除去する技術(イオンビームエツチング法)、(ハ)
その特定のイオンをその特定の物体上に堆積する
技術(イオンビーム堆積法)等が、装置技術の進
歩とともに長足の進歩を遂げたので、これらの技
術を組み合わせることにより、平面的及び/また
は立体的に成分・組成・不純物含有量等が今まで
よりも広い範囲で任意に選択された積層体を形成
する方法の可能性が認識されるに至つた。
本発明の目的は、この可能性を実現するもので
あり、その目的は半導体基板の一部領域を所望の
他の物質に置換する方法を提供することにある。
〔課題を解決するための手段〕
上記の目的は、半導体基板1に酸素イオンまた
は窒素イオンを選択的に照射して、前記半導体基
板1の一部領域2を選択的に高密度注入誘起欠陥
を有する酸化物または窒化物5に転換する工程
と、前記の高密度注入誘起欠陥を有する酸化物ま
たは窒化物5にフツ素含有物質のイオンを照射し
て、この酸化物または窒化物5を前記の半導体基
板1に対して選択的除去することにより、前記の
半導体基板1に凹部3を形成する工程と、前記凹
部3に、この凹部3に堆積すべき物質を構成する
元素を含有する物質のイオンを選択的に照射し
て、前記の凹部3内に堆積層4を形成する工程と
を有するイオンビームを照射してなす選択的積層
体の形成方法によつて達成される。
換言すれば、(イ)例えば、シリコン(Si)との化
合物がシリコン(Si)等の基体自身よりもエツチ
ングしやすくなる物質例えば酸化イオン(O+)・
窒素イオン(N+)等を選択し、(ロ)これを、ビー
ムの状態で、または、金属や金属酸化物例えばア
ルミニウム(Al)やサフアイヤ等のマスクを通
して、シリコン(Si)等の基体の所望の一部領域
にイオン注入をなしてその領域を高密度注入誘起
欠陥を有する物質、この例においては酸化シリコ
ン(SiOx)・窒化シリコン(SiNy)等に変換さ
せ、(ハ)つづいて、高密度注入誘起欠陥を有するこ
の新しい物質、この例においては酸化シリコン
(SiOx)・窒化シリコン(SiNy)等に対するエツ
チング効果の大きいフツ素を含有する物質のイオ
ン、この例においては例えば三フツ化炭素イオン
(CF3 +)を選択し、(ニ)これを、上記と同一の断面
を有するビームとして、または、上記と同一の金
属等のマスクを使用して、上記の新しい物質、こ
の例においては酸化シリコン(SiOx)・窒化シリ
コン(SiNy)等に照射して、上記の新しい物質、
この例においては酸化シリコン(SiOx)・窒化シ
リコン(SiNy)等を除去して、上記の所望の一
部領域に凹部を形成し、次に、(ホ)所望のイオン種
例えばシリコン(Si)、ゲルマニユウム(Ge)を
上記開口断面と全く同一の断面を有するビームと
し、または、上記と同様なマスクを使用して、上
記開口に照射し、上記開口内にこれらのイオン種
をイオン堆積する工程を有するイオンビームを照
射してなす選択的積層体の形成方法をもつて達成
される。
上記の構成において、三フツ化炭素イオン
(CF3 +)は酸化シリコン(SiOx)に比しシリコン
(Si)に対してはエツチング速度が小であるから、
極めて精度よくエツチングすることができるこ
と、また、水素(H2)雰囲気中では、この特性
はより顕著になることが認められる。こゝで、基
体がシリコン(Si)の場合、この工程に有効な物
質としては酸素イオン(O+)に相当するものと
して窒素イオン(N+)等の、また、三フツ化炭
素イオン(CF3 +)に相当するものとして、フツ
素イオン(F+)や二フツ化炭素イオン(CF2 +
等の有効性が確認されている。また、注入深さは
普通数百から数千Åの範囲内であるので、さらに
深いエツチングを行うためには上記工程を複数
回、続けて行うことが必要である。また、ここ
で、堆積される物質すなわちイオン種は単一の種
類のみを連続して堆積させる必要はなく、所望の
数種の物質を特定の短い時間間隔をおいて逐次堆
積させれば、化合物またはドープされた物質の堆
積が可能である。堆積される主たる物質として
は、シリコン(Si)、ゲルマニユウム(Ge)、ガ
リユウム(Ga)、アルミニウム(Al)等について
その可能なことが確認されており、堆積される従
たる物質またはドープされる物質としては、酸素
(O)、窒素(N)、砒素(As)、リン(P)、ボロ
ン(B)、アンチモン(Sb)、アルミニウム(Al)等
についてその可能なことが確認されている。化合
物を堆積させる他の方法としては、特定の物質の
雰囲気中で、特定の物質のイオンを照射し、両物
質の化合物を得る、いわゆる、反応性イオンビー
ム堆積法が既に知られているので、これを用いて
も同様の目的を達成し得ることは明らかである。
なお、基体中に形成される堆積体の表面から見た
パターンは単純な矩形等に限らず、矩形をいくつ
か組み合わせることにより複雑な形状になすこと
は可能である。
〔作用〕
本発明に係るイオンビームを照射してなす選択
的積層体の形成方法の前半の工程が依拠する自然
法則は、基体たるシリコン(Si)そのものをエツ
チするより高密度欠陥を有する基体たるシリコン
(Si)との化合物に変換した後エツチした方がは
るかに小さな加速エネルギーで、また、高い選択
比で、エツチすることができる相を有する化合物
が存在する事実と、これをエツチするエツチヤン
トが存在するという事実とである。
また、本発明に係るイオンビームを照射してな
す選択的積層体の形成方法の後半の工程が依拠す
る自然法則は、(イ)イオンビームが照射された場
合、イオンビームの有する運動エネルギーの大き
さを制御ることによりエツチング・堆積等、異な
る効果を電流密度の変化は伴うが、簡単に選択す
ることができること、(ロ)イオンビームの断面形状
の制御がなしうること、(ハ)短い時間間隔をもつて
間歇的にイオン堆積がなされた場合、通常の熱力
学的な平衡状態を経由するだけでは得られない所
望の組成比を有する化合物の生成や所望の濃度と
不純物種のドーピングが正確になしうること等で
ある。
〔実施例〕
以下、図面を参照しつゝ、本発明の一実施例に
係るイオンビームを照射してなす選択的積層体の
形成方法を説明し、本発明の構成と特有の効果と
を明らかにする。第1図・第2図・第3図は本発
明の一実施例の各工程を説明する基板断面図であ
る。
第1図参照 シリコン(Si)層よりなる基板1の所望の領域
2に例えば20KeV程度のエネルギーを与えられ
た酸素イオン(O+)のイオンビームを照射して
この領域を酸化シリコン(SiOx)層5に変換す
る。イオンビームは直接ビームとして照射しても
アルミニウム(Al)等の金属マスクを介して照
射してもさしつかえない。アルミニウムをマスク
の母材として選ぶことは、酸素イオン(O+)照
射により表面が酸化されて耐エツチング性に優れ
たアルミナ膜が形成されるので非常に有益であ
る。
第2図参照 次に、例えば三フツ化炭素イオン(CF3 +)に
1KeV程度のエネルギーを与えて直接ビームとし
てまたは前工程で使用した金属マスクを通して前
工程において変換させた酸化シリコン(SiOx
層5に照射し、この酸化シリコン(SiOx)層5
をエツチして、開口3を形成する。三フツ化炭素
イオン(CF3 +)はシリコン(Si)よりも酸化シ
リコン(SiOx)を容易にエツチングするので注
入イオンビームの一方向性とあいまつて前工程に
おいて変換させた領域を正確かつ迅速にエツチン
グできる。所要の開口の深さが大きいときはこれ
らの工程を繰り返せばよいことは云うまでもな
い。また、加速エネルギーが小さいので、大きな
加速エネルギーで物理的にエツチングするより、
マスクの消耗度は小さくなる。
第3図参照 モノシラン(SiH4)をプラズマ化して質量分
離器を用いてシリコンイオン(Si+)を分離し、
これをビームとしてまたはエツチングに使用した
上記マスクを通して前工程において形成された開
口3に照射する。シリコンイオン(Si+)に与え
るエネルギーは約300eVである。こゝで、シリコ
ンイオン(Si+)と交互にリンイオン(P+)に
300eV程度のエネルギーを与えて照射すればN型
にドープされたシリコン(Si)層4が形成され
る。ドープの程度は、シリコンイオン(Si+)の
照射時間とリンイオン(P+)の照射時間との割
合によつて制御しうる。この制御は、イオン引き
出し電圧印加が軽い容量性負荷に対してなされて
いるので数10msecのオーダーで切り替えられる
ため、きわめて高速に行うことができる。
以上説明せるとおり、本実施例によれば、シリ
コン(Si)層よりなる基板の一部領域を他の物質
をもつて置換し、または、その領域の組成を大幅
に変更する方法を提供することができ、しかも、
その前半において使用されるエツチング工程を正
確かつ迅速になすことができる。そして、この方
法によれば、熱拡散工程と異なり表面からの不純
物の熱拡散プロフアイルで本質的に制約を受ける
横方向と深さ方向の寸法比の範囲に限定されない
構造の微細な埋め込み層をセルフアラインで平坦
に形成することができる。しかも、高温工程を必
要としないので、バツクリング・変形等を不利益
も免れることができる。したがつて、Pウエルや
Nウエルの形成や電界効果トランジスタのソー
ス・ドレイン領域の形成等は勿論、セルフアライ
ンメントの要求されるパターン形成に適用するこ
とができる。
以下、本発明の応用例として、本発明を素子の
絶縁分離に応用した例と、本発明をMOS型電界
効果トランジスタを製造する方法に応用した例と
について述べる。
第1応用例(素子分離) 第4図参照 フツ素イオン(F+)に1KeV程度のエネルギー
を与え、シリコン(Si)層よりなる基板1の素子
分離領域6にエツチングを施し、つづいて、シリ
コンイオン(Si+)と酸素イオン(O+)とを交互
に3×102eVのエネルギーでイオン照射して素子
分離領域6に二酸化シリコン(SiO2)層7を形
成する。この方法によれば、(イ)素子分離領域の面
積を小さくなしうるため、集積度の向上が可能で
あり、(ロ)高温工程を必要としないため高温工程に
伴う、バツクリング・変形、過剰拡散等の不利益
等を伴わず、(ハ)分離領域が基板表面より大きく飛
び出さないので平坦性の良好な素子分離方法を提
供することができる。この例では、良好な平坦性
を得られることを示すために、キヤパシタとゲー
ト電極とを形成させたところまで図示した。
以上、素子分離のための要旨となる工程を述べ
たが、素子分離について若干の補足説明を加えて
おく。本来、第4図に示した構造の素子は、単独
では勿論であるが、集積化された回路において
も、素子分離を必要としていなかつた。それは、
MOS構造自身が素子分離された構造であつたか
らである。しかし(1)Pチヤンネル型MOSよりも
Nチヤンネル型MOSが多用されるようになつた
こと、(2)単一電源で動作することが要求され、エ
ンハンスメント型特性が必要となつたこと、(3)高
密度の集積化が進み、フイールド酸化膜厚が薄く
なつたこと等の理由により、高集積度でエンハン
スメント型特性のNチヤンネルMOS構造におい
ては、素子分離がなされることが一般的となつて
いる。従つて、集積度が高く、動作電圧範囲が大
きい等のさらに厳しい素子分離が必要な条件で
は、上記実施例における、二酸化シリコン層7の
堆積の前にボロン(B)を例えば50KeVのエネルギ
ーと1×1012/cm2のドーズ量とで注入するなどの
工程を使用してもよい。第4図の破線は、必要な
場合ボロン(B)が注入される部位を表している。
第2応用例(MOS型電界効果トランジスタ) 第5図参照 ここでは、相補型MOSトランジスタ構造を製
造することも可能であることを示すため、n型基
体をそのまま活性層として利用するPチヤンネル
MOSトランジスタ構造よりも、P型ウエルを有
する分だけ構造が複雑となるnチヤンネルMOS
トランジスタ構造の製造例を代表として取り上
げ、説明する。
N型シリコン(Si)層よりなる基板1の素子形
成領域8を、表面を酸化処理したアルミニウム
(Al)を母材としたマスクを用いてフツ素イオン
(F+)を電流密度0.5mA/cm2加速エネルギー
1KeVにて照射して約0.6μmの深さにエツチして、
シリコンイオン(Si+)とボロンイオン(B+)と
を約3×102eVの加速エネルギーで交互にイオン
堆積して所望の程度に例えば5×1015cm-3程度に
不純物のドープされたP型活性層9を形成する。
このとき、堆積させた活性層を格子欠陥の少ない
単結晶として得るためには、少なくとも600℃以
上の基板加熱が望ましい。
第6図参照 上記とほゞ同一の条件でソース・ドレイン領域
10をエツチして、シリコンイオン(Si+)とリ
ンイオン(P+)とを交互にイオン照射して所望
の程度に、この場合は1×1019cm-3程度に、不純
物のドープされたN型ソース・ドレイン領域10
を完成する。ソース・ドレイン領域の電気的接合
面は構造的接合面よりも後になされる加熱工程の
ため外方に出るので、領域10が単結晶であるこ
とは活性層の場合と異なり必ずしも要求されな
い。
第7図参照 ゲート形成領域11を300eV以下のエネルギー
のフツ素イオン(F+)ビームでエツチして、表
面を洗浄化した後、1000℃1時間アニールしソー
ス・ドレイン接合を形成させた後、シリコンイオ
ン(Si+)と酸化イオン(O+)とを交互に照射し
てゲート絶縁膜12を約0.1μmの厚さに形成し、
その上にアルミニウムイオン(Al+)を照射して
ゲート13を約0.5μmの厚さに形成する。このと
き、形成さた絶縁膜の漏洩電流を減少させる為に
は堆積時の温度は少なくとも500℃以上が望まし
い。しかし、900℃以上では付着せしめた酸素が
Si−Oとなつて再蒸発する効果が顕著になるので
望ましくない。なお、第7図中の破線は、相対的
深さは実際とは一致させてないが接合面を表す。
第8図参照 フイールド領域14を含む全領域に酸素イオン
(O+)を1KeV程度のエネルギーで短時間照射し
て表面洗浄化を行つた後、つづいて、シリコンイ
オン(Si+)と酸素イオン(O+)とを交互にイオ
ン照射してフイールド絶縁膜15を形成する。つ
づいて、ソース・ドレイン領域10とゲート13
の上の絶縁膜15上とに、三フツ化炭素イオン
(CF3 +)をマスクを通して照射し、電極引き出し
用開口を形成し、その開口にアルミニウムイオン
(Al+)を同一マスクを通して照射し、ソース・
ドレイン・ゲート用アルミニウム電極16を形成
する。
以上、第6図から第8図までの工程において、
マスク合わせは、ソース・ドレインやゲートなど
の所定の形状がそれぞれ離れて開口されているア
ルミニウム(Al)を母材とするマスクを基板に
対し移動させ、上から透視することにより行つ
た。ちなみに、安定に制御できるゲート長は実験
技術の制御のため1×102μm程度であつた。
なお、前記実施例において、被処理基板例えば
シリコン(Si)基板上に化合物例えば酸化シリコ
ン(SiOx)を堆積する際に、かゝる化合物を構
成する元素(本例ではシリコン(Si)及び酸素
(O))のイオンをそれぞれ異なるイオン銃から時
分割方式で照射し、この時イオン電流値またはデ
ユテイレシオ(Duty Ratio)を制御することに
より、任意の組成の化合物を堆積することができ
る。
かゝる時分割照射方式によつて、前記酸化シリ
コン(SiOx)の他、窒化シリコン(Si3N4)、酸
化アルミニウム(Al2O3)または化合物半導体に
おいても任意の組成の被膜を形成すことができ
る。また、例えばシリコン(Si)基板上に単結晶
酸化アルミニウム(サフアイア)層を形成し、更
に当該サフアイア層上に単結晶半導体層を形成す
る際にも適用することができる。
以上説明せるとおり、本応用例によれば、(イ)イ
オンビームプロセスのみをもつて例えばMOS型
電界効果トランジスタ構造の製造が可能となり、
(ロ)平坦性を向上することができ、(ハ)全工程にわた
りプログラムをソフト化して連続した自動制御工
程とすることができ、(ニ)多機能を有する単一の装
置をもつて、すなわち、極めて簡易な装置をもつ
て半導体装置の製造が可能となり、(ホ)物理的処理
であつて化学的処理を必要としないので、産業廃
棄物の問題から解放される等、無数の利点を有す
る、新規な半導体装置の製造方法を提供すること
ができる。
〔発明の効果〕
以上説明せるとおり、本発明に係るイオンビー
ムを照射してなす選択的積層体の形成方法におい
ては、半導体基板の選択された領域を、高密度注
入誘起欠陥を有する酸化物・窒化物等に転換した
後、この高密度注入誘起欠陥を有する酸化物・窒
化物等に対するエツチング効果の大きなフツ素を
含む物質をイオン照射して凹部を形成し、この凹
部に所望の物質をイオン照射してこの凹部内に所
望の物質を堆積することゝされているので、(イ)選
択された領域のみを、極めて高精度に、(ロ)所望の
深さを有する所望の物質の層をもつて、極めて短
時間で、置換することができる。しかも、(ハ)上記
の物質の置換される領域の平面形状は全く自由で
あり、(ニ)高温工程も必要とせず、(ホ)表面の平坦性
もすぐれており、(ヘ)何よりも、工程が極めて簡便
であると云う効果もあり、本発明の工業的価値が
極めてすぐれていることは特筆すべきである。
【図面の簡単な説明】
第1図、第2図、第3図は、本発明の一実施例
に係るイオンビームを照射してなす選択的積層体
の形成方法の工程図である。第4図は、本発明の
一応用例(素子分離)の工程図である。第5図〜
第8図は、本発明の他の応用例(MOS型電界効
果トランジスタ)の製造工程図である。 1……基体、3……開口、4……イオンビーム
堆積された層(N型にドープされたシリコン層)、
5……第3の物質よりなる層(窒化シリコン層)、
6……素子分離領域、7……絶縁層(二酸化シリ
コン層)、8……素子形成領域、9……活性層、
10……ソース・ドレイン領域、12……ゲート
絶縁膜、13……ゲート電極、14……フイール
ド領域、15……フイールド絶縁膜、16s,1
6d……ソース・ドレイン電極、17……ゲート
引き出し電極。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板1に酸素イオンまたは窒素イオン
    を選択的に照射して、前記半導体基板1の一部領
    域2を選択的に高密度注入誘起欠陥を有する酸化
    物または窒化物5に転換する工程と、 前記高密度注入誘起欠陥を有する酸化物または
    窒化物5にフツ素含有物質のイオンを照射して、
    該酸化物または窒化物5を前記半導体基板1に対
    して選択的除去することにより、前記半導体基板
    1に凹部3を形成する工程と、 前記凹部3に、該凹部3に堆積すべき物質を構
    成する元素を含有する物質のイオンを選択的に照
    射して、前記凹部3内に堆積層4を形成する工程
    と を有することを特徴とするイオンビームを照射し
    てなす選択的積層体の形成方法。
JP10285681A 1981-06-30 1981-06-30 イオンビ−ムを照射してなす選択的積層体の形成方法 Granted JPS584923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10285681A JPS584923A (ja) 1981-06-30 1981-06-30 イオンビ−ムを照射してなす選択的積層体の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10285681A JPS584923A (ja) 1981-06-30 1981-06-30 イオンビ−ムを照射してなす選択的積層体の形成方法

Publications (2)

Publication Number Publication Date
JPS584923A JPS584923A (ja) 1983-01-12
JPH0412024B2 true JPH0412024B2 (ja) 1992-03-03

Family

ID=14338560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10285681A Granted JPS584923A (ja) 1981-06-30 1981-06-30 イオンビ−ムを照射してなす選択的積層体の形成方法

Country Status (1)

Country Link
JP (1) JPS584923A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103671A (ja) * 1983-11-11 1985-06-07 Toshiba Corp 半導体装置
JPS6265320A (ja) * 1985-09-14 1987-03-24 Agency Of Ind Science & Technol 半導体結晶製造法
JPH0795568B2 (ja) * 1987-04-27 1995-10-11 日本電気株式会社 半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5318183A (en) * 1976-06-16 1978-02-20 American Chain & Cable Co Intermittent drive conveyor system
JPS53125761A (en) * 1977-04-08 1978-11-02 Nec Corp Manufacture for binary compound semiconductor thin film
JPS5467773A (en) * 1977-11-09 1979-05-31 Seiko Instr & Electronics Ltd Production of semiconductor device
JPS5490032A (en) * 1977-12-28 1979-07-17 Mitsubishi Electric Corp Plasma etching method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5318183A (en) * 1976-06-16 1978-02-20 American Chain & Cable Co Intermittent drive conveyor system
JPS53125761A (en) * 1977-04-08 1978-11-02 Nec Corp Manufacture for binary compound semiconductor thin film
JPS5467773A (en) * 1977-11-09 1979-05-31 Seiko Instr & Electronics Ltd Production of semiconductor device
JPS5490032A (en) * 1977-12-28 1979-07-17 Mitsubishi Electric Corp Plasma etching method

Also Published As

Publication number Publication date
JPS584923A (ja) 1983-01-12

Similar Documents

Publication Publication Date Title
US4329186A (en) Simultaneously forming fully implanted DMOS together with enhancement and depletion mode MOSFET devices
US4442589A (en) Method for manufacturing field effect transistors
JPH0352224B2 (ja)
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
US4806500A (en) Method of producing a large-scale integrated MOS field-effect transistor circuit
JPS62500969A (ja) 半導体デバイスの製作方法
JPS626671B2 (ja)
US4470191A (en) Process for making complementary transistors by sequential implantations using oxidation barrier masking layer
JPH0412024B2 (ja)
JPS6360549B2 (ja)
TWI241632B (en) Method for fabricating poly patterns
JPS62232142A (ja) 半酸化物分離デバイスを製作するための方法
KR20010020834A (ko) 플루오르가 주입된 산화물 층을 갖는 집적 회로 디바이스
JP3371600B2 (ja) Misトランジスタの製造方法
JPS60200572A (ja) 半導体装置の製造方法
JPH04215442A (ja) 半導体装置の製造方法
JPH0472770A (ja) 半導体装置の製造方法
JPS6210033B2 (ja)
JPH01232718A (ja) 半導体装置の製造方法
RU865053C (ru) Способ изготовлени интегральных МДП-транзисторов
JPS61251131A (ja) 半導体装置の製造方法
JPH06291138A (ja) 半導体装置の製造方法
JPS62250673A (ja) 半導体装置の製造方法
JPS6221264A (ja) 半導体装置の製造方法
JPH02226726A (ja) Mos型半導体集積回路装置の製造方法