JPS584923A - イオンビ−ムを照射してなす選択的積層体の形成方法 - Google Patents

イオンビ−ムを照射してなす選択的積層体の形成方法

Info

Publication number
JPS584923A
JPS584923A JP10285681A JP10285681A JPS584923A JP S584923 A JPS584923 A JP S584923A JP 10285681 A JP10285681 A JP 10285681A JP 10285681 A JP10285681 A JP 10285681A JP S584923 A JPS584923 A JP S584923A
Authority
JP
Japan
Prior art keywords
ions
ion
layer
ion beam
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10285681A
Other languages
English (en)
Other versions
JPH0412024B2 (ja
Inventor
Yuji Furumura
雄二 古村
Mamoru Maeda
守 前田
Mikio Takagi
幹夫 高木
Takeshi Nishizawa
西沢 武志
Kanetake Takasaki
高崎 金剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10285681A priority Critical patent/JPS584923A/ja
Publication of JPS584923A publication Critical patent/JPS584923A/ja
Publication of JPH0412024B2 publication Critical patent/JPH0412024B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はイオンビームを照射してなす選択的積層体の形
成方法に関する。更K、特定の目的を実現するために具
体化した、上記のイオンビームを照射してなす選択的積
層体の形成方法の技術的限定に関する。
半導体装置の製造方法において、シリーン(8i)より
なる層の一部を他の物質に変更し、その組成を変更し、
又#′i、その不純物含有量を変化させる工程は数多く
使用される。従来技術においては。
これらの工種ケ、フォトリソグラフィー法、ドライ/ウ
ェットエツチング法、選択酸化法、拡散法、選択的エピ
タキシャル成長法、イオン注入法、等各種の方法を組み
合わせて使用して実現していたが、夫々、特有の長所を
もっている反面種々な制限をも伴なっている。すなわち
、実現しうるパターンの大きさ、深さとその精度、置換
又は組成変更しうる物質の種類とその囃成此の範囲の制
限、温度条件、温度条件に起因するパターン精度の限度
等である。
ところが、特定の物質をイオン乃至プラズマ化して質量
分離法尋を使用して特定のイオンのみを選別し、これに
特定の運動エネルギーを与えて物体の表面忙照射して、
翰その特定のイオンをその特定の一体の表面近傍のその
物体内に注入する技術(イオン注入法)、(ロ)その特
定の物体の表面からその特定の物質を除去する技術(イ
オンと−ムエツチング法)、Hその特定のイオンをその
特定の物体上に堆積する技術(イオンビーム堆積法)等
が装置技術の進歩とともに長足の進歩を遂げたので、こ
れらの技術を組み合わせるととkより、平面的及び/又
は立体的に成分・組成・不純物含有量等が今までよりも
広い範囲で任意に選択された積層体を形成する方法の可
能性が認識されるに至りた。
本発明の目的けこの可能性を実現するものであり、その
第1の目的は基本の一部領域を他の物質を置換するか、
又は、その組成を大幅に変更する方法を提供することK
ある。
その第2の目的は、第1の目的を達成する方法の改良で
あり、加工精度の向上した方法を提供するととKある。
その第3の目的は、第1の目的を達成する方法又は第2
の目的を達成する方法を利用して素子の絶縁分離が必要
な半導体装置における素子分離の、方法を提供すること
Kある、 その第4の目的は、第1の目的を達成する方法又は第2
の目的を達成する方法を利用してMO8O8型外電界効
果トランジスタ表とする各種の半導体装置を製造する方
法を提供するととKある。
第1の目的を達成するための要旨&:を−まず、げ)任
意の基体例えばシリコン(8i)層に対してエツチング
効果の得やすいイオン種例えば弗素(F χ塩素(CI
  )Kエツチング効果の得やすい速度エネルギー例え
ば500(eV) 〜5(KeV)を与え、これをビー
ムとして、又は、適当な金属や金属酸化物1例えばアル
ミニュウムやサファイア−などのマスクを通して照射し
、上記任意の基体例えばシリコン(81)層の所望の一
部領域に開口を形成し、次に、@所望のイオン種例えば
シリコン(Si)、ゲルマニ、ウム(Ge)Kイオン堆
積に適する速度エネルギー例えば数十(eV)〜1(K
eV)を与え℃これを上記開口断面と全く同一の断面を
有するビームとし又は同様なマスクを通して上記開口に
照射し、上記開口内にこのイオン種なイオン堆積するこ
とKある。ζこで、堆積される物質すなわちイオン種は
単一の種類のみを連続して堆積させる必要はなく、所望
の数種の物質を特定の短い時間間隔をおいて逐次堆積さ
せれは、化合物又はドープされた物質の堆積が可能であ
る。堆積される主たる物質としては、シリコン(8i)
、ゲルマニュウム(Ge)、ガリュウム(Ga )、ア
ルミニュウム(Aり等についてその可能なことが確認さ
れており、堆積される従たる物質又はドープされる物質
としては、酸素0.窒素(へ)、砒素(A@)、燐(P
)。
ボロン(ハ)、アンチモン(sb)、アルミニュウム(
AI )等についてその可能なことが確認されている。
化合物を堆積させる他の方法としては、特定の物質の雰
囲気中で、特定の物質のイオンを照射し、両物質の化合
物を得る。いわゆる、反応性イオンビーム堆積法が既に
知られているので、これを用いても同様の目的を遭成し
得ることは明らかである。なお、基体中に形成される積
層体の表面から見たパターンは単純な矩形等に限らず、
矩形をいくつか組合わせることにより複数な形状になす
ことは可能である。この発明の依拠する自然法則は、ビ
)イオンビームが照射された場合、イオンビームの有す
る運動エネルギーの大幹さを制御することKよりエツチ
ング、堆積等、異なる効果を電流密度の変化は伴うが、
簡単に選択することかで睡ること、@イオンビームの断
面形状め制御がなしうろこと、e1短い時間間隔をもっ
て間歇的にイオン堆積がなされた場合、通常の熱力学的
な平衡状態を経由するだけでは得られない所望の組成比
を有する化合物の生成や所望の濃度と不純働程のドーピ
ングが正確になしうろこと等である。
第2の目的を達成するための要旨は、上記の方法を使用
して基体の一部領域に開口を形成し、この開口に他の物
質を堆積させて選択的積層体を形成するKあたりて、例
えばシリコン(8i)層等の基体にイオンビームエツチ
ング法を適用して開口を形成することを容易にし、かつ
、開口の寸法的精度を向上するために、第1の目的を達
成する方法の実施に先立ち、まず、(イ)シリコン(8
i)等の基体材料とそれとの化合物がシリコン(St 
)等の基体自身よItエツチングしやすい物質例えば酸
素イオン(0)を選択し、(−これに一方向性が強いた
めパターン精度が向上するイオン注入効果の大色な速度
エネルギー例えば10(KeV)〜200[KeV]を
与え、ビームの状態で、又は金ji郷のマスクを通して
、シリコy(8i)等の基体の所望の一部領域にイオン
注入をなしてその領域をこの例においては酸化シリコン
(8i0x)に変換さ吃r−]つづいて、高密度注入誘
起欠陥を有するこの新しい物質、この例においては酸化
シリコン(8i0x)K対するエツチング効果の大色い
イオン種、この例においては例えば三弗化炭素イオン(
CFm  )を選択し、に)これに反応性エツチング効
果の大きい速度エネルギー例えば300(eV) 〜1
(KeV)を与えて、これを上記と同一の断面を有する
ビームとして又は上記と同一の金属等のマスクを使用し
て、上記の新しい物質、この例Kmいては酸化シリコン
(8i0x)K照射して、上記の新しい物質、この例に
おいては酸化シリコン(8i0x)を容易にエツチング
することにある。又、この例においては、三弗化炭素イ
オン(CFs  )は酸化シリコン(8i0x)に比レ
シリコン(8i)に対してはエツチング速度が小である
から、極めて精度よくエツチングすることがで舞ること
、また水素(H2)雰囲気中で、この特性はより顕著に
なることが認められる。ここで、基体がシリコン(8i
)の場合、この実施態様に有効な物質としては酸素イオ
ン(0”)K相当するものとして窒素イオン(N”)1
1の、また三弗化炭素イオン(CF、”)に相当すbも
のとして、弗素イオンCF  )や二弗化炭素イオン(
CFa  )等の有効性が確認されている。又、注入深
さは普通数百から数千(i)の範囲内であるので、さら
に深いエツチングを行うためには上記工程を複数回、続
けて行うことが必要である。この実施態様の依拠する自
然法則は、第1の目的を達成すゐ方法において述べたと
ころに加えて、イオンビームに大睡い運動エネルギーを
与えゐことKよってイオン注入効果が得られるという周
知の事実と、基体たるシリコン(8i)そのものをエッ
チするより高密度欠陥を有する基体たるシリコン(St
)との化合物に変換した後エッチした方がはるかに小さ
な加速エネルギーで、また高い選択比でエッチすること
がで齢る相を有する化合物が存在する事実と、これをエ
ッチするエッチャントが存在するという事実とである。
第3の目的を達成するための要旨は、特許請求の範囲第
1項又は第2項に記載された発明において、堆積される
物質が絶縁物特に二酸化シリコン(Sins)  であ
る点である。したがって、開口工程において使用される
イオンはアルゴンイオン(人r”)K代表される不活性
ガスイオンのほかへ基体がシリコン(Si)である場合
であるから、シリコン(St)との反応性の大きい弗化
炭素系イオン(CFa”、CFs+、CFz”)や弗素
イオy(F”)が遇ばれる。更に、弗素イオン(F+)
と酸素イオン(0)とを交互的又は装置機能が許せば同
時的に照射してもさしつかえない。又、二酸化シリコy
(SiOz)層の堆積はシリコンイオン(Sl )と酸
素イオン(0)を交互に照射することにより可能である
。このとき、堆積させたシリコン(8i)に過剰KWR
素イオン(Ot)を照射しても、短時間では表面のたか
だか数原子層が酸化されるだけであるので、1周期にお
けるシリコン(8i)堆積時間は数原子層が形成される
時間より短かくなくてはならない。たとえば、0.!i
mA/caのイオン電流密度のと色、この時間は10秒
以下と見積られる。一方、酸素イオン(0+)のみを注
入効果の得られる加速エネルギーで照射してもシリコン
酸化膜(8i0x)を得ることがで色る。シリコン(8
i)も酸素(0)も堆積効果の得られる数百eV以下の
エネルギーで照射したとき、たとえばs o o’cの
低温ではシリコン酸化膜(8i0x)を得ることはで自
でも、たとえば900°C以上の高温では1表面の付着
酸素は5t−Oの形で再蒸発するため、シリコン酸化物
(8i0x)の形成は困難となるが、酸素イオン(0+
)のみを注入効果の得られるエネルギーで深く注入して
やると、上記のような酸素の再蒸発は起らず、高温にて
も安定にシリコン酸化膜(8i0)Oを形成で色る。
第4の目的を達成するための要旨は%MO8型O8効果
トランジスタ、を代表とするすべての半導体装置を、平
面的には複数の小惟塚に分割し、各々の小領域の上下方
向の立体的形成をなすことにある。すなわち1例えばM
O8型電界効果トランジスタを製造する場合にありては
、(イ活性層。
(ロ)高ドープされたソース領域、ソース領域上の電極
・表面安定化層、(ハ)高ドープされたドレイン領域、
ドレイン領域上の電極・表面安定化層、に)ゲート絶縁
膜、ゲート電極ゲートとソース・ドレイン電極との絶縁
等を、すべて、平面的には小領域に分割し、各領域を上
下方向には逐次的に形成するととKある。
以下、図面を参照しつつ1本発明の各実施態様に係る、
イオンビームを照射してなす選択的積層体の形成方法を
説明し、本発明の構成と特有の効果とを明らかにする。
第1.2図は本発明の第1の実施態様の各工程を説明す
る基板断面図であム第1図参照 シリコy(Si)層よりなる基板1の所望の領域2に1
(KeV)程度のエネルギーを与えられた弗素イオン(
P+)のイオンビームを照射してここに開口3を形成す
る。イオンビームは直接ビームとして照射しても金属あ
るいは金属酸化物のマスクを通して照射しても搭しつか
えない。
第2図参照 モノシラン(S iHa )をプラズマ化して質量分離
器を用いてシリコンイオン(8i”)を分離し、これを
ビームとして又はエツチングに使用した上記マスクを通
して前工程において形成された開口3に照射する。シリ
コンイオン(st”)へ与えるエネルギーは約300(
eV)である。ここで、シリコンイオン(st”)と交
互に燐イオン(P+)に300(eV)程度のエネルギ
ーを与えて照射すればNmKドープされたシリコン(S
t)層4が形成される。ドープの程度は、シリコンイオ
ン(Si”)と燐イオン(P+)照射時間の割合によっ
て制御しうる。この制御は、イオン引き出し電圧付加が
軽い容量性負荷に対してなされているので数10(ms
ec)のオーダーで切り替えられるため、きわめて高速
に行うことができる。
以上説明せるとお°シ、この第1の実施態様によれば、
シリコン(8i)層よりなる基板の一部佃域を他の物質
をもって置換し、又は、その領域の組成を大幅に変更す
る方法を提供することができもそして、この方法によれ
ば、熱拡散工程と異なり表面からの不純物の熱拡散プロ
ファイルで本質的に制約を受ける横方向と深さ方向の寸
法比の範囲に限定されない構造の微細な埋め込み層をセ
ルファラインで平坦に形成することができる。しかも。
高温工程を必要としないので、バックリング変形等の不
利益も免れることができる。したがって、PウェルやN
ウェルの形成や電界効果トランジスタのソース・ドレイ
ン領域の形成等は勿論、セルファラインメントの要求さ
れるパターン形成に適用することができる。
第3図は本発明の第2の実施態様の主要工程を説明する
基板断面図である。
第3訃参照 シリコン(8i)層よりなる基板lの所望の領域2にた
とえば20(Key)程度のエネルギーを与えられた酸
素イオン(0+)のイオンビームな照射してこの領域を
酸化シリコン(SiOx)層5に変換する。イオンビー
ムは直接ビームとして照射してもアル2ニユウム(AI
 )等の金属マスクを介して照射してもさしつかえない
。アルミニニウムをマスクの母材として選ぶ仁とは、酸
素イオン(0+)照射により表面が酸化されて耐エツチ
ング性に優れたアルミナ膜が形成されるので非常に有益
である。次に、たとえば三弗化炭素イオン(CFs+)
K1(Key)程度のエネルギーを与えて直接ビームと
して又は前工程で使用した金属マスクを通しテ約工程に
おいて変換させた酸化シリコン(8i0x)*5に照射
し、この酸化シリコン(8i0x)層5をエッチする。
三弗化炭素イオン(CFm+)はシリコy(81)より
も酸化′シリコン(810x)を容易にエツチングする
ので注入イオンビームの一方向性とあいまって前工程に
おいて変−させた領域を正確かつ迅速にエツチングでき
る。所要の開口の深さが大きいと幹はこれらの工程を繰
り返せばよいことはいうまで4ない。また、加速エネル
ギーが小さいので、大きな加速エネルギーで物理的にエ
ツチングするより、マスクの消耗度は小さくなる。
以上説明せるとおり、この第2の実施態様によれば、第
1の実施態様を実施するに当りその第1の工程であるエ
ツチング工程を正確かつ迅速に実行する方法を提供する
ことがで鰺る。
第4図は本発明の第3の実施態様の主要工程を説明する
基板断面図である。
第4図参照 弗素イオン(F  )K1(Key)程度のエネルギー
を与え、シリコン(Si)層よりなる基板1の素子分離
領域6にエツチングを施し、つづいて、シリコンイオン
(St  )と酸素イオン(0)とを交互に3X10 
 eVのエネルギーでイオン照射して素子分離領域6に
二酸化シリコン(S i Om ′s7を形成する。こ
の方法によれば、ビ)素子分離−城の面積を小さくなし
うるため、集積度の向上が可能であり、(ロ)高温工程
を必要としないため高温工程に伴なう、バックリング変
形、過剰拡散等の不利益−郷を伴なわず、 G=1分離
領域が基板表面より大きくとび出ないので平坦性の良好
な素子分離方法を提供することができる。この例では、
良好な平坦性も得られることを示すために、キャパシタ
ーとゲートの電極を形成させた°ところまで図示した。
以上、素子分離のためのかなめとなる作製法を述べ九が
、素子分離について若干の補足説明を加えておく。本来
、第4図に示した構造の素子は、単独では勿論であるが
、集積化された回路においても、素子分離を必要として
いなかった。それは、MO8構造自身が素子分離された
構造でありたからである。しかしく1)Pチャンネル型
MO8よりもNチャンネル型−MO8が多用されるよう
になったこと、(2)単一電源で動作することが要求さ
れ、エンハンスメント型特性が必要となりたこと、(3
)高書度の集積化が進み、フィールド酸化膜厚が薄くな
ったこと、などの理由により、高集積度でエンハンスメ
ント型特性のNチャンネルMO8構造においては、素子
分離がなされる仁とが一般的となりている。従って、集
積度が高く、動作電圧範囲が大きいなどのさらに厳しい
素子分離が必要な条件では、上記実施態様例における、
二酸化シリ、コツ層7の堆積の#にボロン(B)を例え
ば50(Key)のエネルギーlXl0”/c−のドー
ズtで注入するなどの工程をいれてもよい。第4図の破
線は、必要な場合ボロン(B)が注入される部位を表わ
している。
第5〜8図は本発明の第4の実施態様における一例とし
てMO8型電界効果トランジスタを製造する方法として
の主要各工程を説明する基板断面図である。
第5図参照 ここでは、相補型MO8)ランジスタ構造を作製するこ
とも、可能であることを示すため、nIJII基体をそ
の11活性層として利用するPチャンネルMO8)ラン
ジスタ構造よりも、P型ウェルを有する分だけ構造が複
雑となるnチャンネルMOSトランジスタ構造の作製例
を代表としてとりあげ、説明する。
N型シリコン(si)層よりなる基板1の素子分離領域
8を、表面を酸化処理したアルミニュウムを母材とし九
マスクを用いて弗素イオン(F+)を電流密度o、s(
mA/cj)加速エネルギー1(KeV)Kて照射して
約0.6〔μm〕の深さにエッチしぞ、シリコンイオン
(SR)とボロンイオン(B”)とを約3X1o  (
eV)の加速エネルギーで交互にイオン堆積して所望の
程度にたとえば5X10”C1n”程度に不純物のドー
プされたP型活性層9を形成する。このとき、堆積させ
た活性層を格子欠陥の少ない単結晶として得るためには
、少なくとも5oo(’C)以上の基板加熱が望ましい
第6図参照 上記とほぼ同一の条件でソース・ドレイン領域10をエ
ッチして、シリコンイオン(8i”)と燐イオ/(P 
)とを交互にイオン照射して所望の程度に%この場合は
lXl0I・cm  ”の程度に、不純物のドープされ
たN型ソース・ドレイ/領域1゜を完成する。ソース・
ドレイン領域の電気的接合面は構造的接合面より4後に
経る加熱工程のため外方に出るので、領域1oが単結晶
であることは活性層の場合と異なり必ずしも要求されな
い。
第7図参照 ゲート形成領域11を300(eV)以下のエネルギー
の弗素イオン(F+)ビームでエッチして、表面を清浄
化した後、1,000[’C)1時間アニールしソース
・ドレイン接合を形成させた後、シリコンイオン(8i
”)と酸素イオン(0+)とを交互に照射してゲート絶
縁膜12を約0.1〔μm〕の厚さに形成し、その上に
アルミニニウムイオン(AI”)を照射してゲート13
を約0.5〔μm〕の厚さに形成する。このとき、形成
された絶縁膜の漏洩電流を減少させる為にけ堆積時の温
度は少なくとも500〔0C〕以上が望ましい。しかし
、900(’C)以上では付着せしめた酸素が8i−0
となって再蒸発する効果が顕著になるので望ましくない
。なお、第7図中の破1IJFi、相対的深さは実際と
は一致させてないが接合面を表わす。
第8図参照 フィールド領域14を含む全領域に酸素イオン(0+)
を1(Key)程度のエネルギーで短時間照射して表面
洗浄化を行りた後、つづいて、シリコンイオン(8i”
)と酸素イオン(0+)を交互にイオン照射してフィー
ルド絶縁膜15を形成す−る。
つづいて、ソースのドレイン領域10とゲート13の上
の絶縁膜15上に、三弗化炭素イオン(CFs”)をマ
スクを通して照射し、電極引き出し用開口を形成し、そ
の開口にアルミニニウムイオン(人1+)を同一マスク
を通して照射し、ソース・ドレイン・ゲート用アルミニ
、ウム電極16を形成させbo 以上、第6図から第8図までの工程において、マスク合
せは、ソース・ドレインやゲートなどの所定の形状がそ
れぞれ離れて開口されているアルミニュウム(人l)を
母材とするマスクを基板に対し移動させ、上から透視す
ることKより行った。
ちなみに、安定に制御できるゲート長は実験技術の制約
のためlXl0”(μm〕程度であった。
なお、前記実施例において、被処理基板例えばシリコン
(St)基板上に化合物例えば酸化シリコン(8i0.
)を堆積する際に、かかる化合物を構成する元素(本例
ではシリコン(Si)及び酸素0)のイオンをそれぞれ
異るイオン銃から時分割で照射し、この時イオン電流値
あるいけデユティレシオ(Duty Ratio)を制
御することにより、任意の組成の化合物を堆積すること
ができる。
かかる時分割照射によって、鱈記酸化シリコン(8i0
1の他車化シリコン(8isNa)、酸化アルミニュウ
ム(Algos)  あるいけ化合物半導体においても
任意の組成の被膜を形成することができる。また例えば
シリコン(8i)基板上に単結晶酸化アルミニュウム(
サファイア)層を形成し、更に当該サファイア層上に単
結晶半導体層を形成する際にも適用することができる。
以上説明せるとおり、本実施態様によれば、(()イオ
ンビームプロセスのみをもって例えばMO8型電界効果
トランジスタ構造の製造が可能となり、(o)平坦性を
向上することができ、e→全工租プログラムをソフト化
して連続した自動制御工程とすることができ、に)多機
能を有する単一の装置をもって、すなわち、極めて簡易
な装置をもりて半導体装置の製造が可能となり、(ホ)
物理的処理であって化学的処理を必要としないので、産
業廃棄物の問題から解決される等、無数の利点を有する
。新規な半導体装置の製造方法を提供することができも
上記の説明は、MOall電界効果トランジスタの製造
工程について説明したが、その他の種類の半導体装置の
製造方法に利用しうろことは言うまでもない。
【図面の簡単な説明】
第1.2図は本発明の第1の実施態様に係る、イオンビ
ームを照射してなす選択的積層体の形成方法の主要工程
を説明する基板断面図であり、第3図は本発明の第2の
実施態様に係る。イオンビームを照射してなす選択的積
層体の形成方法の主要工程な説゛明する基板断面図であ
り、第4図は本発明の第3の実施態様に係る。イオンビ
ームを照射してなす選択的積層体の形成方法の主要工程
を説明する基板断面図であり、第5〜8図は本発明の第
4の実施態様に係る、イオンビームを照射してなす選択
的積層体の形成方法の主要工程を説明する基板断面図で
ある。 1・・・基体、  3・e@開口、 41」イオンビーム堆積された層(N型にドープされた
シリコン層)、 5・・・第3の物質よりなる層(窒化シリコン層)6・
・・素子分離領域、  7・・・絶縁層(二酸化シリコ
ン層)、 8・・Φ素子形成領域、90−・活性層、 
 10・・・ンース・ドレイン領域。 12・・・ゲート絶縁膜、  13・・・ゲート電極、
14・@@フィールド領域、15・・・フィールド絶縁
膜、  168,16d@seソース・ドレイン電極、
  17・・−ゲート引き出し電極。 第4図

Claims (1)

    【特許請求の範囲】
  1. 少なくとも1種のイオン種を使用してなすイオンビーム
    エツチング法を使用して、基体の一部領域に開口を形成
    し、ひきつづき、少なくとも1種のイオン種を含み前記
    イオンビームと同一の断面を有するイオンビームを使用
    して、前記開口内にイオンビーム堆積をなす工程を少な
    くとも1回含むことを特徴とする、イオンビームを照射
    してなす選択的積層体の形成方法。
JP10285681A 1981-06-30 1981-06-30 イオンビ−ムを照射してなす選択的積層体の形成方法 Granted JPS584923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10285681A JPS584923A (ja) 1981-06-30 1981-06-30 イオンビ−ムを照射してなす選択的積層体の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10285681A JPS584923A (ja) 1981-06-30 1981-06-30 イオンビ−ムを照射してなす選択的積層体の形成方法

Publications (2)

Publication Number Publication Date
JPS584923A true JPS584923A (ja) 1983-01-12
JPH0412024B2 JPH0412024B2 (ja) 1992-03-03

Family

ID=14338560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10285681A Granted JPS584923A (ja) 1981-06-30 1981-06-30 イオンビ−ムを照射してなす選択的積層体の形成方法

Country Status (1)

Country Link
JP (1) JPS584923A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103671A (ja) * 1983-11-11 1985-06-07 Toshiba Corp 半導体装置
JPS6265320A (ja) * 1985-09-14 1987-03-24 Agency Of Ind Science & Technol 半導体結晶製造法
JPS63269565A (ja) * 1987-04-27 1988-11-07 Nec Corp 半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5318183A (en) * 1976-06-16 1978-02-20 American Chain & Cable Co Intermittent drive conveyor system
JPS53125761A (en) * 1977-04-08 1978-11-02 Nec Corp Manufacture for binary compound semiconductor thin film
JPS5467773A (en) * 1977-11-09 1979-05-31 Seiko Instr & Electronics Ltd Production of semiconductor device
JPS5490032A (en) * 1977-12-28 1979-07-17 Mitsubishi Electric Corp Plasma etching method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5318183A (en) * 1976-06-16 1978-02-20 American Chain & Cable Co Intermittent drive conveyor system
JPS53125761A (en) * 1977-04-08 1978-11-02 Nec Corp Manufacture for binary compound semiconductor thin film
JPS5467773A (en) * 1977-11-09 1979-05-31 Seiko Instr & Electronics Ltd Production of semiconductor device
JPS5490032A (en) * 1977-12-28 1979-07-17 Mitsubishi Electric Corp Plasma etching method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103671A (ja) * 1983-11-11 1985-06-07 Toshiba Corp 半導体装置
JPS6265320A (ja) * 1985-09-14 1987-03-24 Agency Of Ind Science & Technol 半導体結晶製造法
JPH051973B2 (ja) * 1985-09-14 1993-01-11 Kogyo Gijutsuin
JPS63269565A (ja) * 1987-04-27 1988-11-07 Nec Corp 半導体記憶装置

Also Published As

Publication number Publication date
JPH0412024B2 (ja) 1992-03-03

Similar Documents

Publication Publication Date Title
US7094639B2 (en) Method for fabricating semiconductor device
EP0087573B1 (en) Method of making complementary field effect transistors
US5665613A (en) Method of making semiconductor device having SIMOX structure
WO2007046254A1 (ja) Mosfetおよびmosfetの製造方法
EP1052686A2 (en) Oxidation of silicon using fluorine implants
JPS626671B2 (ja)
JP2809810B2 (ja) 半導体装置の製造方法
US5043292A (en) Self-aligned masking for ultra-high energy implants with application to localized buried implants and insolation structures
JPS584923A (ja) イオンビ−ムを照射してなす選択的積層体の形成方法
JP2000340682A (ja) 半導体装置の製造方法
JP3077760B2 (ja) 固相拡散方法
JPH04170067A (ja) Cmosトランジスタの製造方法
US6989302B2 (en) Method for fabricating a p-type shallow junction using diatomic arsenic
JPS61137370A (ja) Mos半導体装置の製造方法
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
JPS5885520A (ja) 半導体装置の製造方法
KR20010020834A (ko) 플루오르가 주입된 산화물 층을 갖는 집적 회로 디바이스
JPH0311626A (ja) 半導体装置の製造方法
JPS60200572A (ja) 半導体装置の製造方法
JPS6210033B2 (ja)
WO1986001641A1 (en) Mos transistors having schottky layer electrode regions and method of their production
JPH01232718A (ja) 半導体装置の製造方法
SU710086A1 (ru) Полупроводникова структура
JPH08274309A (ja) Misトランジスタの製造方法
JPH0629543A (ja) 半導体装置の製造方法