JPH01232718A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01232718A JPH01232718A JP5883988A JP5883988A JPH01232718A JP H01232718 A JPH01232718 A JP H01232718A JP 5883988 A JP5883988 A JP 5883988A JP 5883988 A JP5883988 A JP 5883988A JP H01232718 A JPH01232718 A JP H01232718A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- shallow
- gate electrode
- implanted
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 29
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 9
- 125000005843 halogen group Chemical group 0.000 claims abstract description 8
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 9
- 125000004429 atom Chemical group 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 230000001133 acceleration Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000005465 channeling Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体基板に浅いｐ型領域を形成する方法に関し。
浅いｐ型領域を形成するに際して硼素を高加速エネルギ
ーでイオン注入可能とすることを目的とし。
ーでイオン注入可能とすることを目的とし。
単一のハロゲン原子と結合した硼素原子から成るイオン
種を半導体基板にイオン注入することにより該半導体基
板表面に浅いｐ型領域を形成する工程を含むことから構
成される。
種を半導体基板にイオン注入することにより該半導体基
板表面に浅いｐ型領域を形成する工程を含むことから構
成される。
本発明は、シリコンウェハ等の半導体基板に硼素（Ｂ）
をイオン注入して浅いｐ型領域を形成する方法に関する
。
をイオン注入して浅いｐ型領域を形成する方法に関する
。
イオン注入により浅い不純物領域あるいは接合を形成す
る場合、イオンの加速エネルギーを低くするか、あるい
はイオンの実効質量を大きくすることが必要である。
る場合、イオンの加速エネルギーを低くするか、あるい
はイオンの実効質量を大きくすることが必要である。
例えば、シリコン基板に硼素イオン（Ｂ゛）を注入し１
表面から１０００人程度０距離に位置する浅い接合を形
成する場合には、イオンの加速エネルギーを１０ＫｅＶ
以下にする必要がある。しかし９通常のイオン注入装置
では、 ３０ＫｅＶ以下のエネルギー領域になるとイオ
ン電流が急激に低下しはじめ。
表面から１０００人程度０距離に位置する浅い接合を形
成する場合には、イオンの加速エネルギーを１０ＫｅＶ
以下にする必要がある。しかし９通常のイオン注入装置
では、 ３０ＫｅＶ以下のエネルギー領域になるとイオ
ン電流が急激に低下しはじめ。
上記のような１０ＫｅＶ程度の低エネルギーでは１例え
ばソース／ドレイン領域のように３ｘｌＯ”原子／ｃａ
ｌ程度の注入量を達成するために長時間を必要とし、装
置のスループットが低下する。また、注入イオンが低エ
ネルギーになるとともにチャネリング効果が顕著になる
たり、浅い接合の形成が困難になる。
ばソース／ドレイン領域のように３ｘｌＯ”原子／ｃａ
ｌ程度の注入量を達成するために長時間を必要とし、装
置のスループットが低下する。また、注入イオンが低エ
ネルギーになるとともにチャネリング効果が顕著になる
たり、浅い接合の形成が困難になる。
一方、 ＢＦ、”のようなハロゲン原子を有する硼素
原子から成るイオン種を用いる方法がある。この方法に
よれば、比較的高い加速エネルギーの下でも浅い接合を
形成することが可能である。これ４９重いハロゲン原子
と結合することにより、Ｂ原子の実効質量が大きくなり
、半導体基板中での飛程が小さくなることを利用するも
のである。なお、上記のようなりＦ２”は１例えばＢＦ
：ｌ（３弗化硼素）に電子衝撃を与えて生成される種々
のイオン種の中から質量分析器により取り出される。
原子から成るイオン種を用いる方法がある。この方法に
よれば、比較的高い加速エネルギーの下でも浅い接合を
形成することが可能である。これ４９重いハロゲン原子
と結合することにより、Ｂ原子の実効質量が大きくなり
、半導体基板中での飛程が小さくなることを利用するも
のである。なお、上記のようなりＦ２”は１例えばＢＦ
：ｌ（３弗化硼素）に電子衝撃を与えて生成される種々
のイオン種の中から質量分析器により取り出される。
従来、浅いｐ型領域あるいは接合を形成するためにＢを
注入する場合には、 ＢＦ２゜が用いられていた。
注入する場合には、 ＢＦ２゜が用いられていた。
しかしながら、シリコン基板等に対してＢＦ２”を注入
した場合、活性化のための熱処理後においても一部がＢ
Ｆ２およびＢＰ分子の形で基板中に存在することが確か
められている。
した場合、活性化のための熱処理後においても一部がＢ
Ｆ２およびＢＰ分子の形で基板中に存在することが確か
められている。
その結果。
■ＢＦ２”が注入された領域に結晶欠陥が生じる■活性
化されるＢ原子の濃度が低く、注入領域の抵抗が下らな
い ■基板表面に結晶欠陥が残るために、この表面に形成さ
れた金属電極層との接触抵抗が亮い■欠陥の存在する領
域に浅い接合が形成されるために、接合の逆方向特性が
劣る 等の問題があった。
化されるＢ原子の濃度が低く、注入領域の抵抗が下らな
い ■基板表面に結晶欠陥が残るために、この表面に形成さ
れた金属電極層との接触抵抗が亮い■欠陥の存在する領
域に浅い接合が形成されるために、接合の逆方向特性が
劣る 等の問題があった。
本発明はＢＦ、”を用いる従来の方法における上記問題
点が解決された硼素のイオン注入方法を提供することを
目的とする。
点が解決された硼素のイオン注入方法を提供することを
目的とする。
上記目的は、単一のハロゲン原子と結合した硼素原子か
ら成るイオン種を半導体基板にイオン注入することによ
り該半導体基板表面に浅いｐ型領域を形成する工程を含
むことを特徴とする１本発明に係る半導体装置の製造方
法によって達成される。
ら成るイオン種を半導体基板にイオン注入することによ
り該半導体基板表面に浅いｐ型領域を形成する工程を含
むことを特徴とする１本発明に係る半導体装置の製造方
法によって達成される。
弗素（Ｆ）あるいは塩素（ＣＩ）等のハロゲン原子が１
個結合したＢＦ’あるいはＢＣＩ”等のイオン種を用い
ることにより １３ ＋より大きな実効質量が維持され
、高加速エネルギーの下で浅いｐ型領域あるいは接合が
形成でき、また、基板中においてハロゲン原子と結合し
て存在するＢ原子の割合が低減される゛ために結晶欠陥
が減少し、上記問題点の発生が軽減される。
個結合したＢＦ’あるいはＢＣＩ”等のイオン種を用い
ることにより １３ ＋より大きな実効質量が維持され
、高加速エネルギーの下で浅いｐ型領域あるいは接合が
形成でき、また、基板中においてハロゲン原子と結合し
て存在するＢ原子の割合が低減される゛ために結晶欠陥
が減少し、上記問題点の発生が軽減される。
以下本発明の実施例を図面を参照して説明する。
第１図はＭＯＳ ＋−ランジスタの製造において本発
明が適用される一工程を示す要部断面図であって。
明が適用される一工程を示す要部断面図であって。
通常のＭＯＳ トランジスタと同様にして、シリコン
ウェハ等のｎ型の半導体基板１の所定領域（素子形成領
域）に開口を有する分離絶縁層２が形成されている。分
離絶縁層２に囲まれた前記素子形成領域における半導体
基板１表面には、この表面を酸化して形成されたゲー１
１！［３が設けられている。ゲート絶縁Ｎ３上の所定位
置には１例えば多結晶シリコン層から成るゲート電極４
が形成されている。
ウェハ等のｎ型の半導体基板１の所定領域（素子形成領
域）に開口を有する分離絶縁層２が形成されている。分
離絶縁層２に囲まれた前記素子形成領域における半導体
基板１表面には、この表面を酸化して形成されたゲー１
１！［３が設けられている。ゲート絶縁Ｎ３上の所定位
置には１例えば多結晶シリコン層から成るゲート電極４
が形成されている。
前記素子形成領域内に露出している半導体基板１表面お
よびゲーＩ・電極４表面を熱酸化し、厚さ２００人程度
の酸化膜５を形成する。酸化膜５はチャネリングを防ぐ
ために設りられる。
よびゲーＩ・電極４表面を熱酸化し、厚さ２００人程度
の酸化膜５を形成する。酸化膜５はチャネリングを防ぐ
ために設りられる。
次いで２分離絶縁層２およびゲート電極４をマスクとし
て、半導体基板１にＢＦ’またはＢＣＩ’のイオン６を
注入し、ソース／ドレイン領域７を形成する。このとき
のイオンの加速エネルギーは。
て、半導体基板１にＢＦ’またはＢＣＩ’のイオン６を
注入し、ソース／ドレイン領域７を形成する。このとき
のイオンの加速エネルギーは。
ＢＦ’については約２７ＫｅＶ、 ＢＣＩ”については
約４５Ｋｅνとする。また、これらイオンの注入量は＋
３ｘ１０１５ｃｎ＋−”程度とする。
約４５Ｋｅνとする。また、これらイオンの注入量は＋
３ｘ１０１５ｃｎ＋−”程度とする。
上記加速エネルギーにより、半導体基板ｌ中におけるＢ
Ｆ”およびＢＣＩ”のそれぞれの飛程は。
Ｆ”およびＢＣＩ”のそれぞれの飛程は。
１０ＫｅＶで加速されたＢ゛の飛程とほぼ等しくなる。
上記のイオン注入ののち、半導体基板ｌを８５０℃以下
の温度で熱処理し、注入されたＢを活性化する。
の温度で熱処理し、注入されたＢを活性化する。
上記熱処理後において、イオン注入が行われたソース／
ドレイン領域７における結晶欠陥密度は４ｘｌＯ”ｃｍ
−”程度であり、 ＢＰ、”をイオン注入した場合の結
晶欠陥密度の約ｌ／１０である。また、上記熱処理によ
り活性化されたＢ原子の濃度は２ｘｌＯ”ｃｍ−’であ
り、所要濃度のＢ原子が格子点に再配列される。その結
果、ソース／ドレイン領域７の抵抗は、 １５０ ｏｈ
ｍ／口程度となる。また、基板表面に形成されたアルミ
ニウム電極層との接触抵抗は実用範囲内の低い値が得ら
れる。さらに、ソース／ドレイン領域７とｎ型の半導体
基板ｌとの接合における逆方向電流も１通常の深さの接
合によって形成されたダイオードと同程度に低減される
。
ドレイン領域７における結晶欠陥密度は４ｘｌＯ”ｃｍ
−”程度であり、 ＢＰ、”をイオン注入した場合の結
晶欠陥密度の約ｌ／１０である。また、上記熱処理によ
り活性化されたＢ原子の濃度は２ｘｌＯ”ｃｍ−’であ
り、所要濃度のＢ原子が格子点に再配列される。その結
果、ソース／ドレイン領域７の抵抗は、 １５０ ｏｈ
ｍ／口程度となる。また、基板表面に形成されたアルミ
ニウム電極層との接触抵抗は実用範囲内の低い値が得ら
れる。さらに、ソース／ドレイン領域７とｎ型の半導体
基板ｌとの接合における逆方向電流も１通常の深さの接
合によって形成されたダイオードと同程度に低減される
。
本発明によれば、ｐ型不純物としての硼素を高加速エネ
ルギーでイオン注入できるために、不純物注入工程のス
ループットが向上され、チャネリング現象が抑制される
。その結果、急峻なプロファイルを有する浅いｐ型頭域
あるいは接合を効率よく形成可能となる。したがって、
このような浅いｐ型頭域あるいは接合が不可欠である高
性能の半導体素子および大規模集積回路の実用化ならび
に量産性の向上を促進する効果がある。
ルギーでイオン注入できるために、不純物注入工程のス
ループットが向上され、チャネリング現象が抑制される
。その結果、急峻なプロファイルを有する浅いｐ型頭域
あるいは接合を効率よく形成可能となる。したがって、
このような浅いｐ型頭域あるいは接合が不可欠である高
性能の半導体素子および大規模集積回路の実用化ならび
に量産性の向上を促進する効果がある。
第１図は、 ＭＯＳ トランジスタの製造において本発
明が適用される一工程を示す要部断面図である。 図において。 ｌは半導体基板。 ２は分離絶縁層。 ３はゲート絶縁層。 ４はゲート電極。 ５は酸化膜。 ６はイオン。 ７はソース／ドレイン領域 である。
明が適用される一工程を示す要部断面図である。 図において。 ｌは半導体基板。 ２は分離絶縁層。 ３はゲート絶縁層。 ４はゲート電極。 ５は酸化膜。 ６はイオン。 ７はソース／ドレイン領域 である。
Claims (1)
- 単一のハロゲン原子と結合した硼素原子から成るイオ
ン種を半導体基板にイオン注入することにより該半導体
基板表面に浅いｐ型領域を形成する工程を含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5883988A JPH01232718A (ja) | 1988-03-11 | 1988-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5883988A JPH01232718A (ja) | 1988-03-11 | 1988-03-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01232718A true JPH01232718A (ja) | 1989-09-18 |
Family
ID=13095821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5883988A Pending JPH01232718A (ja) | 1988-03-11 | 1988-03-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01232718A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811343A (en) * | 1996-07-15 | 1998-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Oxidation method for removing fluorine gas inside polysilicon during semiconductor manufacturing to prevent delamination of subsequent layer induced by fluorine outgassing dielectric |
| KR100691002B1 (ko) * | 2003-12-23 | 2007-03-09 | 주식회사 하이닉스반도체 | 반도체 공정에서의 이온 주입 방법 및 이를 이용한 반도체장치의 제조 방법 |
-
1988
- 1988-03-11 JP JP5883988A patent/JPH01232718A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811343A (en) * | 1996-07-15 | 1998-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Oxidation method for removing fluorine gas inside polysilicon during semiconductor manufacturing to prevent delamination of subsequent layer induced by fluorine outgassing dielectric |
| KR100691002B1 (ko) * | 2003-12-23 | 2007-03-09 | 주식회사 하이닉스반도체 | 반도체 공정에서의 이온 주입 방법 및 이를 이용한 반도체장치의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4488351A (en) | Method for manufacturing semiconductor device | |
| US4382827A (en) | Silicon nitride S/D ion implant mask in CMOS device fabrication | |
| JPH07202195A (ja) | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 | |
| JPH09135025A (ja) | 半導体装置の製造方法 | |
| EP0459398A2 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
| JPH01232718A (ja) | 半導体装置の製造方法 | |
| JPH0519979B2 (ja) | ||
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| KR100212010B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| EP0108251A2 (en) | A semiconductor device comprising an electrode and/or an interconnection | |
| JPH04251939A (ja) | 半導体装置及びその製造方法 | |
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| JP2663946B2 (ja) | 半導体装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPS61248476A (ja) | 半導体装置の製造方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| KR100720405B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0795535B2 (ja) | 半導体装置の製造方法 | |
| JP3224432B2 (ja) | 半導体装置の製造方法 | |
| JPH0629315A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100824661B1 (ko) | 반도체 소자의 제조방법 | |
| KR970007825B1 (ko) | 실리콘 기판에의 얕은 접합층 형성방법 | |
| JPH0441503B2 (ja) | ||
| JPH03265131A (ja) | 半導体装置の製造方法 | |
| JPH0590574A (ja) | 半導体装置 |