KR100691002B1 - 반도체 공정에서의 이온 주입 방법 및 이를 이용한 반도체장치의 제조 방법 - Google Patents

반도체 공정에서의 이온 주입 방법 및 이를 이용한 반도체장치의 제조 방법 Download PDF

Info

Publication number
KR100691002B1
KR100691002B1 KR1020030095549A KR20030095549A KR100691002B1 KR 100691002 B1 KR100691002 B1 KR 100691002B1 KR 1020030095549 A KR1020030095549 A KR 1020030095549A KR 20030095549 A KR20030095549 A KR 20030095549A KR 100691002 B1 KR100691002 B1 KR 100691002B1
Authority
KR
South Korea
Prior art keywords
impurity
semiconductor substrate
ion implantation
semiconductor device
threshold voltage
Prior art date
Application number
KR1020030095549A
Other languages
English (en)
Other versions
KR20050064200A (ko
Inventor
진승우
김봉수
노경봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030095549A priority Critical patent/KR100691002B1/ko
Priority to US10/889,704 priority patent/US20050136628A1/en
Publication of KR20050064200A publication Critical patent/KR20050064200A/ko
Application granted granted Critical
Publication of KR100691002B1 publication Critical patent/KR100691002B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

반도체 공정에서의 이온 주입 방법 및 이를 이용한 반도체 장치의 제조 방법이 개시된다. 반도체 기판을 마련한 후, 상기 반도체 기판 내에 BF 불순물 또는 BF2와 B11의 혼합 불순물을 주입시킨다. 상기 BF2와 B11의 혼합 불순물은 상기 BF2의 주입 및 B11의 주입을 순차적으로 실시하여 반도체 기판 내에 주입시키거나, 상기 B11의 주입 및 BF2의 주입을 순차적으로 실시하여 반도체 기판 내에 주입시킨다. 이와 같이, 상기 이온 주입을 반도체 장치의 제조에 적용할 경우 반도체 장치의 리플레쉬 특성 및 셀 전류 특성 등의 향상을 기대할 수 있다.

Description

반도체 공정에서의 이온 주입 방법 및 이를 이용한 반도체 장치의 제조 방법{method for implanting dopants in a substrate of semiconductor fabrication and method for forming a semiconductor device using the same}
도 1은 본 발명의 일 실시예에 따른 반도체 공정에서의 이온 주입 방법을 설명하기 위한 단면도이다.
도 2는 본 발명의 이온 주입 방법을 적용하였을 때 측정한 콘택 저항을 나타내는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 기판 12 : 소자 분리막
14 : 문턱전압 조절영역
본 발명은 반도체 공정에서의 이온 주입 방법에 관한 것으로서, 보다 상세하게는 반도체 장치의 리플레쉬 특성 및 셀 전류 특성 등을 개선하기 위하여 펀치쓰루우를 억제하거나 문턱 전압(threshold voltage ; Vt)을 조절하기 위한 이온을 반도체 기판 내에 주입하는 방법에 관한 것이다.
일반적으로, MOS 트랜지스터에서는 원하는 문턱 전압(Vt)을 확보하기 위하여 반도체 기판상에 게이트전극을 형성하기 전 소자가 형성될 활성영역에 Vt를 조절하기 위해 이온 주입을 실시하고 있다. 예를 들어, NMOS 트랜지스터의 경우, p-타입 불순물을 이용하여 Vt 조절용 이온주입을 실시한다. 그리고, 숏-채널 MOS 트랜지스터에서는 드레인 전압이 비교적 낮을 때, 기판 내부에서는 드레인의 공핍층이 직접 소스 측까지 확대되지 않지만 기판 표면은 게이트 전압에 의해 어느 정도 공핍화되어 있어 드레인 전압에 의해 소스 근방의 전위 장벽의 높이를 변화시킬 수 있다. 이를 표면 펀치쓰루우라 하는데, Vt 조절용 이온 주입은 기판과 게이트 산화막 간의 계면 농도를 증가시키기 때문에 문턱 전압을 조절하는 효과 뿐만 아니라 표면 펀치쓰루우를 억제하는 효과도 얻을 수 있다.
상기에서 문턱 전압의 조절 및 펀치쓰루우를 억제하기 위한 Vt 조절용 이온 주입에서는 p-타입 불순물로서 B11 또는 BF2를 주로 선택한다.
여기서, 최근의 미세한 패턴을 갖는 반도체 장치의 제조에서 불순물로서 B11을 주입시킬 경우에는 이온 주입시키는 에너지를 다소 낮게 조절해야 하고, 디퓨젼으로 인하여 주입되는 불순물의 도즈량을 다소 많게 조절해야 한다. 이와 같이, 상기 B11을 이온 주입에 적용할 경우에는 이온 주입 에너지 및 도즈량의 조절로 인하여 반도체 장치의 리플레쉬 특성을 저하되는 문제점이 있다.
때문에, 최근에는 B11 대신에 불순물로서 BF2를 선택한다. 이와 같이, 상기 BF2를 주입시킬 경우에는 이온 주입시키는 에너지를 용이하게 조절할 수 있을 뿐만 아니라 B11의 디퓨전을 F19가 억제하는 효과로서 불순물의 도즈량을 줄일 수 있다. 그러나, F19 효과로서 전류의 감소와 F19+B11이 결합되는 단점으로 인하여 누설 전 류가 발생할 수도 있다. 또한, F19에 의한 게이트-옥사이드-인티그레이션(GOI) 특성의 열화가 나타나기도 한다.
본 발명의 목적은 반도체 장치의 리플레쉬 특성 등을 향상시키기 위한 반도체 공정에서의 이온 주입 방법을 제공하는데 있다.
본 발명의 다른 목적은 이온 주입의 조절을 통하여 리플레쉬 특성을 향상시킬 수 있는 반도체 장치를 제조하는 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 이온 주입 방법은 반도체 기판상에 소자가 형성될 활성 영역을 한정하는 소자분리막을 형성하는 단계와, 상기 반도체 기판의 상기 활성영역의 전면에 문턱 전압(Vt)을 조절하기 위한 BF 불순물 또는 BF2와 B11의 혼합 불순물을 주입하는 단계를 포함한다.
삭제
삭제
상기 다른 목적을 달성하기 위한 본 발명에 따른 반도체 장치 제조 방법은 반도체 기판상에 모오스 트랜지스터가 형성될 활성 영역을 한정하는 소자분리막을 형성하는 단계와, 상기 반도체 기판의 상기 활성영역의 전면에 BF 불순물 또는 BF2와 B11의 혼합 불순물을 주입하여 이 후에 형성될 상기 모오스 트랜지스터의 문턱 전압(Vt)을 조절하기 위한 문턱전압 조절영역을 형성하는 단계를 포함한다.
삭제
삭제
삭제
삭제
삭제
상기 다른 목적을 달성하기 위한 본 발명에 따른 반도체 장치 제조 방법은 P형의 반도체 기판상에 N-모오스 트랜지스터가 형성될 활성 영역을 한정하는 소자분리막을 형성하는 단계와, 상기 반도체 기판의 상기 활성영역의 전면에 BF 불순물 또는 BF2와 B11의 혼합 불순물을 주입하여 이 후에 형성될 상기 N-모오스 트랜지스터의 문턱 전압(Vt)을 조절하기 위한 문턱전압 조절영역을 형성하는 단계를 포함한다.
삭제
삭제
여기서, 상기 BF 불순물은 질량의 경우에는 29 내지 30amu(atomic mass unit)를 갖도록 조절하고, 1 내지 100KeV의 에너지로 1.0E11 내지 1.0E16 dose/cm2의 도즈량을 갖도록 주입시키는 것이 바람직하다. 이때, 상기 이온이 주입되는 기판의 경우에는 채널링 효과를 피하기 위하여 최대 60°의 범위 내에서 틸팅(tilting)시킨 상태로 이온 주입을 실시할 수 있다.
또한, 상기 BF2와 B11의 혼합 불순물은 상기 BF2의 주입 및 B11의 주입을 순차적으로 실시하여 반도체 기판 내에 주입시키거나, 상기 B11의 주입 및 BF2의 주입을 순차적으로 실시하여 반도체 기판 내에 주입시키는 것이 바람직하다.
특히, 본 발명의 BF 불순물 또는 BF2와 B11의 혼합 불순물은 셀 영역, p-모오스 트랜지스터의 p-모오스 영역, n-모오스 트렌지스터의 n-모오스 영역 등의 이온 주입에 용이하게 적용할 수 있다.
이와 같이, 본 발명에 의하면, Vt 조절용 이온 주입에서 사용되는 불순물로서 종래의 B11 또는 BF2 대신에 BF를 사용하거나, BF2+B11을 사용한다. 때문에, 이 온 주입에서 발생하는 F19를 충분하게 감소시킬 수 있다. 이와 같이, 상기 F19의 충분한 감소는 B11의 디퓨전을 억제함과 동시에 게이트-옥사이드-인티그레이션(GOI) 특성을 개선시키고, F19+B11의 결합으로 인한 단점을 개선시킬 수 있다. 때문에, 본 발명의 이온 주입을 반도체 장치의 제조에 적용할 경우 반도체 장치의 리플레쉬 특성 및 셀 전류 특성 등을 향상시킬 수 있는 것이다. 또한, 본 발명의 이온 주입 방법은 별다른 장치의 변경이 없이 적용이 가능한 장점을 갖는다.
(실시예)
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 공정에서의 이온 주입 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 반도체 기판(10)을 마련하다. 이때, 상기 기판(10)은 소자 분리막(12)에 의해 활성 영역과 비활성 영역으로 구분되어 있다. 그리고, 상기 소자 분리막(12)은 미세 패턴의 구현에 적합한 트렌치 소자 분리막인 것이 바람직하다. 이어서, 반도체 기판(10) 상에 게이트 전극(도시되지 않음)을 형성하기 전에 활성 영역의 전면에 Vt를 조절하기 위해 BF 불순물을 이온 주입하여 상기 반도체 기판(10)에 문턱전압 조절영역(14)을 형성한다. 상기에서 문턱전압 조절영역(14)은 이 후에 공정이 완료되어 게이트 전극(도시되지 않음)을 형성하고 소오스 및 드레인영역(도시되지 않음) 등을 포함하는 반도체장치의 Vt를 조절하여 리플레쉬 특성 및 셀 전류 특성 등을 향상시킬 수 있다.
상기에서 이온 주입은 약 50KeV의 이온 에너지로, 약 1.0E14 dose/cm2 의 도즈량을 갖도록 조절이 이루어진 상태에서 실시된다. 특히, 보다 상세하게는 상기 이온 주입은 약 50KeV 이하의 이온 에너지로, 약 1.0E14 dose/cm2 이하의 도즈량을 갖도록 조절이 이루어진 상태에서 실시될 수도 있다.
이와 같이, 이온 주입을 통하여 반도체 기판(10) 내에 BF 불순물을 주입시킴으로서 Vt 조절용 이온 주입이 이루어졌기 때문에 반도체 기판(10)과 이 후에 형성될 게이트 산화막(도시되지 않음) 간의 계면 농도를 증가시켜 문턱 전압을 조절하는 효과 뿐만 아니라 표면 펀치쓰루우를 억제할 수 있다.
또한, 상기 BF 불순물의 선택 대신에 BF2와 B11의 혼합 불순물을 선택할 수도 있다. 이때, 상기 BF2와 B11의 혼합 불순물을 선택할 경우에는 BF2를 먼저 반도체 기판(10)에 주입시킨 후, B11을 나중에 주입시키는 것이 바람직하다. 또한, B11을 먼저 반도체 기판(10)에 주입시킨 후, BF2를 나중에 주입시키는 것도 바람직하다.
실제로, 본 발명의 BF 불순물 또는 BF2+B11의 혼합 불순물 각각을 P+S/D 영역에 주입시켰을 경우와 종래의 BF2 불순물을 P+S/D 영역에 주입시켰을 경우에 콘택 저항들을 확인하여 보았다. 그 결과, 도 3에 도시된 바와 같이, BF2+B11의 혼합 불순물을 P+S/D 영역에 주입시켰을 때 나타나는 콘택 저항(Ⅰ)과 BF 불순물을 P+S/D 영역에 주입시켰을 때 나타나는 콘택 저항(Ⅱ)이 BF2 불순물을 P+S/D 영역에 주입시켰을 때 나타나는 콘택 저항(Ⅲ)보다 약 200 내지 400Ω이 낮아지는 것을 확인할 수 있다.
이와 같이, 이온 주입에 사용하는 p-타입 불순물로서 BF 불순물 또는 BF2와 B11의 혼합 불순물을 사용할 경우 콘택 저항의 감소를 기대할 수 있고, 리플레쉬 특성 및 셀 전류 특성 등의 향상을 기대할 수 있다.
아울러, 실시예에서 설명한 이온 주입 방법을 반도체 기판의 셀 영역의 이온 주입에 적용할 경우 문턱 전압의 용이한 조절이 가능하기 때문에 리플레쉬 특성 및 셀 전류 특성이 우수한 반도체 장치를 만들 수 있다. 또한, 실시예에서 설명한 이온 주입 방법을 반도체 기판의 P-모오스 트랜지스터의 이온 주입에 적용할 경우 P-모오스 트랜지스터의 문턱 전압의 용이한 조절이 가능하기 때문에 리플레쉬 특성 및 셀 전류 특성이 우수한 반도체 장치를 만들 수 있다. 그리고, 실시예에서 설명한 이온 주입 방법을 반도체 기판의 N-모오스 트랜지스터의 이온 주입에 적용할 경우 N-모오스 트랜지스터의 문턱 전압의 용이한 조절이 가능하기 때문에 리플레쉬 특성 및 셀 전류 특성이 우수한 반도체 장치를 만들 수 있다.
따라서, 본 발명에 의하면, 이온 주입을 통하여 반도체 장치의 리플레쉬 특성 및 셀 전류 특성 등의 향상을 기대할 수 있기 때문에 반도체 장치의 신뢰도가 향상되는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 반도체 기판상에 소자가 형성될 활성 영역을 한정하는 소자분리막을 형성하는 단계와,
    상기 반도체 기판의 상기 활성영역의 전면에 문턱 전압(Vt)을 조절하기 위한 BF 불순물 또는 BF2와 B11의 혼합 불순물을 주입하는 단계를 포함하는 반도체 공정에서의 이온 주입 방법.
  2. 제1항에 있어서, 상기 BF 불순물을 1 내지 100KeV의 에너지로 1.0E11 내지 1.0E16 dose/cm2의 도즈량을 갖도록 주입하는 것을 특징으로 하는 반도체 공정에서의 이온 주입 방법.
  3. 제1항에 있어서, 상기 BF2와 B11의 혼합 불순물을 상기 BF2와 B11의 순서, 또는, 상기 B11와 BF2의 순서로 이온 주입하는 것을 특징으로 하는 반도체 공정에서의 이온 주입 방법.
  4. 반도체 기판상에 모오스 트랜지스터가 형성될 활성 영역을 한정하는 소자분리막을 형성하는 단계와,
    상기 반도체 기판의 상기 활성영역의 전면에 BF 불순물 또는 BF2와 B11의 혼합 불순물을 주입하여 이 후에 형성될 상기 모오스 트랜지스터의 문턱 전압(Vt)을 조절하기 위한 문턱전압 조절영역을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서 상기 BF 불순물을 1 내지 100KeV의 에너지로 1.0E11 내지 1.0E16 dose/cm2의 도즈량을 갖도록 주입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 삭제
  7. 삭제
  8. P형의 반도체 기판상에 N-모오스 트랜지스터가 형성될 활성 영역을 한정하는 소자분리막을 형성하는 단계와,
    상기 반도체 기판의 상기 활성영역의 전면에 BF 불순물 또는 BF2와 B11의 혼합 불순물을 주입하여 이 후에 형성될 상기 N-모오스 트랜지스터의 문턱 전압(Vt)을 조절하기 위한 문턱전압 조절영역을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 BF 불순물은 1 내지 100KeV의 에너지로 1.0E11 내지 1.0E16 dose/cm2의 도즈량을 갖도록 주입시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020030095549A 2003-12-23 2003-12-23 반도체 공정에서의 이온 주입 방법 및 이를 이용한 반도체장치의 제조 방법 KR100691002B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030095549A KR100691002B1 (ko) 2003-12-23 2003-12-23 반도체 공정에서의 이온 주입 방법 및 이를 이용한 반도체장치의 제조 방법
US10/889,704 US20050136628A1 (en) 2003-12-23 2004-07-13 Method for implanting ions in semiconductor process and method for fabricating semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030095549A KR100691002B1 (ko) 2003-12-23 2003-12-23 반도체 공정에서의 이온 주입 방법 및 이를 이용한 반도체장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050064200A KR20050064200A (ko) 2005-06-29
KR100691002B1 true KR100691002B1 (ko) 2007-03-09

Family

ID=34675972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030095549A KR100691002B1 (ko) 2003-12-23 2003-12-23 반도체 공정에서의 이온 주입 방법 및 이를 이용한 반도체장치의 제조 방법

Country Status (2)

Country Link
US (1) US20050136628A1 (ko)
KR (1) KR100691002B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232718A (ja) * 1988-03-11 1989-09-18 Fujitsu Ltd 半導体装置の製造方法
US5196361A (en) * 1991-05-15 1993-03-23 Intel Corporation Method of making source junction breakdown for devices with source-side erasing
KR19990005828A (ko) * 1997-06-30 1999-01-25 김영환 Pmosfet 내의 소오스/드레인의 p-n 얕은 접합 형성방법
KR20020002879A (ko) * 2000-06-30 2002-01-10 박종섭 시모스(ｃｍｏｓ) 트랜지스터의 제조 방법
KR20020003722A (ko) * 2000-06-30 2002-01-15 박종섭 반도체소자의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966623A (en) * 1995-10-25 1999-10-12 Eastman Kodak Company Metal impurity neutralization within semiconductors by fluorination
US6693001B2 (en) * 1997-03-14 2004-02-17 Renesas Technology Corporation Process for producing semiconductor integrated circuit device
TW389995B (en) * 1998-06-03 2000-05-11 United Microelectronics Corp Method of manufacturing high-voltage metal-oxide-semiconductor device
KR100275962B1 (ko) * 1998-12-30 2001-02-01 김영환 반도체장치 및 그의 제조방법_
US6191052B1 (en) * 1999-01-25 2001-02-20 Taiwan Semiconductor Manufacturing Company Method for fabricating an ultra-shallow junction with low resistance using a screen oxide formed by poly re-oxidation in a nitrogen containing atmosphere
KR100398041B1 (ko) * 2000-06-30 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 에피 채널 형성 방법
JP2002100746A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6730583B2 (en) * 2000-10-26 2004-05-04 Hynix Semiconductor Inc. Method for fabricating semiconductor device
JP4012382B2 (ja) * 2001-09-19 2007-11-21 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6924517B2 (en) * 2003-08-26 2005-08-02 International Business Machines Corporation Thin channel FET with recessed source/drains and extensions

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232718A (ja) * 1988-03-11 1989-09-18 Fujitsu Ltd 半導体装置の製造方法
US5196361A (en) * 1991-05-15 1993-03-23 Intel Corporation Method of making source junction breakdown for devices with source-side erasing
KR19990005828A (ko) * 1997-06-30 1999-01-25 김영환 Pmosfet 내의 소오스/드레인의 p-n 얕은 접합 형성방법
KR20020002879A (ko) * 2000-06-30 2002-01-10 박종섭 시모스(ｃｍｏｓ) 트랜지스터의 제조 방법
KR20020003722A (ko) * 2000-06-30 2002-01-15 박종섭 반도체소자의 제조방법
KR100399942B1 (ko) * 2000-06-30 2003-09-29 주식회사 하이닉스반도체 반도체소자의 제조방법

Also Published As

Publication number Publication date
US20050136628A1 (en) 2005-06-23
KR20050064200A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
JP4708563B2 (ja) 薄くドープされたドレイントランジスタの有効なチャネル長さを減じる方法およびトランジスタを形成する方法
US5360749A (en) Method of making semiconductor structure with germanium implant for reducing short channel effects and subthreshold current near the substrate surface
US5909622A (en) Asymmetrical p-channel transistor formed by nitrided oxide and large tilt angle LDD implant
US5744371A (en) Asymmetrical p-channel transistor having a boron migration barrier and LDD implant only in the drain region
US6297098B1 (en) Tilt-angle ion implant to improve junction breakdown in flash memory application
US5893739A (en) Asymmetrical P-channel transistor having a boron migration barrier and a selectively formed sidewall spacer
US5985724A (en) Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer
US5783458A (en) Asymmetrical p-channel transistor having nitrided oxide patterned to allow select formation of a grown sidewall spacer
US20150155382A1 (en) Well Implant Through Dummy Gate Oxide In Gate-Last Process
US5963809A (en) Asymmetrical MOSFET with gate pattern after source/drain formation
KR100691002B1 (ko) 반도체 공정에서의 이온 주입 방법 및 이를 이용한 반도체장치의 제조 방법
CN111463284B (zh) N型fet及其制造方法
KR100233558B1 (ko) 반도체 소자의 제조방법
US6043533A (en) Method of integrating Ldd implantation for CMOS device fabrication
KR100567063B1 (ko) 반도체 공정에서의 이온 주입 방법
JP2800316B2 (ja) Ｍｏｓ形トランジスタの製造方法
US5930592A (en) Asymmetrical n-channel transistor having LDD implant only in the drain region
KR100466193B1 (ko) 반도체 메모리 소자의 제조 방법
JPH0818047A (ja) Ｍｉｓｆｅｔおよびその製造方法
KR100904421B1 (ko) 반도체 메모리 소자의 제조방법
US6833297B1 (en) Method for reducing drain induced barrier lowering in a memory device
KR20050108197A (ko) 엔모스 트랜지스터 형성방법
KR200177072Y1 (ko) 트랜지스터의 구조
KR100447432B1 (ko) 모스 트랜지스터의 제조 방법
KR100717504B1 (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060216

Effective date: 20070130

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee