KR100233558B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100233558B1
KR100233558B1 KR1019960026296A KR19960026296A KR100233558B1 KR 100233558 B1 KR100233558 B1 KR 100233558B1 KR 1019960026296 A KR1019960026296 A KR 1019960026296A KR 19960026296 A KR19960026296 A KR 19960026296A KR 100233558 B1 KR100233558 B1 KR 100233558B1
Authority
KR
South Korea
Prior art keywords
threshold voltage
insulating film
ion
substrate
active region
Prior art date
Application number
KR1019960026296A
Other languages
English (en)
Other versions
KR980006490A (ko
Inventor
김재갑
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960026296A priority Critical patent/KR100233558B1/ko
Priority to TW086108423A priority patent/TW416113B/zh
Priority to JP9183142A priority patent/JPH1070272A/ja
Priority to GB9713545A priority patent/GB2314973B/en
Priority to DE19727491A priority patent/DE19727491A1/de
Priority to CNB971138710A priority patent/CN1136613C/zh
Publication of KR980006490A publication Critical patent/KR980006490A/ko
Application granted granted Critical
Publication of KR100233558B1 publication Critical patent/KR100233558B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 낮은 문턱전압을 갖는 N모스에서 문턱전압 조절시 게이트 전극 하부의 필드 절연막 주위에 발생되는 불순물 결핍층에 의한 누설전류 발생을 방지하여, 소자의 특성을 향상시킬 수 있는 반도체 소자 및 그의 제조방법을 제공한다.
본 발명에 따라, 반도체 기판 상에 필드 절연막을 형성하여, 낮은 문턱전압을 갖는 N모스 트랜지스터의 액티브 영역을 정의하고, 낮은 문턱전압을 갖는 N모스 트랜지스터를 제외한 기판에 상기 액티브 영역의 게이트 예정영역 하부의 상기 필드 절연막 주변을 둘러싸도록 P웰을 형성한다. 그런 다음, 기판으로 N 모스용 문턱전압 조절이온을 주입하고, 반도체 기판 상에 게이트 절연막 및 게이트 전극을 순차적으로 형성한다.또한, 문턱 전압은 B이온을 10 내지 50KeV의 에너지와 5x1011~5x1012ion/㎠의 농도로 이온주입하거나, BF3이온을 약 30 내지 80KeV의 에너지와 5x1011~5x1012ion/㎠의 농도로 이온주입하여 조절한다.

Description

반도체 소자의 제조방법
제1도는 종래의 N모스 트랜지스터의 평면도.
제2(a)도 및 제2(b)도는 종래의 N모스 트랜지스터의 제조방법을 설명하기 위한 도면.
제3도는 본 발명의 N모스 트랜지스터의 평면도.
제4(a)도 및 제4(b)도는 본 발명의 제1실시예에 따른 N모스 트랜지스터의 제조방법을 설명하기 위한 도면.
제5(a)도 및 제5(b)도는 본 발명의 제2실시예에 따른 N모스 트랜지스터의 제조방법을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 필드 절연막
3 : 게이트 절연막 4 : 게이트 전극
9 : 불순물 결핍층 10 : P웰
11 : 문턱 전압 조절 불순물 A : 액티브 영역
100 : 스크린 절연막 10A : P형 불순물층
[발명의 기술분야]
본 발명의 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 낮은 문턱전압(Vt)을 갖는 N모스 트랜지스터의 제조방법에 관한 것이다.
[종래 기술]
일반적으로 반도체 소자의 고집적화 및 복잡화에 따라 집적 회로의 특수한 성능이 요구되며, 그중의 하나로서, 특정 영역에 문턱 전압이 상대적으로 낮은 N모스 트랜지스터(이하, N모스) 사용하므로써, 소오스/드레인 사이의 전압 강하를 최소화하고, 모스 트랜지스터의 특성을 향상시킴으로써, 반도체 소자의 기능이 향상된다.
여기서, 문턱전압이란, 곧 턴온(turn on) 전압을 의미하여, 모스 트랜지스터의 게이트 전압이 문턱 전압보다 클 경우, 모스 트랜지스터가 턴온된다.
이때, 턴 온 전압은 구동 전류의 최대화를 이룩하기 위하여, 가능한 작은 것이 바람직하다.
제1도는 종래의 낮은 문턱전압을 갖는 N모스의 평면도로서, 낮은 문턱전압을 갖는 N모스 트랜지스터의 액티브 영역(A)이 필드 절연막(2; 제2도 참조)에 의해 정의되고, 액티브 영역(A)을 제외한 기판에 P웰(10)이 형성된다. 액티브 영역(A)의 중앙 상부에 게이트 전극(4)이 형성된다. 이때, 필드 절연막(2)은 P웰(10)상에 형성되므로, P웰(10)을 점선으로 표시하였다.
제2(a)도 및 제2(b)도는 제1도의 II-II′선에 따른 단면도로서, 제2(a)도 및 제2(b)도를 참조하여, 종래의 낮은 문턱전압을 갖는 N모스의 제조방법을 설명한다.
제2(a)도를 참조하면, P형의 반도체 기판(1)에 이온주입 및 장시간의 확산 공정으로 P웰(10)을 형성하고, 필드 절연막(2)을 형성하여 낮은 문턱전압을 갖는 N모스의 액티브 영역(A)을 정의한다. 이어서, 전체 구조물 상부에 이후에 진행될 이온 주입 공정으로 인한 기판을 보호하기 위하여 스크린 절연막(100)을 형성한다.
제2(b)도를 참조하면, 기판(1)으로 N모스 문턱전압 조절용 P형 불순물 이온(11)을 주입하여 문턱전압을 조절한다. 그런 다음, 스크린 산화막을 제거하고, 그 상부에 게이트 절연막(3) 및 게이트 전극(4)을 형성한다.
[발명이 이루고자 하는 기술적 과제]
그러나, 문턱전압 조절을 위한 P형 불순물 이온(11)의 주입시, 필드 절연막(2)에 의해, 제2(a)도에 도시된 바와 같이, 게이트 전극(4) 하부의 필드 절연막(2) 주변의 액티브 영역(A)에 불순물 결핍층(9)이 형성되어, 이후 누설전류를 야기시켜 소자의 특성을 저하시킨다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 낮은 문턱전압을 갖는 N모스에서 문턱전압 조절시 게이트 전극 하부의 필드 절연막 주위에 발생되는 불순물 결핍층에 의한 누설전류 발생을 방지하여, 소자의 특성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
[발명의 구성 및 작용]
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 제1실시예에 따라, 반도체 기판 상에 필드 절연막을 형성하여, 낮은 문턱전압을 갖는 N모스 트랜지스터의 액티브 영역을 정의하고, 낮은 문턱전압을 갖는 N모스 트랜지스터를 제외한 기판에 상기 액티브 영역의 게이트 예정영역 하부의 상기 필드 절연막 주변을 둘러싸도록 P웰을 형성한다. 그런 다음, 기판으로 N 모스용 문턱전압 조절이온을 주입하고, 반도체 기판 상에 게이트 절연막 및 게이트 전극을 순차적으로 형성한다.
또한, 문턱 전압은 B이온을 10 내지 50KeV의 에너지와 5x1011~5x1012ion/㎠의 농도로 이온주입하거나, BF3이온을 약 30 내지 80KeV의 에너지와 5x1011~5x1012ion/㎠의 농도로 이온주입하여 조절한다.
또한, 본 발명의 제2실시예에 따라, 반도체 기판에 P웰을 형성하고, P웰이 형성된 기판 상에 필드 절연막을 형성하여 낮은 문턱전압을 갖는 N모스 트랜지스터의 액티브 영역을 정의한다. 그런 다음, 액티브 영역을 제외한 P웰에 상기 액티브 영역의 게이트 예정영역 하부의 필드 절연막 주변을 둘러싸도록 P형 불순물층을 형성하고, 기판 상에 게이트 절연막 및 게이트 전극을 순차적으로 형성한다.
또한, P형 불순물층은 B 이온을 약 60 내지 150KeV의 에너지와 1x1012~1x1013ion/㎠의 농도로 이온주입하여 형성하고, P웰은 B이온을 약 50 내지 150KeV의 에너지와 5x1012~5x1013ion/㎠의 농도로 이온주입한 후 확산하여 형성한다.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
제3도는 본 발명의 제1실시예에 따른 N모스 트랜지스터의 평면도이다.
제3도를 참조하면, 낮은 문턱전압을 갖는 N모스 트랜지스터의 액티브 영역(A)이 정의되고, 액티브 영역(A)의 중앙에 게이트(4)가 배치된다. 또한, 본 발명에서는 P웰(10)이 게이트(4) 하부의 액티브 영역(A)으로 일부분 확장되어 형성된다. 이에 따라, 제3도에 도시되지는 않았지만, 게이트 전극(4) 하부의 필드 절연막이 P웰(10)에 의해 둘러싸이게 된다.
제4(a)도 및 제4(b)도는 본 발명의 제1실시예에 따른 N모스 트랜지스터의 제조방법을 설명하기 위한 도면으로서, 제3도의 IV-IV′ 선에 따른 단면도이다.
제4(a)도를 참조하면, 반도체 기판(1)의 예정된 영역에 필드 절연막(2)을 형성하여 낮은 문턱전압을 갖는 N모스 트랜지스터의 액티브 영역(A)을 정의한다. 그런 다음, 액티브 영역(A)에 스크린 절연막(100)을 형성하고, P웰용 마스크를 이용하여, 낮은 문턱전압을 갖는 N모스 영역을 제외한 기판(1)에 P웰(10)을 형성한다. 이때, P웰(10)은 제4(a)도에 도시된 바와 같이, 낮은 문턱전압을 갖는 N모스 트랜지스터의 액티브 영역(A)의 게이트 예정 영역 하부의 필드 절연막(2) 주변을 둘러싸도록 형성한다.
제4(b)도를 참조하면, 스크린 절연막(100; 제4(a)도 참조)을 이용하여, 기판(10)으로 N모스 문턱전압조절용 P형 불순물 이온(11)을 주입하여, N모스의 문턱전압을 조절한다. 예컨대, P형 불순물 이온(11)은 B(boron) 또는 BF3로서, 바람직하게 본 발명의 낮은 문턱전압을 갖는 N모스 트랜지스터의 문턱전압이 약 0.2 내지 0.4V가 되도록 B을 약 10 내지 50KeV의 에너지와 5x1011~5x1012ion/㎠의 농도로 이온주입하거나, BF3를 약 30 내지 80KeV의 에너지와 5x1011~5x1012ion/㎠의 농도로 이온주입한다. 이때, 액티브 영역(A)의 필드 절연막(2) 주변을 둘러싸도록 형성된 P웰(10)에 의해, 불순물 결핍층 형성이 방지된다.
그리고 나서, 스크린 절연막(100)을 제거하고, 기판 전면에 게이트 절연막(3)을 형성한다. 그런 다음, 게이트 절연막(3) 상부에 게이트 전극용 물질막을 증착하고 패터닝하여 게이트 전극(4)을 형성한다.
상기한 바와 같이, 낮은 문턱전압을 갖는 N모스 트랜지스터의 게이트 전극(4) 하부의 액티브 영역(A)으로 P웰(10)을 일부분 확장시켜 게이트 전극(4) 하부의 필드 절연막(2)을 둘러싸도록 형성함으로써, 문턱전압 조절을 위한 불순물 이온의 주입시, 필드 절연막(2) 주변에 발생되는 불순물 결핍층 형성이 방지된다. 이에 따라, 불순물 결핍층에 의해 야기되는 누설 전류 발생이 효과적으로 방지되어, 결국 소자의 특성이 향상된다.
한편, 제5(a)도 및 제5(b)도는 본 발명의 제2실시예에 따른 낮은 문턱전압을 갖는 NMOS 트랜지스터의 제조방법으로서, 상기 제1실시예와는 달리 낮은 문턱전압을 갖는 NMOS 트랜지스터를 P웰에 형성하는 방법을 나타낸다.
제5(a)도를 참조하면, 반도체 기판(1)의 N모스 예정 영역에 P웰(10)을 형성한다. 이때, P웰(10)은 낮은 문턱전압을 갖는 N모스의 문턱전압이 약 0.2 내지 0.4V정도가 되도록, B을 약 50 내지 150KeV의 에너지와 5x1012~5x1013ion/㎠의 농도로 이온주입한 후 확산하여 형성한다. 그런 다음,기판(1) 상에 필드 절연막(2)을 형성하여, 낮은 문턱전압을 갖는 N모스 트랜지스터의 액티브 영역(A)을 정의한다. 그런 다음, 액티브 영역(A)에 스크린 절연막(100)을 형성한다.
제5(b)도를 참조하면, 딥(deep)용 P형 불순물층용 마스크를 이용하여, 낮은 문턱전압을 갖는 N모스 영역을 제외한 P웰(10)에 P형 불순물층(10A)을 형성한다. 이때, P형 불순물층(10)은 제5(b)도에 도시된 바와 같이, 낮은 문턱전압을 갖는 N모스 트랜지스터의 액티브 영역(A)의 게이트 예정영역 하부의 필드 절연막(2) 주변을 둘러싸도록 형성한다. 바람직하게, P형 불순물층(10A)은 약 60 내지 150KeV의 에너지와 1x1012~1x1013ion/㎠의 농도로 P형 불순물을 이온주입하여 형성한다.
그리고 나서, 스크린 절연막(100)을 제거하고, 기판 전면에 게이트 절연막(3)을 형성한다. 그 후, 게이트 절연막(3) 상에 게이트 전극용 물질막을 증착하고 패터닝하여 게이트 전극(4)을 형성한다.
[발명의 효과]
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 낮은 문턱전압을 갖는 N모스 트랜지스터의 게이트 전극 하부의 액티브 영역으로 P웰을 일부분 확장시켜 게이트 전극 하부의 필드 절연막을 둘러싸도록 형성함으로써, 문턱전압 조절을 위한 불순물 이온의 주입시, 필드 절연막 주변에 발생되는 불순물 결핍층 형성이 방지된다. 이에 따라, 불순물 결핍층에 의해 야기되는 누설 전류 발생이 효과적으로 방지되어, 결국 소자의 특성이 향상된다.

Claims (7)

  1. 반도체 기판 상에 필드 절연막을 형성하여, 낮은 문턱전압을 갖는 N모스 트랜지스터의 액티브 영역을 정의하는 단계; 상기 낮은 문턱전압을 갖는 N모스 트랜지스터를 제외한 기판에 상기 액티브 영역의 게이트 예정영역 하부의 상기 필드 절연막 주변을 둘러싸도록 P웰을 형성하는 단계; 및 상기 기판 상에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 P웰을 형성하는 단계와 상기 게이트 절연막 및 게이트 전극을 형성하는 단계 사이에, 상기 기판으로 N모스용 문턱전압 조절이온을 주입하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서, 상기 문턱 전압 조절이온을 주입하는 단계는 B이온을 10 내지 50KeV의 에너지와 5x1011~5x1012ion/㎠의 농도로 이온주입하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제2항에 있어서, 상기 문턱 전압 조절이온을 주입하는 단계는 BF3이온을 약 30 내지 80KeV의 에너지와 5x1011~5x1012ion/㎠의 농도로 이온주입하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 반도체 기판에 P웰을 형성하는 단계; 상기 P웰이 형성된 기판 상에 필드 절연막을 형성하여 낮은 문턱전압을 갖는 N모스 트랜지스터의 액티브 영역을 정의하는 단계; 상기 액티브 영역을 제외한 상기 P웰에 상기 액티브 영역의 게이트 예정영역 하부의 상기 필드 절연막 주변을 둘러싸도록 P형 불순물층을 형성하는 단계; 및 상기 기판상에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제5항에 있어서, 상기 P형 불순물층은 B이온을 약 60 내지 150KeV의 에너지와 1x1012~1x1013ion/㎠의 농도로 이온주입하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제5항에 있어서, 상기 P웰은 B 이온을 약 50 내지 150KeV의 에너지와 5x1012~5x1013ion/㎠의 농도로 이온 주입한 후 확산하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019960026296A 1996-06-29 1996-06-29 반도체 소자의 제조방법 KR100233558B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019960026296A KR100233558B1 (ko) 1996-06-29 1996-06-29 반도체 소자의 제조방법
TW086108423A TW416113B (en) 1996-06-29 1997-06-17 Semiconductor device and its fanufacturing method
JP9183142A JPH1070272A (ja) 1996-06-29 1997-06-24 半導体装置及びその製造方法
GB9713545A GB2314973B (en) 1996-06-29 1997-06-26 Semiconductor device and its manufacturing method
DE19727491A DE19727491A1 (de) 1996-06-29 1997-06-27 Halbleitervorrichtung und Verfahren zu deren Herstellung
CNB971138710A CN1136613C (zh) 1996-06-29 1997-06-28 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026296A KR100233558B1 (ko) 1996-06-29 1996-06-29 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR980006490A KR980006490A (ko) 1998-03-30
KR100233558B1 true KR100233558B1 (ko) 1999-12-01

Family

ID=19465048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026296A KR100233558B1 (ko) 1996-06-29 1996-06-29 반도체 소자의 제조방법

Country Status (6)

Country Link
JP (1) JPH1070272A (ko)
KR (1) KR100233558B1 (ko)
CN (1) CN1136613C (ko)
DE (1) DE19727491A1 (ko)
GB (1) GB2314973B (ko)
TW (1) TW416113B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304354B2 (en) * 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods
US8278719B2 (en) 2005-10-14 2012-10-02 Silicon Space Technology Corp. Radiation hardened isolation structures and fabrication methods
JP4288355B2 (ja) * 2006-01-31 2009-07-01 国立大学法人北陸先端科学技術大学院大学 三値論理関数回路
WO2007108104A1 (ja) * 2006-03-20 2007-09-27 Fujitsu Limited 半導体装置及びその製造方法
JP2009267027A (ja) * 2008-04-24 2009-11-12 Seiko Epson Corp 半導体装置及びその製造方法
US10038058B2 (en) 2016-05-07 2018-07-31 Silicon Space Technology Corporation FinFET device structure and method for forming same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425438A (en) * 1987-07-21 1989-01-27 Sony Corp Manufacture of semiconductor device
JPH0235778A (ja) * 1988-07-26 1990-02-06 Seiko Epson Corp 半導体装置
US5525823A (en) * 1992-05-08 1996-06-11 Sgs-Thomson Microelectronics, Inc. Manufacture of CMOS devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2084794B (en) * 1980-10-03 1984-07-25 Philips Electronic Associated Methods of manufacturing insulated gate field effect transistors
JPH0693494B2 (ja) * 1984-03-16 1994-11-16 株式会社日立製作所 半導体集積回路装置の製造方法
JPS61292358A (ja) * 1985-06-19 1986-12-23 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JPS62200767A (ja) * 1986-02-28 1987-09-04 Toshiba Corp Ｍｏｓ型半導体装置
US5396096A (en) * 1992-10-07 1995-03-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
US5432107A (en) * 1992-11-04 1995-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor fabricating method forming channel stopper with diagonally implanted ions
JPH07135317A (ja) * 1993-04-22 1995-05-23 Texas Instr Inc <Ti> 自己整合型シリサイドゲート

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425438A (en) * 1987-07-21 1989-01-27 Sony Corp Manufacture of semiconductor device
JPH0235778A (ja) * 1988-07-26 1990-02-06 Seiko Epson Corp 半導体装置
US5525823A (en) * 1992-05-08 1996-06-11 Sgs-Thomson Microelectronics, Inc. Manufacture of CMOS devices

Also Published As

Publication number Publication date
GB2314973B (en) 2001-09-19
DE19727491A1 (de) 1998-01-02
KR980006490A (ko) 1998-03-30
TW416113B (en) 2000-12-21
JPH1070272A (ja) 1998-03-10
CN1173739A (zh) 1998-02-18
CN1136613C (zh) 2004-01-28
GB9713545D0 (en) 1997-09-03
GB2314973A (en) 1998-01-14

Similar Documents

Publication Publication Date Title
US6525377B1 (en) Low threshold voltage MOS transistor and method of manufacture
US7422948B2 (en) Threshold voltage adjustment for long channel transistors
KR100271949B1 (ko) 마이크론이하의초미세씨모오스디바이스에서역의숏-채널효과를인위적으로유도하는반도체장치제조방법
US5134447A (en) Neutral impurities to increase lifetime of operation of semiconductor devices
JP3194596B2 (ja) Ｍｏｓトランジスタを半導体ウエハ上にｖｌｓｉ構造に形成するための改良された方法
KR100302648B1 (ko) 반도체장치및그제조방법
US4839301A (en) Blanket CMOS channel stop implant employing a combination of n-channel and p-channel punch-through implants
US5770880A (en) P-collector H.V. PMOS switch VT adjusted source/drain
KR100233558B1 (ko) 반도체 소자의 제조방법
GB2383189A (en) Method of tilted ion implantation using partially transmissive mask
KR20010067470A (ko) 반도체 장치 및 그의 제조 방법
JPH10214970A (ja) 半導体装置およびその製造方法
KR100308653B1 (ko) 반도체소자의 ｂｉｌｌｉ 구조의 웰 형성방법
KR0155825B1 (ko) 오프셋 게이트-드레인 구조를 갖는 박막 트랜지스터 및 그 제조방법
JPH05235346A (ja) 半導体装置及びその製造方法
KR100219063B1 (ko) 반도체 소자 제조방법
KR100628241B1 (ko) 반도체 소자의 제조 방법
JP3503292B2 (ja) 半導体装置の製造方法
KR100260042B1 (ko) 트랜지스터제조방법
KR100717504B1 (ko) 반도체 장치 제조 방법
US20040043571A1 (en) Buried-channel transistor with reduced leakage current
KR100252910B1 (ko) 반도체 소자의 제조 방법
KR20000045327A (ko) 반도체소자 제조방법
KR100370118B1 (ko) 반도체소자의웰제조방법
KR100537272B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 17

EXPY Expiration of term