TW416113B - Semiconductor device and its fanufacturing method - Google Patents

Description

經濟部中央標準局員工消费合作社印裝 416113 at - B7 五、發明説明（） 《發明之範圍》 本發明係關於半導體元件及其製造方法，尤其關於— 種具有低臨界電壓的MOS半導體及其製造方法者。 《發明之背景》 隨著半導體元件的更高度積體化與其作用的更加複雜 化，對於其更具特殊的作用的要求亦愈殷切。為此目的， 一種具有較低臨界電壓的MOS電晶體乃被利用為減低源極 與汲極間電壓及強化MOS電晶體電氣特性之用，結果半導 體元件的作用就被強化了。 為了達成使NMOS電晶體具有低臨界電壓的目的，在 形成一 NMOS電晶體的過程中可控制臨界電壓的卩型雜質離 子經計算後才滲入座内以減mNM0S電晶體的臨界電壓。 由於增加了滲入的P型雜質離子，電子的活動力減小了。 加之，用以控制臨界電壓的p型雜質離子注入於未具p _原始P型半導體基座中，致使NM〇s電晶體的臨界電壓 降低了。亦即由於在原始P型基座内p型雜質離子的濃度低 於續者，在原始基座内形成的NM0S電晶體較之形成於p 阱内的NMOS電晶體具有較低的臨界電壓。 第為具有較低臨界電壓_M0S電晶體的頂視圖。 如第I圖所示’具有低臨界電壓的電晶體體的活 動區A及界定於原始P型基座上（未標示）。一卩味挪成於 離活動區A-紋間隔之處，致使環繞活動區a形成一7活動 區A 閑道5横過該f活動區A與A%延伸至的某部 分，形成於活動區Α與Α，上。 ----------¢------V (請4·聞讀背卸之注意事項异填寫本頁) 本紙張尺度賴t CNS ) A4_ ( 21GX297公釐） 416113 經濟部中央標準局負工消費合作社印製 A7 B7 五、發明説明（） 第2圖為沿第1圖中線段U_U，切開的剖面圖，説明具 有低臨界電壓的半導體元件的製造方法者。 如第2圖所不，一場氧化物層2形成於原始P型半導體 基座1上。一P阱3形成於基座丨内，但具有低臨界電壓的 NMOS電晶體區除外，結果可界定活動區a與A_。用以控 制臨界電壓的P型雜質10注入基座丨内。一閘絕緣層4乃形 成於活動區A上。一閘道5形成在基座丨上。N型雜質離子注 入閘道5兩側的活動區A内以形成源極與汲極（未標示）。 在NMOS電晶體中，p型雜質離子的一空乏層2〇形成 於閉道5下之場氧化物層3再下面的活動區A，内，係在調整 臨界電壓用的P型雜質離子1〇注入基座丨内後。在電 晶體動作期間i乏層20在源極與没極之間產生—淺漏電 流，以致降低元件的電氣特性。 《發明之總論》 因此本發明乃導向於開發一種可實質上改正這些傳統 技術上的限制與缺點所造成的種種問題的M〇s電晶體及其 製造方法。 a 本發明之目的之一乃在提供— M〇s電晶體及其製造方 法，孩MOS電晶體具有低臨界電壓，可以防止因在活動區 内雜質空乏層引起的洩漏電流。 為了達成這些優點並符合下揭實施例中廣泛描述的本 發明目的，於此提供的低臨界電壓半導體元件包含：一具 有既定導㈣的轉體基座；-形成於基座的場絕緣 層；一由場絕緣層所界定於基座内的活動區；一雜質區， ____ 4 本紙張尺度ϋ用中關家_ (CNS >八4胁（21()><297公羡） . 裝 訂 (請先閱讀背面之注意事項再填寫本頁) 416113 A7 ^^______B7_ 五、發明~~ 一 ^乃環繞場_層形成於基座内，並具有相同於基座的導 賴於基座上關_層；及—賴於閘與場絕 緣層上的閘道圖型。 為了達成這些優點並符合下揭實施例中廣泛描述的本 發明目的，在此提供的低臨界電壓半導體元件製造方法中 所包含的步驟有：藉形成-場絕緣層於具有既定導電型的 +導體基座上，以界定-活動區；形成一具有其導電型相 同於基厓的雜質區於基座内，並環繞於場絕緣層下；注入 臨界电壓調整離子於基座内；形成一閘道絕緣層於基座 上，及开;j成一閘道圖型於閘道絕緣層與場絕緣層上。 所須聲明者，上揭之-般描述與下文中之詳細描述乃 舉例説明而已，且為申請專利範圍項目提供更進一步的 説者。 《圖示之簡單説明》 以下所附圖面可有助於對本發明更進一步之明瞭，且 形成本發明説明書及實施例描述之一部分，這些圖示配合 本説明書可明白解釋本發明之原理，所附圖面為： 第1圖為具有低臨界電壓的傳晶體頂視圖； 經濟部中央標隼局員工消費合作社印裝 -------.---------1Τ (請先閲讀背面之注f項-S填寫本頁) 第2圖為具有低臨界電壓的傳統1^^1〇8電晶體的剖面 圖； 第3圖為本發明具有低臨界電壓的NMOS電晶體在一實 施例中的頂視圖； ' 第4Α至4C圖為説明本發明具有低臨界電壓的nm〇s電 晶體製造過程在一實施例中的剖面圖；及 本紙張纽il财關家標準{ CNS )八4祕（210^^7公麥） 416113 A7 B7 五、發明説明（ 第5A與5B圖為説明本發明具有低臨界電壓的NMOS電 晶體製造過程在另一實施例中的剖面圖。/* 《圖式中元件與名稱對照》 第1圖 3 A， 第2圖 P阱 閘道 活動區 :活動區 2:場氧化物 1 :基座 4:閘絕緣層 10 : P型雜質 20 :空乏層 第3圖： AA :活動區 AA\突出部 35 閘道 33 : Pi9f 第4A〜4C圖： 32 :場氧化物層 31 :原始P型電晶體基座 100 : P型雜質離子 90 :屏幕絕緣層 33 : P阱 34 :閘道緣層 第5圖： 51 :原始P型電晶體基座 52 : P阱 53 :場氧化物層 54 :屏幕絕緣層 55a、55b : P型雜質區 56 :閘道絕緣層 57 :閘道 AA :活動區 装 訂 線 (-請先閱讀背面之注意事項再填寫本頁) M濟部中央標準局員工消費合作社印製 例 AA’ ：突出部 《較佳具體實施例之詳細説明》 茲參照所附圖面，詳細説明本發明之較佳具體實施 本绝張尺度適用中國國家標準（CXS ) A4規格（2iOx 297公釐） 416113 A7 B7 五、發明説明（） ~~ 如第3圖所示，—具有低臨界壓的NMOS電晶體的活動 區AA被界定於—原始P型電晶體基仙（未標示） 活動區AA的突出部AAI在活動gAA中央部分祕突出。 具有既定部分與活動區从的突出部重疊，而與活動區AA 保持既定關隔形成於基座上。有—閘道35延伸到活動區 AA的中央部分的突出部AA，與p㈣上。意即活動區八八的 既定部分延伸至閘道35下的p併33。 第4八至4<：圖為第3圖沿線段IV-IVf截下的剖面圖。本 發明之NMOS電晶體製造it程現在參照第从至化圖説明如 下： 、如第4A圖所示，場氧化物層32形成於原始？型電晶體 基座31的既定區以界定具有低臨界電壓的]^]^〇5電晶體的 活動區AA。於此，如圖中活動區六八所示，部分的場氣化 物層32係以互相間保持較大的間隔形成，結果它們以既定 的距離較傳統的活動區A與A'更為突出。因此形成一屏幕 絕緣層90於基座上。 如第4B圖所示’ p阱33形咸於基座内以包含活動區， 亦即如第.3圖的突出部AA，其突出而環繞場氧化物層32。 然後調整臨界電壓用P型雜質離子丨00，最好是B離子以5χ 10"至5Χ10!2離子/cm2的濃度，1〇〜5〇kev的能量注竹於 活動區AA與AA·。另外BF2離子亦可以5X 10"到5X 1012 離子/cm2的濃度，30〜80kev的能量注入。結果臨界電壓變 成大約0.2〜0.4V。 本纸任尺度適用中國國家標準（CWS ) A*t規格（2ΙΟΧ 297公釐〉 ----------1衣------1T------坡： ί請先閏讀背面之注意事項再填寫本頁) 毯濟部中央榡準局員工消費合作枉印製 經濟部中央標準局貝工消費合作社印繁 A7 --*'— ---- B7 五、發明説明（） 如第4C圖所示，屏幕氧化物層9〇已被移去，而閘道絕 緣層34形成於部分基座31上。閘道35乃形成於基座上。 本發明的此一實施例中，在NMOS電晶體閘道35下場 氧化層32下之活動區aa延伸至P阱33。由是P型雜質離子 在原始P型基座31的活動區aa的空乏情形乃得以防止，該 原始P型基座31的P型雜質離子的濃度係低於!>阱33者。 第5A與5B圖表示本發明NMOS電晶體在另一實施例沿 第3圖的線段ΙΠ-ΙΙΙ，所截的剖面圖。茲後所描述者為具有較 低臨界電壓的NMOS電晶體在其p阱形成於基座上的情形時 之製造方法。 如第5A圖所示，P型雜質離子，最好是]3離子被注入於 原始P型電晶體基座51内，該處正是NMOS電晶體將以5X 10"到5χ ίο”離子/公分之離子濃度與5〇〜15〇kev之能量 而形成之處。邇後以擴散過程形成？阱52。因此NM〇s電 晶體的臨界電壓乃大約0.2〜〇·4ν。一場氧化層53形成於p 阱52上以界定活動區aa。於此，如圖中所示之活動區 AA，由於部分場氧化層53係互相以較大間隔形成，結果其 乃以較傳統活動區A與A’為大的既定距離延伸。狄後—展 幕絕緣層54形成於基座。 … 如第5B·示，P卿質區55a與说藉離子注入法環 繞場氧化物層53形成並包含活動區八八的突出部AA〜離子 的汪入係以1 X 10丨2至丨X丨〇13離子/cm2的濃度與⑼〜 150kev的能量完成P型雜質離子，最好是b離子的注入。於 此，P型雜質區55a與5Sb並非形成於活動區AA (參照第3 ICk張尺度適用中國囷家標準（CNS規格（2!ΟΧ 297公釐> ---------------ir------線 ί請先閱讀背面之注意事項再填寫本頁) Α7 Β7 五 '發明説明（ 圖）的既定的源極與汲極。亦即活動區AA的凸出部入八，係 由P型雜質區55a與55b而成。屏幕氧化物層54被移走，而 閘遒絕緣層56乃形成於活動區八八之上。一閘道57形成於 基座51上〇 ' 曰本發明之此一實施例中，在NMOS電晶體的閘道57下 場氧化物層53下的活動區ΑΑ延伸至ρ型雜質區。由是，ρ 型雜質在Ρ阱的活動區ΑΑ的空乏乃得以避免，於ρ阱其？型 雜質離子濃度低於Ρ型雜質區者。 曰如上揭描述，本發明可防止在具有較低臨界電壓的電 2閘道下的賴賴產生雜_子㈣乏現心因此在 电晶體動作期間產生於源極與汲極間的洩漏電流得以避 免’結果具較低臨界電壓的電晶體的特性乃得以強化。 h、所須聲明者，該等熟習於此方面技藝人士或可對本發 明之半導體元件及其製造方法做各種修改與變更，但不脱 離本發明之精神範圍。因此本發明應涵蓋那些脱離不出附 錄的申請專利範圍及其同等事項之修改與變更。 ----------—裝------訂------線.. <請先閲讀背面之注意事項再填寫本頁) 蛵濟部中央標準局貝工消費合作ii印製 (CNS ) A4坑格（210X297公釐）

Claims (1)

1. 416ns AS B8 C8 D8 經濟部中央梯準局員工消費合作社印製 申請專利範圍 L —具有低臨界電壓的半導體元件，包括： —具有既定導電型的半導體基座； 一形成於該基座上的場絕緣層； —被孩場絕緣層界定於基座内的活動區； 一形成於基座内而環繞絕緣層的雜質區， 型與該基座所具者相同； 4⑽導電 一形成於該基座上的閘絕緣層；及 一形成於閘與場絕緣層上的閘道圖型。 低臨界電壓的半導體元件的製造方法，其包括的步 有既定導電半導體基座切咸-場絕緣層， 以界疋一活動區； 在該基座内形成—具有與該基座相同導電型之雜質區， 環繞於場絕緣層之下； ' σ 在孩基座内注入臨界電壓調整用離子 形成一閘絕緣層於該基座上；及 形成―閘道圖型於該閘絕緣層與該場絕緣層上。 3.如申請專利顧第2顿述之錄，其中麟半導體基 座係7*未滲有雜質離子之原始基座。 4’tt請專利範圍第3項所述之方法，其中所述注入臨界 1調整用離子之步驟，係藉注入濃度5 X 10丨丨到5X 1〇離子/cm2與能量10〜50kev之B離子以達成者。 10 本紙張尺㈣财s财標 —^---Μ-----裝------訂------ (請先閱讀背面之注項再填寫本頁) 416113 ΜΒ&C8 _____ D8_ 六、申請專利範圍 5·如申請專利範圍第3項所述之方法，其中所述注入臨界 電壓碉整用離子之步驟，係藉注入濃度5χ 1〇11到5>< 1012離子/cm2與能量30〜80kev之BF2離子以達成者。 6. 如申請專利範圍第2項所述之方法，其中有—阱形成於 該半導體基座内。 ' 7, 如申請專利範園第6項所述之方法，其中所述之阱係藉 注入濃度5X 1〇12到5X 1〇i3離子/cm2，與能量5〇〜i5〇kev 之B離子而形成者。 8·^申料利範圍第2項所述之方法，其中所述雜質區係 藉注入濃度5 X 1〇12到5 x 1〇13離子/cm2與能量6〇〜15〇{^ 之B離子而形成者。 (請先閔讀背面之注意事項再填寫本頁) -裝. -5 經濟部中央樣隼局員工消費合作社印製 ______ 11 本紙張认逋用 f 國CNS )J^ ( 2l〇x'297i*T