DE19727491A1 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu deren Herstellung

Info

Publication number
DE19727491A1
DE19727491A1 DE19727491A DE19727491A DE19727491A1 DE 19727491 A1 DE19727491 A1 DE 19727491A1 DE 19727491 A DE19727491 A DE 19727491A DE 19727491 A DE19727491 A DE 19727491A DE 19727491 A1 DE19727491 A1 DE 19727491A1
Authority
DE
Germany
Prior art keywords
substrate
ions
gate
threshold voltage
implanting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19727491A
Other languages
English (en)
Inventor
Jae Kap Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19727491A1 publication Critical patent/DE19727491A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung, und insbesondere einen MOS-Transistor mit einer niedrigen Schwellenspannung und ein Verfahren zu dessen Herstellung, gemäß den Patentansprüchen 1 und 2.
Weil Halbleitervorrichtungen immer stärker integriert und ihre Funktionen immer komplexer werden, müssen sie speziellere Funktionen haben. Zu diesem Zweck wird ein MOS-Transi­ stor mit relativ geringen Schwellenspannungen eingesetzt, um die Spannung zwischen Source und Drain zu minimieren und die elektrischen Eigenschaften des MOS-Transistors zu verbessern, so daß die Funktion der Halbleitervorrichtung verbessert wird.
Um einen NMOS-Transistor mit einer niedrigen Schwellenspannung zu erhalten, wird ein NMOS-Transistor ausgebildet und Verunreinigungsionen vom P-Typ zur Regelung der Schwellenspannung werden in ein Substrat zahldotiert, um die Schwellenspannung des NMOS-Transistors herabzusetzen. Die Bewegungsfähigkeit der Elektronen wird jedoch wegen der Zunahme der dotierten Verunreinigungsionen vom P-Typ verkleinert.
Darüber hinaus werden Verunreinigungsionen vom P-Typ zur Regelung der Schwellen­ spannung in das anfänglich vorliegende Halbleitersubstrat vom P-Typ ohne P-Wanne implantiert, so daß die Schwellenspannung des NMOS-Transistors verringert wird. Weil nämlich die Konzentration der Verunreinigungsionen vom P-Typ im anfänglich vorhandenen Substrat vom P-Typ geringer ist als diejenige in der P-Wanne, hat der im anfänglich vorhandenen Substrat ausgebildete NMOS-Transistor eine relativ geringe Schwellenspannung im Vergleich mit dem NMOS-Transistor, der in der P-Wanne ausgebildet wurde.
Die Fig. 4 ist eine Aufsicht auf den NMOS-Transistor mit niedriger Schwellenspannung.
Wie in Fig. 4 dargestellt ist, ist die aktive Region A des NMOS-Transistors mit einer niedrigen Schwellenspannung auf dem anfänglich vorhandenen Substrat vom P-Typ (nicht gezeigt) definiert. Eine P-Wanne 3 wird bei einem vorbestimmten Abstand von der aktiven Region A ausgebildet, so daß eine aktive Region A′ definiert wird, welche die aktive Region A umgibt. Ein Gate 5, das das Zentrum dieser aktiven Region A und A′ durchquert und sich in einem Abschnitt zur P-Wanne 3 hin erstreckt, wird auf der aktiven Region A und A′ ausgebildet.
Die Fig. 5 ist ein Querschnitt, der entlang der Linien V-V′ der Fig. 4 abgenommen wurde, und sie stellt ein Herstellungsverfahren für eine Halbleitervorrichtung mit der niedrigen Schwellenspannung dar.
Wie in Fig. 5 gezeigt ist, wird eine Feldoxidschicht 2 auf dem anfänglich vorhandenen Halbleitersubstrat 1 vom P-Typ ausgebildet. Eine P-Wanne 3 wird auf dem Substrat 1 ausgebildet, und zwar außerhalb des Bereiches des NMOS-Transistors, der eine niedrige Schwellenspannung hat, so daß die aktive Region A und A′ definiert wird. Verunreinigungs­ ionen vom P-Typ zur Regelung der Schwellenspannung 10 werden in das Substrat 1 im­ plantiert. Eine isolierende Gateschicht 4 wird auf der aktiven Region A ausgebildet. Ein Gate 5 wird auf dem Substrat 1 ausgebildet. Verunreinigungsionen vom N-Typ werden in die aktive Region A auf beiden Seiten des Gates 5 implantiert, um eine Source und einen Drain (nicht gezeigt) auszubilden.
Beim NMOS-Transistor wird eine Verarmungsschicht 20 für die Verunreinigungsionen vom P-Typ in der aktiven Region A′ unter der Feldoxidschicht 3 unter dem Gate 5 ausgebildet, nachdem die Verunreinigungsionen vom P-Typ zur Einstellung der Schwellenspannung 10 in das Substrat 1 implantiert werden. Die Verarmungsschicht 20 erzeugt einen Verluststrom zwischen der Source und dem Drain während des Betriebes des NMOS-Transistors, so daß die elektrischen Eigenschaften der Vorrichtung verschlechtert werden.
Demgemäß richtet sich die vorliegende Erfindung auf einen MOS-Transistor und ein Verfahren zu dessen Herstellung, welcher eines oder mehrere der Probleme beseitigt, die aufgrund von Beschränkungen und Nachteilen der verwandten Technik entstehen.
Eine Aufgabe der vorliegenden Erfindung ist es, einen MOS-Transistor und ein Herstel­ lungsverfahren für diesen zur Verfügung zu stellen, wobei der MOS-Transistor niedrige Schwellenspannungen hat, um einen Verluststrom aufgrund von Verunreinigungsverarmun­ gen in einem aktiven Bereich zu verhindern.
Die der Erfindung zugrunde liegende Aufgabe wird durch die Gegenstände gemäß den Patentansprüchen 1 und 2 gelöst. Zweckmäßige Varianten des erfindungsgemäßen Verfah­ rens gehen aus den Unteransprüchen hervor.
Um diesen und andere Vorteile zu erreichen und gemäß dem Zweck der vorliegenden Erfindung, wie sie ausgeführt und im weiten Sinne beschrieben wird, zu erreichen, wird eine Halbleitervorrichtung mit niedriger Schwellenspannung zur Verfügung gestellt, welche aufweist: ein Halbleitersubstrat mit einem vorbestimmten Leitfähigkeitstyp; eine Feldisola­ tionsschicht, die auf dem Substrat ausgebildet ist, einen aktiven Bereich, der in dem Substrat durch die Feldisolationsschicht definiert wird; einen Verunreinigungsbereich, der im Substrat ausgebildet wird, um die Feldisolationsschicht zu umgeben und denselben Leitfähigkeitstyp aufweist wie das Substrat; eine isolierende Gateschicht, die auf dem Substrat ausgebildet ist; und ein Gatemuster, das auf den isolierenden Gate- und Feldschichten ausgebildet ist.
Um diese und andere Vorteile gemäß dem Zweck der vorliegenden Erfindung, wie sie ausgeführt und im weiten Sinne beschrieben wird, wird ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einer geringen Schwellenspannung zur Verfügung gestellt, das die folgenden Schritte aufweist: Definieren einer aktiven Region durch das Ausbilden einer Feldisolationsschicht auf einem Halbleitersubstrat mit einem vorbestimmten Leitfähig­ keitstyp; Ausbilden eines Verunreinigungsbereiches im Substrat mit demselben Leitfähig­ keitstyp wie das Substrat, so daß dieser die Unterseite der Feldisolationsschicht umgibt; Implantieren von Schwellenspannungs-Einstellungsionen in das Substrat; Ausbilden einer isolierenden Gateschicht auf dem Substrat; und Ausbilden eines Gatemusters auf der isolie­ renden Gateschicht und den Feldisolationsschichten.
Es versteht sich, daß sowohl die vorhergehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und darstellend sind und weitere Erläuterun­ gen der beanspruchten Erfindung zur Verfügung stellen sollen.
Die beiliegenden Zeichnungen, welche beigelegt werden, um ein besseres Verständnis der Erfindung herbeizuführen und welche in diese Beschreibung einbezogen sind sowie einen Teil von ihr bilden, stellen Ausführungsformen der Erfindung dar und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern:
In den Zeichnungen zeigen:
Fig. 1 eine Aufsicht auf einen NMOS-Transistor mit niedriger Schwellen­ spannung gemäß einer Ausführungsform der Erfindung;
Fig. 2A bis 2C Schnittansichten, die die Herstellungsabläufe für den NMOS-Transi­ stor mit niedrigen Schwellenspannungen gemäß einer Ausführungs­ form der Erfindung zeigen;
Fig. 3A und 3B Schnittansichten, die die Herstellungsabläufe für den NMOS-Transi­ stor mit niedrigen Schwellenspannungen gemäß einer weiteren Aus­ führungsform der vorliegenden Erfindung darstellen;
Fig. 4 eine Aufsicht auf einen herkömmlichen NMOS-Transistor mit niedri­ ger Schwellenspannung; und
Fig. 5 einen Querschnitt des herkömmliche NMOS-Transistors mit niedriger Schwellenspannung.
Im weiteren wird nun im Detail auf die bevorzugten Ausführungsformen der vorliegenden Erfindung Bezug genommen werden, von denen Beispiele in den beiliegenden Zeichnungen dargestellt sind.
Wie in Fig. 1 dargestellt, wird eine aktive Region AA eines NMOS-Transistors mit einer niedrigen Schwellenspannung in einem anfänglich vorhandenen Halbleitersubstrat vom P-Typ (nicht gezeigt) definiert. Hier hat die aktive Region AA einen Vorsprung AA′, der auf beiden Seiten des Mittelteils in den aktiven Bereich AA hervorsteht. Die P-Wanne 33 mit vorbestimmten Abschnitten, die mit dem Vorsprung AA′ des aktiven Bereichs AA überlap­ pen, ist auf dem Substrat in einem vorbestimmten Abstand von dem aktiven Bereich AA ausgebildet. Ein Gate 35 wird ausgebildet, das sich zum Vorsprung AA′ auf dem Mittelteil des aktiven Bereichs AA und der P-Wanne 33 erstreckt. Das heißt, die vorbestimmten Abschnitte des aktiven Bereichs AA erstrecken sich zur P-Wanne 33 unter dem Gate 35.
Die Fig. 2A bis 2C sind Querschnittsansichten entlang der Linie II-II′ der Fig. 1. Her­ stellungsverfahren für den NMOS-Transistor nach der Erfindung werden im weiteren unter Bezugnahme auf die Fig. 2A und 2C beschrieben.
Wie in Fig. 2A dargestellt, ist die Feldoxidschicht 32 auf vorbestimmten Bereichen des anfänglich vorhandenen Halbleitersubstrats 31 vom P-Typ ausgebildet, um einen aktiven Bereich AA des NMOS-Transistors zu definieren, der eine niedrige Schwellenspannung hat.
Weil hier die Teile der Feldoxidschicht 32 mit einem größeren Abstand voneinander ausge­ bildet sind, wie in dem aktiven Bereich AA in der Zeichnung gezeigt, erstrecken sie sich weiter als die herkömmlichen aktiven Bereiche A und A′ über einen vorbestimmten Abstand.
Danach wird eine isolierende Screenschicht 90 auf dem Substrat ausgebildet.
Wie in Fig. 2B dargestellt, ist die P-Wanne 33 im Substrat so ausgebildet, daß sie den aktiven Bereich umfaßt, nämlich den Vorsprung AA der Fig. 1, der sich in die Feldoxid­ schicht 32 hinein erstreckt und diese umgibt. Danach werden Verunreinigungsionen 100 zur Einstellung der Schwellenspannung, vorzugsweise B-Ionen, in die aktiven Bereiche AA und AA′ bei einer Konzentration von 5 × 10¹¹ bis 5 × 10¹² Ionen/cm² und mit einer Energie von 10-50 keV implantiert. Alternativ können BF₂-Ionen mit einer Konzentration von 5 × 10¹¹ bis 5 × 10¹² Ionen/cm² und mit einer Energie von 30-80 keV implantiert werden. Als Resultat wird die Schwellenspannung ungefähr 0,2 bis 0,4 V.
Wie in Fig. 2C dargestellt, wird die Screenoxidschicht 90 entfernt und die isolierende Gateschicht 34 wird auf dem Abschnitt des Substrats 31 ausgebildet. Das Gate 35 wird auf dem Substrat ausgebildet.
Bei dieser Ausführungsform der Erfindung erstreckt sich der aktive Bereich AA unter der Feldoxidschicht 32 unter dem Gate 35 des NMOS-Transistors zur P-Wanne 33. Deshalb wird die Verarmung an P-Typ-Verunreinigungsionen am aktiven Bereich AA des anfänglich vorhandenen Substrats 31 vom P-Typ verhindert, welches eine niedrigere Konzentration an Verunreinigungsionen vom P-Typ hat als die P-Wanne 33.
Die Fig. 3A und 3B sind Querschnitte des NMOS-Transistors entlang der Linie II-II′ aus Fig. 1, gemäß einer weiteren Ausführungsform der Erfindung.
Im weiteren folgt eine Beschreibung eines Verfahrens zur Herstellung des NMOS-Transistors mit der relativ niedrigen Schwellenspannung in dem Zustand, wo die P-Wanne auf dem Substrat ausgebildet ist.
Wie in Fig. 3A gezeigt ist, werden Verunreinigungsionen vom P-Typ, vorzugsweise B-Ionen, in ein anfänglich vorhandenes Halbleitersubstrat 51 vom P-Typ implantiert, wo der NMOS-Transistor durch eine Konzentration von 5 × 10¹² bis 5 × 10¹³ Ionen/cm² und bei einer Energie von 50-150 keV ausgebildet wird. Danach werden die P-Wannen 52 durch einen Diffusionsprozeß ausgebildet. Demgemäß beträgt die Schwellenspannung des NMOS-Transistors ungefähr 0,2 bis 0,4 V. Eine Feldoxidschicht 53 wird auf der P-Wanne 52 ausgebildet, um den aktiven Bereich AA zu definieren. Weil hier Teile der Feldoxidschicht 52 mit einem größeren Abstand voneinander ausgebildet werden, wie in der aktiven Region AA in der Zeichnung gezeigt, erstrecken sie sich weiter als der herkömmliche aktive Bereich A und A′, und zwar über einen vorbestimmten Abstand. Danach ist eine isolierende Screen­ schicht 54 das Substrat.
Wie in Fig. 3B dargestellt ist, werden Verunreinigungsbereiche 55a und 55b vom P-Typ durch Ionenimplantation so ausgebildet, daß sie die Feldoxidschicht 53 umgeben und den Vorsprung AA′ des aktiven Bereichs AA einfassen. Die Ionenimplantation wird durch das Implantieren von Verunreinigungsionen vom P-Typ, vorzugsweise B-Ionen bei einer Konzen­ tration von 1 × 10¹² bis 1 × 10¹³ Ionen/cm² und bei einer Energie von 600-150 keV durch­ geführt. Hier werden die Verunreinigungsregionen 55a und 55b vom P-Typ nicht bei einer vorbestimmten Source oder Drain des aktiven Bereichs AA ausgebildet (siehe Fig. 1). Das heißt, der Vorsprung AA′ des aktiven Bereichs AA wird aus den Verunreinigungen 55a und 55b vom P-Typ hergestellt. Die Screenoxidschicht 54 wird entfernt und die isolierende Gateschicht 56 wird auf dem aktiven Bereich AA ausgebildet. Ein Gate 57 wird auf dem Substrat 51 ausgebildet.
Bei dieser Ausführungsform der Erfindung erstreckt sich der aktive Bereich AA unter der Feldoxidschicht 53 unter dem Gate 57 des NMOS-Transistors zum Verunreinigungsbereich vom P-Typ. Deshalb wird die Verarmung an Verunreinigungen vom P-Typ beim aktiven Bereich AA der P-Wanne verhindert, welche eine niedrigere Konzentration an Verunreini­ gungsionen vom P-Typ hat als der Bereich der P-Typ-Verunreinigungen.
Wie oben beschrieben, verhindert die Erfindung die Verarmung an Verunreinigungsionen, die im aktiven Bereich unter dem Gate des Transistors mit niedrigerer Schwellenspannung erzeugt werden. Deshalb werden Verlustströme, die zwischen der Source und dem Drain während des Betriebs des Transistors entstehen, verhindert, so daß die Eigenschaften des Transistors mit niedriger Schwellenspannung verbessert werden.
Es wird für Fachleute selbstverständlich sein, daß verschiedene Modifikationen und Abwand­ lungen der Halbleitereinrichtung und ihres Herstellungsverfahrens durchgeführt werden können, ohne von dem Grundgedanken der Erfindung abzuweichen oder deren Bereich zu verlassen. Es ist somit vorgesehen, daß die vorliegende Erfindung diese Modifikationen und Abwandlungen der Erfindung dann abdeckt, wenn sie innerhalb des Schutzbereichs der beigefügten Ansprüche und ihrer Äquivalente liegen.
Eine Halbleitervorrichtung mit niedrigen Schwellenspannungen wird zur Verfügung gestellt, mit einem Halbleitersubstrat mit einem vorbestimmten Leitfähigkeitstyp; einer Feldisolations­ schicht, die auf dem Substrat ausgebildet ist; einem aktiven Bereich, der in dem Substrat durch die Feldisolationsschicht definiert wird; einem Verunreinigungsbereich, der so in dem Substrat ausgebildet ist, daß er die Feldisolationsschicht umgibt und denselben Leitfähig­ keitstyp hat wie das Substrat; einer isolierenden Gateschicht, die auf dem Substrat ausge­ bildet ist; und einem Gatemuster, das auf den isolierenden Gate- und Feldschichten ausge­ bildet ist.

Claims (8)

1. Halbleitervorrichtung mit niedrigen Schwellenspannungen, mit:
einem Halbleitersubstrat mit einem vorbestimmten Leitfähigkeitstyp;
einer Feldisolationsschicht, die auf dem Substrat ausgebildet ist;
einem aktiven Bereich, der in dem Substrat durch die Feldisolationsschicht definiert wird;
einem Verunreinigungsbereich, der so in dem Substrat ausgebildet ist, daß er die Feldisolationsschicht umgibt und denselben Leitfähigkeitstyp hat wie das Substrat;
einer isolierenden Gateschicht, die auf dem Substrat ausgebildet ist; und
einem Gatemuster, das auf den isolierenden Gate- und Feldschichten ausgebildet ist.
2. Verfahren zur Herstellung einer Halbleitervorrichtung mit niedrigen Schwellen­ spannungen, mit den folgenden Schritten:
Definieren eines aktiven Bereiches durch Ausbildung einer Feldisolationsschicht auf einem Halbleitersubstrat mit einem vorbestimmten Leitfähigkeitstyp;
Ausbilden eines Verunreinigungsbereiches im Substrat mit demselben Leitfähig­ keitstyp wie das Substrat, der die Unterseite bzw. das Untere der Feldisolationsschicht umgibt;
Implantieren von Schwellenspannungs-Einstellungsionen in das Substrat;
Ausbilden einer isolierenden Gateschicht auf dem Substrat; und
Ausbilden eines Gatemusters bzw. einer Gatestruktur auf der isolierenden Gateschicht und den Feldisolationsschichten.
3. Verfahren nach Anspruch 2, bei dem das Halbleitersubstrat anfänglich ein Substrat ist, in das keine Verunreinigungsionen eindotiert sind.
4. Verfahren nach Anspruch 3, bei dem der Schritt des Implantierens der Schwellen­ spannungs-Einstellungsionen durch das Implantieren von B-Ionen mit einer Konzentration von 5 × 10¹¹ bis 5 × 10¹² Ionen/cm² und bei einer Energie von 10-50 keV durchgeführt wird.
5. Verfahren nach Anspruch 3, bei dem der Schritt des Implantierens der Schwellen­ spannungs-Einstellungsionen durch das Implantieren von BF₂-Ionen bei einer Konzentration von 5 × 10¹¹ bis 5 × 10¹² Ionen/cm² und bei einer Energie von 30-80 keV durchgeführt wird.
6. Verfahren nach Anspruch 2, bei dem eine Wanne im Halbleitersubstrat ausgebildet wird.
7. Verfahren nach Anspruch 6, bei dem die Wanne durch das Implantieren von B-Ionen mit einer Konzentration von 5 × 10¹² bis 5 × 10¹³ Ionen/cm² und bei einer Energie von 50-150 keV ausgebildet wird.
8. Verfahren nach Anspruch 6, bei dem der Verunreinigungsbereich durch das Im­ plantieren von B-Ionen bei einer Konzentration von 1 × 10¹² bis 1 × 10¹³ Ionen/cm² und bei einer Energie von 60-150 keV ausgebildet wird.
DE19727491A 1996-06-29 1997-06-27 Halbleitervorrichtung und Verfahren zu deren Herstellung Ceased DE19727491A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026296A KR100233558B1 (ko) 1996-06-29 1996-06-29 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
DE19727491A1 true DE19727491A1 (de) 1998-01-02

Family

ID=19465048

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19727491A Ceased DE19727491A1 (de) 1996-06-29 1997-06-27 Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (6)

Country Link
JP (1) JPH1070272A (de)
KR (1) KR100233558B1 (de)
CN (1) CN1136613C (de)
DE (1) DE19727491A1 (de)
GB (1) GB2314973B (de)
TW (1) TW416113B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304354B2 (en) 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods
EP1949425A4 (de) 2005-10-14 2010-08-18 Silicon Space Technology Corp Strahlungsgehärtete isolationsstrukturen und herstellungsverfahren
JP4288355B2 (ja) * 2006-01-31 2009-07-01 国立大学法人北陸先端科学技術大学院大学 三値論理関数回路
WO2007108104A1 (ja) * 2006-03-20 2007-09-27 Fujitsu Limited 半導体装置及びその製造方法
JP2009267027A (ja) * 2008-04-24 2009-11-12 Seiko Epson Corp 半導体装置及びその製造方法
US10038058B2 (en) 2016-05-07 2018-07-31 Silicon Space Technology Corporation FinFET device structure and method for forming same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2084794B (en) * 1980-10-03 1984-07-25 Philips Electronic Associated Methods of manufacturing insulated gate field effect transistors
JPH0693494B2 (ja) * 1984-03-16 1994-11-16 株式会社日立製作所 半導体集積回路装置の製造方法
JPS61292358A (ja) * 1985-06-19 1986-12-23 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JPS62200767A (ja) * 1986-02-28 1987-09-04 Toshiba Corp Ｍｏｓ型半導体装置
JPS6425438A (en) * 1987-07-21 1989-01-27 Sony Corp Manufacture of semiconductor device
JPH0235778A (ja) * 1988-07-26 1990-02-06 Seiko Epson Corp 半導体装置
US5525823A (en) * 1992-05-08 1996-06-11 Sgs-Thomson Microelectronics, Inc. Manufacture of CMOS devices
US5396096A (en) * 1992-10-07 1995-03-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
US5432107A (en) * 1992-11-04 1995-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor fabricating method forming channel stopper with diagonally implanted ions
JPH07135317A (ja) * 1993-04-22 1995-05-23 Texas Instr Inc <Ti> 自己整合型シリサイドゲート

Also Published As

Publication number Publication date
GB2314973B (en) 2001-09-19
GB9713545D0 (en) 1997-09-03
CN1173739A (zh) 1998-02-18
KR100233558B1 (ko) 1999-12-01
KR980006490A (ko) 1998-03-30
GB2314973A (en) 1998-01-14
JPH1070272A (ja) 1998-03-10
CN1136613C (zh) 2004-01-28
TW416113B (en) 2000-12-21

Similar Documents

Publication Publication Date Title
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
DE69330564T2 (de) Integrierte Schaltung die eine EEPROM-Zelle und einen MOS-Transistor enthält
DE3881004T2 (de) Verfahren zum herstellen von integrierten cmos-anordnungen mit verringerten gate-laengen.
DE69615458T2 (de) Dünnfilmtransistor über einem isolierten Halbleitersubstrat und Verfahren zur Herstellung
DE69728259T2 (de) Siliciumkarbid-cmos und herstellungsverfahren
DE69215547T2 (de) Methode zur Herstellung eines Feldeffekttransistors
DE4223272C2 (de) Halbleitervorrichtung mit einer Wannenstruktur und Verfahren zu deren Herstellung
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
DE19632077B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
EP1794803A2 (de) Lateraler dmos-transistor und verfahren zu seiner herstellung
DE69231484T2 (de) Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ
DE69332006T2 (de) Planares Verfahren unter Verwendung von gemeinsamen Ausrichtungsmarken für die Wannenimplantierungen
DE68928396T2 (de) CMOS-integrierte Schaltung mit modifizierter Isolation
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE3424181A1 (de) Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen
DE4101130A1 (de) Mos-feldeffekttransistor und verfahren zu dessen herstellung
EP1631990A2 (de) Feldeffekttransistor, insbesondere doppelt diffundierter feldeffekttransistor, sowie herstellungsverfahren
DE102008039881A1 (de) Graben-Transistor und Verfahren zur Herstellung desselben
DE19727491A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2932928A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE69420521T2 (de) Halbleiteranordnung mit tiefer gesetzter Gateelektrode und Verfahren zu deren Herstellung
DE10162976A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8131 Rejection