KR970007825B1 - 실리콘 기판에의 얕은 접합층 형성방법 - Google Patents

Abstract

요약없음

Description

실리콘 기판에의 얕은 접합층 형성방법

제1도(a)내지 (d)는 본 발명에 의한 방법을 실시하기 위한 공정의 일예를 단계적으로 나타낸는 개략도.

제2도는 본 발명에 의한 방법과 종래의 방법으로 붕소이온 주입시 붕소이온의 깊이방향 농도분포를 나타내는 그래프.

제3도는 본 발명에 의한 방법과 종래의 방법으로 접합층 형성시 산소이온의 깊이방향 농도분포를 나타내는 그래프.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘기판2 : 산화막

3 : 이온주입부위4 : 실리콘이온

5 : 실리콘이온주입에 의한 결합6 : 붕소이온

7 : 붕소이온주입에 의한 결함8 : 얕은 접합영역

본 발명은 반도체 소자의 제조방법에 관한 것이며, 보다 상세히는 반도체 소자의 제조시 실리콘 기판에 얕은 접합층을 형성하는 방법에 관한 것이다. 최근 반도체 소자의 고집적화에 따라 기판의 깊이방향으로도 얕은 접합층의 형성이 요구되고 있으며, 이에따라 기판내에 고농도의 얕은 접합층을 형성하려는 시도가 계속되고 있으나 접합층의 깊이를 제어하기 어려운 점과 이차결합의 제어가 문제시되고 있다.

즉, 종래에는 기판내에 BF₂와 같은 질량이 큰 화합물을 주입하여 이로부터 분해된 붕소(B)이온이 얕게 주입되는 현상을 이용하여 접합층을 형성하는 방법이 있었으나 이 경우 BF₂로부터 분해된 불소(F)이온이 기판의 표면에 석출하는 문제점이 있는 것이다.

이와는 다른 방법으로서, 기판내에 주입되는 불순물 이온의 채널링을 방지하기 위하여 불순물의 주입전에 불활성 이온을 주입하여 비정질층을 형성하는 방법이 있으나, 이 경우 불순물이온의 확산을 억제하는 효과는 있으나, 후공정에서 열처리시 고상성장후 이차결함이 생성됨으로서 이로부터 제조한 소자의 전기적 특성이 열화되는 문제점이 있는 것이다.

이에 본 발명의 목적은 상기와 같은 종래의 문제점을 해결한 보다 개선된 얕은 접합층 형성방법을 제공하는 데 있다.

본 발명에 의하면, 실리콘 기질에 SiO₂산화막을 형성한 후 이온이 주입되는 부위를 에칭제거하는 단계; 상기 이온주입부위를 통해 불순물(dopant)이온주입전에 그 불순물의 비정거리보다 2배이상 깊은 곳에 비정질 임계도우즈(dose)량이하부터 그 량의 1/100까지 범위로 불활성이온을 주입하는 단계; 상기 이온 주입부위를 통해 기판내에 불순물을 주입하는 단계; 및 질소분위기하에서 급속 열처리하여 접합영역을 형성하는 단계를 포함하는 실리콘 기판에의 얕은 접합층 형성방법이 제공된다.

이하 본 발명에 대하여 상세히 설명한다.

본 발명의 방법에 의하면, 실리콘 기질에 통상의 방법으로 SiO₂산화막을 형성한 후 불순물이 주입되는 부위를 에칭제거하고, 이어서 이 불순물 주입부위를 통해 불순물을 주입하기 전에 불순물의 비정거리보다 2배이상 깊은 곳에 불활성 이온을 비정질의 임계도우즈량 이하로부터 그 량의 1/100까지 범위로 주입하는 단계를 포함한다.

이같이 주입된 불활성이온은 기판내부에서의 불순물의 확산기구를 지배하는 격자가 실리콘을 과잉발생시키며, 이때 발생된 과잉격자간 실리콘들은 기판표면으로부터 일정깊이에 산재하게 되며, 이들은 이후에 주입되는 불순물의 확산을 억제시키는 것이다.

본 발명의 방법에 사용될수 있는 불활성이온은 기판내부에 격자간 실리콘(점결함)을 과잉발생시킬 수 있는 어떠한 불활성 이온이라도 사용가능하나, 그 대표적인 예로서는 실리콘(Si), 아르곤(Ar)및 게르마늄(Ge)등을 들 수 있으며, 바람직한 것은 실리콘이다.

본 발명의 방법에서 실리콘 기질에의 SiO₂산화막 형성, 불순물이 주입되는 부위의 에칭제거 및 불순물이나 불활성이온의 주입은 이 분야에서 공지된 어떠한 방법이라도 이용 가능한 것이며, 본 발명의 열처리 역시 램프가열법등을 포함하여 이 분야에서 공지된 방법을 이용할 수 있다.

이하, 본 발명의 실시예를 첨부도면을 참조하여 설명한다.

본 실시예에서는 n-형 실리콘 기판을 사용하고, 불활성기체로서는 실리콘 그리고 불순물로서는 붕소(B)를 각각 사용하였으나 본 발명의 범위는 결코 이에 한정되는 것이 아닌 것이다.

실시예

제1도는 본 발명의 방법을 실시하기 위한 공정의 일예를 개략적으로 나타낸 것이다.

제1도(a)에 도시한 바와같이 불순물 농도가 3×10¹⁵/㎠인 n형 실리콘기판(1)에 SiO₂산화막(2)을 형성한 후 불순물 주입부위를 에칭으로 제거하여 이온주입부위(3)을 형성하였다. 그후 상기 이온주입부위(3)을 통해 가속전압 150 KeV에서 실리콘 이온(Si⁺)(4)를 이온임플랜테이션(ion implantation)법을 사용하여 주입하였으며, 이때 도우즈량은 약 1×10¹⁵/㎠였다(제1도(b)참조).

제1도 (b)에서 (5)는 실리콘 이온의 주입에 의한 점 결함을 나타낸다. 그후 제1도(c)에서와 같이, 붕소이온(B⁺)(6)을 가속전압 50KeV의 에너지로 1×10¹⁵/㎠도우즈량으로 주입하였으며, 이 역시 이온임플랜테이션에 이하였다.

부호(7)은 붕소이온의 주입에 의한 점 결함을 나타낸 것이다.

붕소이온 주입이 끝난 실리콘 기판을 램프가열방식의 급속열처리장치로 질소분위기하에서 1100℃에서 10초간 열처리하였으며, 제1도(d)는 열처리후 기판내에 얇은 접합영역(8)이 형성된 것을 보여준다.

비교예

상기 실시예 1에서와 같은 절차에 따라 접합영역을 형성하되, 실리콘 이온을 1×10¹⁵/㎠도우즈량으로 가소전압 50KeV와 150KeV에서 이중주입하여 기판표면에서부터 비정질층을 형성하였다.

상기 실시예 및 비교예에서 얻은, 접합영역이 형성된 기판들에 대한 붕소이온의 깊이방향 농도분포 및 상소이온이 깊이방향농도분포를 각각 조사한 후 그 결과를 제2도 및 제3도에 각각 나타내었다.

제2도에 의하면 본 발명의 방법으로 얻은 기판(A)는 비교예의 방법으로 얻은 기판(B)보다 피크치의 붕소이온농도가 높고 확산깊이도 개선되었음을 알 수 있다.

또한 제3도에 의하면, 종래방법으로 형성된 시료 D는 비정질층의 형성후 열처리를 하였을때 비정질층이 형성되었던 부분에 많은 산소가 검출되었으나, 본 발명의 방법으로 형성된 시료 D에서는 기판농도이상의 산소가 검출되지 않는 균일한 분포를 보임을 알수 있다.

소자가 제조되는 기판내의 활성화영역에 많은 량의 산소가 존재함으로써 소자의 전기적 특성이 열화된다는 점을 감안한다면, 본 발명의 이같은 점을 개선시킨 것을 알 수 있는 것이다.

상기한 바와같이, 본 발명의 방법에 의하면 기판내에 불순물 이온을 주입하기 전에 적정깊이에 비정질층 형성을 위한 임계도우즈량이하의 불활성이온을 주입함으로써 이때 생긴 과잉격자간 실리콘으로 인해 불순물의 깊이방향 확산을 억제할 수 있을 뿐만 아니라 산소석출의 문제도 개선시킬 수 있는 것이다.

Claims (4)

1. 반도체 소자의 제조방법에 있어서, 실리콘 기판에 SiO₂산화막을 형성한 후 이온이 주입되는 부위를 에칭제거하는 단계; 상기 이온주입부위를 통해 불순물(dopant)이온을 주입하기 전에 그 불순물의 비정거리보다 2배이상 깊은곳에 비정질임계 도우즈(dose)량 이하부터 그 량의 1/100까지 량의 범위로 불활성 이온을 기판내에 주입하는 단계; 상기 이온주입부위를 통해 기판내에 불순물을 주입하는 단계및 질소분위기하에서 상기에서 얻은 결과물을 급속 열처리하여 접합층을 형성하는 단계를 포함하는 실리콘 시판에의 얕은 접합층 형성방법.
2. 1항에 있어서, 상기 불활성 이온은 실리콘이온(Si)임을 특징으로 하는 방법.
3. 1항에 있어서, 상기 기판은 n-형 실리콘기판이고, 상기 불순물은 붕소(B)임을 특징으로 하는 방법.
4. 상기 2항 또는 3항에 있어서, 상기 실리콘이온은 도우즈량 약 1×10¹⁵/㎠으로 가속전압 150KeV로 기판내에 주입되고, 상기 붕소이온은 도우즈량 1×10¹⁴/㎠으로 가속전압 50KeV로 기판내에 주입됨을 특징으로 하는 방법.