SU710086A1 - Полупроводникова структура - Google Patents

Полупроводникова структура Download PDF

Info

Publication number
SU710086A1
SU710086A1 SU782572310A SU2572310A SU710086A1 SU 710086 A1 SU710086 A1 SU 710086A1 SU 782572310 A SU782572310 A SU 782572310A SU 2572310 A SU2572310 A SU 2572310A SU 710086 A1 SU710086 A1 SU 710086A1
Authority
SU
USSR - Soviet Union
Prior art keywords
semiconductor
semiconductor structure
semiconductors
steps
interface
Prior art date
Application number
SU782572310A
Other languages
English (en)
Inventor
Борис Зейликович Ольшанецкий
Анатолий Васильевич Ржанов
Александр Андреевич Шкляев
Original Assignee
Институт Физики Полупроводников Со Ан Ссср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Физики Полупроводников Со Ан Ссср filed Critical Институт Физики Полупроводников Со Ан Ссср
Priority to SU782572310A priority Critical patent/SU710086A1/ru
Application granted granted Critical
Publication of SU710086A1 publication Critical patent/SU710086A1/ru

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

Изобретение ошоситс  к полупроводниковой электронике, в частности к конструированию п полупроводниковых сверхрешеток. Известна искусственна  сверхрешетка, г редставл юща  собой периодическую структуру, состо щую из слоев различного состава (напри мер, из GaAs-Gai AljjAs периодом 50-100 А и количеством периодов, равным ЮО) 1. В этой решетке по вл ютс  новые разрешен ные и запреще1П1ые зоны дл  электронов. Воль амперные характеристики, сн тъш при приложе нии напр жени  вдоль направлени , св за1шого с новой периодичностью, содержат участки, соответствующие отрицательному сопротивлению . Недостатком этой сверхрешетки  вл етс  то, что в процессе ее изготовлени  трудно выдержать с большой точностью равенство толщин соответствующих слоев, что необходимо дл  соблюдени  строгой периодишости системы , что понижает эффективность работы прибо ра. Дн  изготовлени  описанных сверхрешеток требуютс  сложные установки, в которых достигаетс  вакуум пор дка мм рт. ст., дорогосто щим оборудованием дл  ко1ггрол  и управлени  процессом. Извесгаа также полупроводникова  структура; содержгща  полупроводникую пластину, на поверхности которой сформирован слой диэлектрика с нанесенным на нем металлическим электродом, служаща  дл  исследовани  эффекта пол  2. Цель изобретени  - создание полупроводниkoвoй сверхреигетки. Цель достигаетс  тем, что в полупроводниковой структуре, содержащей полупроводниковую пластину, на поверхности которой сформирован слой диэлектрика с нанесенным на нем металлическим электродом, граница раздела полупроводник-диэлектрик имеет систему ступеней, образующих террасы с одинаковой шириной, высотой и направлением. Сосгветствующнм образо.м ориентиру  поверхность и подверга  ее глубокому окислению , на границе раздела полупроводник-дизлектрик создают систему атомных стутгеней, со Сгаогой периодичностью образующих террасы , характеризуемые определенной высотой и шириной. Эта система ступеней создает дополнительный периодический потенциал в полупроводниковой структуре, период которого превышает посто нную решетки кристалла и мо- . жет задаватьс  ориентацией поверхности.
На чертеже изображена предложенна  конструкци , котора  содержит полупроводник 1, слой диэлектрика 2, металлический Электрод 3. Устройство работает следующим образом.
Наличие ступеней на границе раздела полупроводник-диэлектрик приводит, к тому, что в полупроводнике 1 возникает периодическое электрическое поле. Это периодическое поле образует разрешенные и запрещенные энергетические полосы дл  движени  электрона , вдоль направлени  периодичности. При этом может быть реализован р д эффектов, например получение отрицательного дифференциального сопротивле1ш . С помощью металлического злектро-да 3, расположенного над слоем диэлектрика 2 на поверхности полупровод1-шка 1 создаетс  тонкий инверсионный слой. Он служит дл  . того, чтобы ограничить объем полупроводника, в котором движутс  носители, взаимодействующие с дополнительным периодическим потенциалом электрического пол , тонкой приповерхностной областью., , ,Цл  полушни  предлагаемой одномерной „ сверхрешетки необходимо задать угол наклона noBepxHociij крем1ш  к плоскости (111) в зопо 110 или к плоскости (100) в зоне 011 исход  из величины требуемого периода сверхреше1ки и известного межшюскостного рассто  ш . Образцы после полировки (например, хиMHi fo-механическим ,методом) и отмывки следу ет окислить на глубш1у около 2 мкм. Это обеспечивает окисление внешнего нарушенного сло  на поверхносш, оставшегос  после полировки , и рост сло  окисла в дальнейшем на совершемшм кристалле.-,
Процесс окислени  состоит из двух-трех щнслов, причем после каждого цикла окислени  получегтый слой окисла удал ют (например , расгворением в парах плавиковой кислоты ).
Примерный режим одного цикла окислени : 30 мин в сухом кислороде, 2 ч во влажном кислороде, затем снова 30 мин в сухом кислороде , температура 1050°С. Полевой электрод и контакты к полученной сверхрешетке могут быть изготовлены методами планарной технологии .
В результате описанных циклов окислени  на границе раздела Si-SiOi образуетс  система упор доченных атомных ступеней. Эти ступени характеризуютс  определенной вьгсотой и шириной террасы. Высота ступеней не зависит от утла наклона и может быть равна одному или двум межплоскостным рассто ни м на поверхност х близких к (111) (в зависимости от направлени  поворота поверхности) и двум меж , плоскостным рассто ни м на поверхност х близких к (100). Ширина террасы при этом определ етс  углом отклонени  поверхносга от соответствующей сингул рной плоскости, что позвол ет задавать ее величину, задава  определенную ориентацию поверхности.
Предлагаема  полупроводникова  структура позвол ет полушть строгую периодичность структуры сверхрешетки, использу  хорошо разработанные методы планарной технологии.

Claims (2)

1.L Esaki, L. L. Chang, Superfine structures of semiconductors grawn by molecular-bea epitaxy. CRC Critical Reviews in Solid State Sciences, v. 6, N 2, 1976, p.p. 195-206
2.Л шенко В. И. и др. Электронные  влени на поверхности полупроводьиков. Иэд-во Нау кова думка, Киев, 1968, стр. 29 (прототип).
SU782572310A 1978-01-20 1978-01-20 Полупроводникова структура SU710086A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782572310A SU710086A1 (ru) 1978-01-20 1978-01-20 Полупроводникова структура

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782572310A SU710086A1 (ru) 1978-01-20 1978-01-20 Полупроводникова структура

Publications (1)

Publication Number Publication Date
SU710086A1 true SU710086A1 (ru) 1980-01-15

Family

ID=20745643

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782572310A SU710086A1 (ru) 1978-01-20 1978-01-20 Полупроводникова структура

Country Status (1)

Country Link
SU (1) SU710086A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672423A (en) * 1982-09-30 1987-06-09 International Business Machines Corporation Voltage controlled resonant transmission semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672423A (en) * 1982-09-30 1987-06-09 International Business Machines Corporation Voltage controlled resonant transmission semiconductor device

Similar Documents

Publication Publication Date Title
Pearton et al. Gallium Oxide: Technology, Devices and Applications
Reed Quantum dots
Hu Properties of amorphous silicon nitride films
JP3333325B2 (ja) 半導体装置、半導体装置のシミュレーション方法、及び半導体装置のシミュレータ
Makris et al. Phosphorus isoconcentration diffusion studies in silicon
CN110085668B (zh) 半导体量子芯片及其制作方法
Keller et al. Niobium thin‐film Josephson junctions using a semiconductor barrier
US3418180A (en) p-n junction formation by thermal oxydation
SU710086A1 (ru) Полупроводникова структура
JP7182177B2 (ja) 薄膜形成方法
GB2131407A (en) Method of formation of silicon dioxide layer
Jamnik et al. Chemical diffusion through grain boundaries in mixed conductors
Huijben Interface Engineering for Oxide Electronics: Tuning electronic properties by atomically controlled growth
KR0159464B1 (ko) 반도체장치의 제조방법
Choi et al. Graded etching of thermal oxide with various angles using silicafilm
JPH08503339A (ja) 固体材料をドーピングするための方法および装置
JPH0414513B2 (ru)
Penley Aging of Al‐Aluminum Oxide‐Al Thin Film Sandwiches
Jin Band Offset Engineering and Integration of High Electron Density Oxides with Conventional Semiconductors
RU2111579C1 (ru) Способ получения квантового интерференционного элемента
JPS584923A (ja) イオンビ−ムを照射してなす選択的積層体の形成方法
Park Developing MOS structures in gallium oxide for high-power electronics and energy savings applications
KR102468714B1 (ko) 공중 부유형 나노 구조물 기반 초 저전력 가스센서 및 그 제조 방법
US20240312781A1 (en) Method for making a radio frequency silicon-on-insulator (rfsoi) wafer including a superlattice
US6037198A (en) Method of fabricating SOI wafer