JP3333325B2 - 半導体装置、半導体装置のシミュレーション方法、及び半導体装置のシミュレータ - Google Patents

半導体装置、半導体装置のシミュレーション方法、及び半導体装置のシミュレータ

Info

Publication number
JP3333325B2
JP3333325B2 JP20112894A JP20112894A JP3333325B2 JP 3333325 B2 JP3333325 B2 JP 3333325B2 JP 20112894 A JP20112894 A JP 20112894A JP 20112894 A JP20112894 A JP 20112894A JP 3333325 B2 JP3333325 B2 JP 3333325B2
Authority
JP
Japan
Prior art keywords
insulating film
single crystal
atoms
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20112894A
Other languages
English (en)
Other versions
JPH07115199A (ja
Inventor
伸二 恩賀
多佳子 岡田
晴雄 岡野
紀久夫 山部
博顕 間
耕一郎 井上
嘉明 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20112894A priority Critical patent/JP3333325B2/ja
Priority to US08/297,114 priority patent/US5514904A/en
Publication of JPH07115199A publication Critical patent/JPH07115199A/ja
Application granted granted Critical
Publication of JP3333325B2 publication Critical patent/JP3333325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に、半導体基板上に単結晶からなる絶縁膜を具備する半
導体装置に関する。
【０００２】
【従来の技術】半導体単結晶基板に形成した電界効果型
ＭＯＳ素子は、昨今の素子の高速化及び高集積化の技術
開発の中で、ゲ―ト酸化膜を薄膜化する方向に向かって
いる。ゲ―ト絶縁膜を薄膜化すると、閾値電圧は浅くな
り、この分だけ動作速度は早くなり、これにより特にＡ
Ｃ特性が格段に改良される。しかし、ＥＥＰＲＯＭ等を
考えてみると、素子が微細化される一方、使用状況は非
常に苛酷になってくる。このような場合には、従来の通
常の製法により得た酸化膜では、もはや、充分な信頼性
が得られない。
【０００３】また、ＭＯＳ素子が微細化されても、酸化
膜自体の特性の改善は余り省みられないため、電源電圧
はさほど下がらない。このような状態では、特に、動作
時にゲ―ト酸化膜に高電界がかかってしまう。チャネル
領域からインパクトイオン化等により発生した電子・正
孔は、それぞれゲ―ト電極の極性及びドレイン電圧等の
境界条件に応じて、酸化膜中に注入される。そしてこれ
らのキャリアは、酸化膜中にトラップされ、長期信頼性
を低下させるだけでなく、耐圧低下等をも引き起こして
しまう。
【０００４】また更に原子レベルでみると、例えば熱酸
化により形成されたシリコン酸化膜に高電界を印加した
場合、シリコン酸化膜のネットワ−クを構成するＳｉ−
Ｏ結合が、外部から印加された高電圧と相互作用を行な
う。その結果、結合が切断され、電子や正孔が捕獲され
る捕獲中心が形成される。続いて通過する電子や正孔は
この捕獲中心に捕獲され、それによって膜厚方向の電界
強度分布が局部的に平均電界より高くなり、やがて絶縁
破壊に至ってしまうと言われている。
【０００５】このような問題を改善しようとして、最近
では、ゲ―ト絶縁膜を単結晶化するアイデアが提唱され
始めている。例えば、シリコン（１１１）面上に酸化セ
リウムＣｅＯ2 の単結晶を成長させることが、J.Appl.
Phys., Vol.69(12), p8313(1991)に報告されている。ま
た、弗化カルシウムＣａＦ2 の単結晶をシリコン単結晶
上に成長させることが、Japan. J.Appl. Phys. Supp
l., Vol.21-1, p187(1982)に報告されている。
【０００６】しかし、これらは、単に研究の段階にとど
まっていたり、未だアイデアの状態であるものが多い。
しかも、その指針のもとになる計算手法にも多々疑問が
残っている。また、例えば酸化膜を例に上げても、それ
を用いたゲ―ト絶縁膜の単結晶の構造自体が充分正しく
認識されていない状況にある。この単結晶酸化膜の構造
についは、次のような報告がある。
【０００７】一つは、M.Hane、et.al.“Atomic and Ele
ctronic Structures of an interface between silicon
and β-cristobalite.Physical Review.B.Vol 41,No.
18(1990) 12637-12640. である。ここでは、単結晶ゲ―
ト酸化膜としてβクリストバライトを用い、それを下地
Ｓｉ基板上に形成するときの安定構造を計算により求め
ている。しかし、この文献では、Ｓｉ−Ｏ−Ｓｉ又は、
Ｏ−Ｓｉ−Ｏ間の角度や距離の初期配置を誤って用いて
いる。
【０００８】また、W.A.Tiller.,“On the Kinetics of
the Thermal Oxidation of Silicon.III ”J.E.C.S.vo
l 128.,No.3.(1981)689.には、同様に単結晶酸化膜クオ
―ツについて記述されている。ここでも、下地と単結晶
酸化膜クオ―ツの位置関係を論じているが、単結晶酸化
膜の構造を単純化しており、必ずしもその指針は正しく
はない。
【０００９】即ち、β低温クリストバライトについて、
1977年には、すでに、J.R.Chelikowsky,et.al.“Electr
on states in αquartz ”，Physical Review.B.Vol
15,No.8(1977) 4020-4029.の論文の中で、「多くの論文
では、単純にＳｉ−Ｏ−Ｓｉの角度を１８０度とした
り、酸素の位置を、ダイアモンド格子の各原子間に一律
に置くなどのモデルがあるが正確ではなく、しばしばあ
やまった結果を導く」との記述がある。これをみれば、
上記1990年の論文や、1981年の論文などは、ここで指摘
されたのと同様の誤りに基づいており、むしろ問題解析
が後退していると言っても過言ではない。
【００１０】一方、絶縁膜で周囲を囲まれた浮遊電極
に、トンネル絶縁膜を通して電荷を蓄積したり除去する
ことによって情報を記憶する半導体装置における、トン
ネル絶縁膜についても、先に説明したゲ―ト絶縁膜と同
様のことが言える。即ち、トンネル絶縁膜に高電界を印
加すると、シリコン酸化膜のネットワ−クを構成するＳ
ｉ−Ｏ結合が、外部から印加された高電圧と相互作用を
行なう。その結果、結合が切断され、電子や正孔が捕獲
される捕獲中心が形成される。続いて通過する電子や正
孔はこの捕獲中心に捕獲され、それによって膜厚方向の
電界強度分布が局部的に平均電界より高くなり、劣化が
更に進行してしまう。
【００１１】絶縁膜を構成する原子の結合と電界との相
互作用は、絶縁膜を構成する原子の結合の向きと電界の
向きとに依存する。従って、この相互作用を弱くするに
は、原子の結合の向きを、相互作用が強い向きのものが
より少なくなるようにすればよい。非晶質のように、原
子の結合の向きが全くランダムな場合には、原子の結合
の一部は必ず電界との相互作用が強い向きとなる。
【００１２】
【発明が解決しようとする課題】以上説明したように、
単結晶絶縁膜をどのように設計するかに至っては殆ど正
しい議論ができていないのが現状である。また他方、絶
縁膜そのものの特性の向上に関しては、形成プロセス上
の手段によっているのが現状である。例えば、出来るだ
け清浄な面を予め用意するとか、或いは、基板を単に酸
化してその表面に酸化膜を形成したりしている。これら
のことから、単結晶絶縁膜に関する構造を含めての認識
がまだ極めて低いと言わざるを得ない。
【００１３】本発明の目的は、電界による絶縁膜の絶縁
破壊及び劣化を抑制し、信頼性の高い半導体装置を提供
することにある。
【００１４】
【課題を解決するための手段】本発明は、単結晶基板上
に形成される単結晶絶縁膜の構造を、厳密に独自の計算
手法により再現するとともに、特性評価関数を考慮に入
れ、これに基づき、基板単結晶と単結晶絶縁膜との位置
関係をどのよう様にすれば良いか検討した結果なされた
ものである。
【００１５】即ち、本発明者等は、単結晶絶縁膜の設置
条件として、両物質が界面をはさんで相対する原子構造
のうち、特にＳｉ原子に着目し、両物質のそれぞれのＳ
ｉ−Ｓｉ距離の相違が±７％以内になるように両物質の
結晶方位を選定することにより、界面に準位が形成され
るのを防止し、これによって高性能のＭＯＳ素子を得る
ことを可能とした。
【００１６】特に、系の全体のエネルギを求めるにあた
り、単結晶絶縁膜の構造を確実に再現することと、各構
成原子がどのように運動するかを厳密に、しかも正確に
把握する必要があったが、本発明者らは、分子動力学に
おいて独自のかつこれまで例をみない厳密なポテンシャ
ル積算法を確立し、初めてこれらの計算を可能とした。
しかも、かかるポテンシャル積算法を用い、電気的特性
等の向上を充分に保証する意味から、単結晶絶縁膜の品
質をも明らかにしようとするものである。
【００１７】即ち、本発明によると、シリコン単結晶基
板と、このシリコン単結晶基板の表面に形成された単結
晶シリコン酸化物からなる絶縁膜と、この絶縁膜上に形
成された導電膜とを具備する半導体装置が提供される。
【００１８】かかる半導体装置において、シリコン単結
晶基板と絶縁膜の結晶方位は、単結晶基板及び絶縁膜の
それぞれの相対する位置に存在するＳｉ原子のＳｉ−Ｓ
ｉ間距離の相違が±７％以内となるように設定されるこ
とが好ましく、より好ましくは±４％以内がよい。ま
た、絶縁膜の酸素欠損濃度は０．０１％以下であること
が好ましく、より好ましくは０．００５以下であるのが
よい。
【００１９】また、シリコン単結晶基板は（１１０）の
面方位を有し、絶縁膜は、（１，−１，０，１）の面か
ら好ましくは±６°以内、より好ましくは±４°以内の
面方位を有する単結晶石英である。更に、シリコン単結
晶基板は（１００）の面方位を有し、絶縁膜は、（１，
−１，０，１）または（１，０，−１，０）の面から好
ましくは±６°以内、より好ましくは±４°以内の面方
位を有する単結晶石英である。
【００２０】また、本発明のよると、シリコン単結晶基
板と、このシリコン単結晶基板の表面に形成された単結
晶シリコン酸化物からなる絶縁膜と、この絶縁膜上に形
成された導電膜とを具備し、前記シリコン単結晶基板は
（１００）の面方位を有し、前記絶縁膜はβクリストバ
ライトからなり、このβクリストバライトのＰ４1 ２1
２構造表現の単位構造において、Ｃ軸のまわりに並ぶ４
つのシリコン原子のうち１つおきに取り出した２つの各
シリコン原子が、Ｓｉ（１００）面上の［１１０］軸方
向に隣接して並ぶ２つのシリコン原子上に配置されると
ともに、前記βクリストバライトのＣ軸と前記［１１
０］軸方向とを含む平面が、前記（１００）面に対して
垂直となることを特徴とする半導体装置が提供される。
【００２１】更に、本発明によると、シリコン単結晶基
板と、このシリコン単結晶基板の表面に形成された単結
晶シリコン酸化物からなる絶縁膜と、この絶縁膜上に形
成された電極とを具備する半導体装置の製造方法におい
て、構成原子の数、外圧及び温度が一定の条件で、この
系と外界とを含むエネルギの収支を制御し、前記絶縁膜
中の原子の運動量初期分布としてマクスウエル分布にの
っとり初期値を設定するプログラムと、所定の原子数を
用いて無限個の原子からの原子間力の総和を算出する手
段として逆格子空間内での原子間力の積算計算を用いる
にあたり、フ−リエ変換部分及び位置エネルギ部分を完
全に含むエネルギ保存式を過不足なく展開し、絶縁膜の
外界とのエネルギのやりとりがある系をも計算可能なプ
ログラムとを有する分子動力学シミュレ−タを用いて、
前記シリコン単結晶基板と前記絶縁膜の結晶方位を設定
する工程を具備する半導体装置のシミュレ−ション方法
が提供される。
【００２２】
【作用】上述のように、本発明の特徴は、ゲート絶縁膜
と基板とにより形成される界面に発生する不整合を最低
にしようとするものである。この界面の不整合を少なく
することは、伝導現象の妨げになる準位の形成抑止や、
信頼性の向上につながる。本発明は、このような不整合
を最低とする構造を、分子動力学シミュレータによって
予測するものである。
【００２３】即ち、本発明者らは、電子計算機を用いて
行なう装置の設計プロセスの素過程に、原子レベルや電
子レベルにまで立ち入ることにより、現象の背後にある
支配原則を把握し、それを新しい材料選定やプロセス設
計に繋げようとするものである。
【００２４】
【実施例】以下、本発明の種々の実施例を示し、本発明
についてより詳細に説明する。
【００２５】本発明者等は、半導体基板としてＳｉ単結
晶を用いた電界効果型ＭＯＳ素子のゲート絶縁膜の最適
設計を行い、これに従い、実際に素子を試作し、その特
性を評価した。以下、これらの最適化手順ならびに、試
作結果を記す。
【００２６】本実施例では、単結晶絶縁膜として、例え
ばβクリストバライトを例に取り、またＳｉ表面を例え
ば（１００）面とした。ここで重要な問題は、単結晶絶
縁膜であるβクリストバライトとＳｉ（１００）面とを
どのような結晶位置関係に配置すれば良いかという問題
である。ここでは、評価関数として系の全自由エネルギ
を取り上げ、しかも、この系としては、Ｓｉ／ＳｉＯ2
界面を取り上げた。
【００２７】本発明者等は、厳密な評価関数としての自
由エネルギの式を予め作成しておき、これを用いること
により、電界印加下でのβクリストバライトと、Ｓｉ
（１００）の位置関係は以下の様にするのが最適である
ことを見い出した。即ち、βクリストバライトのＰ４1
２1 ２構造表現のａ1 軸とａ2 軸のなす角内にある直線
ｍを、Ｓｉ（１００）面上の［１１０］軸方向に合わ
せ、且つＣ軸を傾け、第１Ｓｉと第３Ｓｉの位置をＳｉ
（１００）面上のＳｉに向かわせることが最適値である
ことを見い出した。
【００２８】即ち、上記βクリストバライトのＰ４1 ２
1 ２構造表現の単位構造においてＣ軸のまわりに並ぶ４
つのシリコン原子のうち１つおきに取り出した２つの各
シリコン原子（第１Ｓｉ原子及び第３Ｓｉ原子）がＳｉ
（１００）面上の［１１０］軸方向に隣接して並ぶ２つ
のシリコン原子上に配置されるとともに、上記βクリス
トバライトのＣ軸と前記［１１０］軸方向とを含む平面
が、前記（１００）面に対して垂直となるものが最も好
ましい。このような知見の下に作成したＳｉ／ＳｉＯ2
界面の概念図を図１に示す。
【００２９】図１（ａ）は、βクリストバライトの単一
格子の平面図を示し、図１（ｂ）は、Ｓｉ（１００）面
のスケッチである。図１（ａ）中のＩ，II，III ，IVの
文字はＳｉの番号を示している。また、Ｉ3 、II2 、 I
II4 、IV1 等の表現は、それぞれシリコンＩに属する酸
素の内３番目のもの、シリコンIIに属する酸素の内２番
目のもの、シリコンIII に属する酸素の内４番目のも
の、シリコンＩＶに属する酸素のうち１番目のものを示
している。
【００３０】本発明によれば、図１（ｂ）に示す［１１
０］Ｓｉ方向に対して、クリストバライトのＩとIII の
Ｓｉを結ぶ線ｍを平行に配置させるのが最も良いことが
見出されている。この時、後に詳細は説明するが、シリ
コンＩとシリコンIII とを結ぶ直線ｍが［１１０］Ｓｉ
方向に平行になる為には、クリストバライトのＣ軸を傾
ける必要がある。本発明者らの計算によれば、クリスト
バライトのＣ軸を傾けることによって、単にクリストバ
ライトのＩとIII のＳｉを結ぶ線を［１１０］方向に平
行に配置させるだけで、Ｃ軸を傾けない場合にくらべ、
βクリストバライトとＳｉ（１００）との界面における
全エネルギがさらに１０％低下することを見い出した。
【００３１】ちなみに従来の提案構造の概念図を図２に
示す。この図からもわかるように、従来は例えば、クリ
ストバライトの構造は、単にＳｉ−Ｏ−Ｓｉ結合が直線
であるかのように考えられていた。即ち、M.Hane、et.a
l.“Atomic and ElectronicStructures of an interfac
e between silicon and β-cristobalite. Physical R
eview. B. Vol 41, No.18 (1990) 12637-12640.におい
ても、この図と同様の概念で界面設計を行っている。
【００３２】本発明において問題とされる界面の自由エ
ネルギは、以下に説明するように素子特性に大きな影響
を及ぼすものである。ゲート絶縁膜と基板とが形成する
界面に発生する不整合による自由エネルギの増加は、不
対原子を形成し易くし、これにより、界面準位の形成を
助長することになる。この界面準位は、伝導現象を妨
げ、信頼性の低下につながる。また、絶縁膜中において
も、πボンド等の欠陥が形成され、センタ−となる可能
性がある。これらの欠陥は、後に示すように、その許容
範囲を定めることが出来る。
【００３３】本発明に係るＭＯＳ素子と従来例のＭＯＳ
素子の界面準位分布を図３に示す。Ｅｃは伝導帯のエネ
ルギ−準位、Ｅｖは価電子帯のエネルギ−準位を示す。
図３に示すデ−タは、特に界面準位を効果的に評価でき
る方法としてＣＶ法を用いて得たものである。図３から
分かるように、本発明のＭＯＳ素子の界面準位は、従来
例に比べ、約１／１０に低下していることがわかる。ま
た、本発明のＭＯＳ素子は、同一電界状況下で評価する
と約１２％の移動度の向上が見られるとともに、信頼性
も向上した。
【００３４】図４は、本発明者らが、初めて厳密な構造
を示すことができたクリストバライトの原子配列を示す
透視図である。図中の大きい玉は酸素を示し、小さい玉
はＳｉを示している。Ｚ軸はクリストバライトのＣ軸を
示しており、図からわかるように、クリストバライトの
構造は極めて複雑であるので、クリストバライトのどの
面とＳｉのどの面が巧く接合するかを推測することは、
非常に困難である。
【００３５】図５は、図４の原子配列をＹ軸（Ｃ軸に対
して垂直な方向）から見た図である。図５から良く分か
るように、クリストバライトの構造には大きな間隙があ
ることがわかる。このクリストバライトに静水圧を印加
して若干の歪を加えた場合の構造を図６に示す。ここ
で、図中のＳｉ１とＳｉ２とに着目すると、間隔は、か
なり開いていることがわかる。この時、本発明者らは他
の面についても切断した場合をみた結果、状況はかなり
特異的で、Ｃ軸方向（Ｚ軸方向）にそった変形が非常に
優先的におこっていることがわかった。
【００３６】図７（ａ）〜（ｃ）に、本発明者らが作成
した新しいシミュレータを用いて、クリストバライトの
原子間距離分布や、角度分布を調べた結果を示す。図７
（ａ）からわかるように、距離の最大頻度は１．６オン
グストロ−ムに相当し、また、最大頻度角は、図７
（ｂ）と図７（ｃ）から、それぞれ、１４２°と１０９
°である。このように、本発明における分子動力学シミ
ュレータが実際の実験値とも良く適合していることが確
認できる。
【００３７】分子動力学シミュレータの精度チェックの
１つの方法として、分光デ−タの対比がある。即ち、刻
々変化するＳｉ原子や酸素原子の位置から、０−Ｓｉ−
ＯやＳｉ−Ｏ−Ｓｉのロッキングモ−ドやストレッチン
グモ−ドの振動数を読取り、これらの数値から固有振動
数を求めた。これらの値と実測値とを比べたところ、４
４０ｃｍ-1及び１１００ｃｍ-1に対し、実測値はそれぞ
れ４９０ｃｍ-1及び１１１１ｃｍ-1であり、妥当な範囲
と言える。また、絶縁膜に圧力を加えた場合、０−Ｓｉ
−Ｏモ−ドの強度が増大することも実測値と良く一致し
ていることがわかった。このときの０−Ｓｉ−Ｏ角度の
振動出力の計算結果を図８に示す。この図では、横軸は
時間を示し、０．０ｆｓから出発しているが、本発明者
らは、分子動力学計算；における外圧に充分追随したこ
とを確認するまで１５００ｆｓの時間をかけた。従っ
て、図８は、１５００ｆｓの後からのものである。
【００３８】本発明者らは、更に非常に大きな圧縮応力
を印加した場合についても計算してみた。その結果を図
９（ａ）〜（ｃ）に示す。この結果は、体積圧縮率０．
６％のときのものであり、これを応力に換算すると、６
〜８×１０8 dyne／cm2 である。図９（ａ）から分かる
ように、圧縮応力を極めて大きくすると、距離分布は広
い範囲に分散していることが分かる。また図９（ｂ）、
図９（ｃ）からも、角度分布が大きく分散していること
が分かる。そして、このような構造をとったほうが、Ｓ
ｉＯ2 の内部全エネルギの利得があることもわかった。
【００３９】本発明者らは、このような新しいシミュレ
−ションを開発するとともに、これを用いて、Ｓｉ単結
晶のどの面とクリストバライトのどの面が最も整合性が
良いかについて調べた。その結果、β−クリストバライ
トのＰ４1 ２1 ２構造表現の単位構造において、Ｃ軸の
回りに並ぶ４つのシリコン原子のうち、１つおきに取り
出した２つのシリコン原子が、Ｓｉ（１００）面上の
［０１１］軸方向に隣接して並ぶ２つのシリコン原子上
に配置されるとともに、前記β−クリストバライトのＣ
軸と前記［０１１］軸方向とを含む平面が、前記（１０
０）面に対して垂直になる面が最も良いことを見出し
た。
【００４０】このとき、クリストバライト構造の第１Ｓ
ｉと第３Ｓｉとの距離と、Ｓｉ単結晶中のＳｉ（１０
０）面上のＳｉ−Ｓｉ距離との相違（ミスフィット率）
は、４．７％であった。
【００４１】本発明者らは、このような指針に基づき、
ＳｉＯ2 ／Ｓｉ界面の作成を試みた。以下に、そのよう
なＳｉＯ2 ／Ｓｉ界面を有する素子作成の手順を示し、
その特性をも併せて示す。
【００４２】図１０（ａ）に示すように、（１００）面
を有するＳｉ単結晶基板１０１上に、熱酸化膜１０２を
例えば１０ｎｍの厚さに成長させ、その上に多結晶Ｓｉ
膜１０３を例えば２００ｎｍの厚さに堆積し、更にＳｉ
3 Ｎ4 を形成して、写真食刻法を用いてパタ−ニング
し、Ｓｉ3 Ｎ4 膜パタ−ン１０４を形成する。次に、Ｓ
ｉ3 Ｎ4 膜パタ−ン１０４をマスクとして用いてＲＩＥ
によりエッチングし、図１０（ｂ）に示すように、Ｓｉ
単結晶基板１０１に例えば深さ０．７μｍの溝を形成す
る。
【００４３】その後、この溝に非晶質ＳｉＯ2 膜１０５
を低温で埋め込んだ後、Ｓｉ単結晶基板１０１上の熱酸
化膜１０２、多結晶Ｓｉ膜１０３及びＳｉ3 Ｎ4 膜パタ
−ン１０４を除去し、図１０（ｃ）に示す構造を得る。
そして、図１０（ｃ）に示す構造の表面に、図１０
（ｄ）に示すように、所定の面を切り出したクリストバ
ライト膜１０６を接着法により形成する。
【００４４】このとき、β−クリストバライトのＰ４1
２1 ２構造表現の単位構造において、Ｃ軸の回りに並ぶ
４つのシリコン原子のうち、１つおきに取り出した２つ
のシリコン原子が、Ｓｉ（１００）面上の［１１０］軸
方向に隣接して並ぶ２つのシリコン原子上に配置される
とともに、前記β−クリストバライトのＣ軸と前記［１
１０］軸方向とを含む平面が、前記（１１０）面に対し
て垂直になるようにする。このとき、Ｓｉの素子領域の
寸法は、例えば１．２５μｍとする。
【００４５】次に、図１０（ｅ）に示すように、クリス
トバライト膜１０６をパタ−ニングし、ゲ−ト絶縁膜１
０７を及びゲ−ト電極１０８を形成する。このとき、ゲ
−ト幅は０．２５μｍ、ソ−ス及びドレイン領域が形成
されるべき部分の幅は、それぞれ０．５μｍとした。
【００４６】本発明者らは、クリストバライトの面を、
上記の面、即ち（１，−１，０，１）の面から種々の方
向、例えば±１°、±３°、±４°、±６°、±１０
°、±１５°に傾けてシリコン基板上に接着した。そし
て、その接着界面をＴＥＭ（透過電子顕微鏡）により調
べた。その結果、±６°まではＳｉ及びＳｉＯ2 ともに
転位が入っていなかった。しかし、±６°を越えると、
特に±１０°以上では、Ｓｉ又はＳｉＯ2 に転位が発生
していることが見出された。このように、（１１０）の
面方位を有するＳｉ単結晶基板とクリストバライトとの
界面において、転位の発生を防止するためには、クリス
トバライトの面方位が、（１，−，１，０，１）の面か
ら±６°以内、好ましくは±４以内にあればよいことが
わかる。
【００４７】なお、Ｓｉ単結晶基板１０１が（１００）
の面方位を有する場合には、クリストバライトの面方位
は、（１，−１，０，１）又は（１，０，−１，０）の
面から±６°以内、好ましくは±４以内にあればよい。
【００４８】また、ゲ−ト幅についても、上記実施例で
は０．２５μｍであったが、０．３μｍ、１．０μｍ、
２．０μｍの場合についても調べてみた。その結果、
０．３μｍの場合には転位は発生しなかったが、１．０
μｍ、２．０μｍの場合については、転位が発生した。
【００４９】図３０は、横軸に上述のクリストバライト
の面の傾斜角、及びクリストバライト構造のＳｉ−Ｓｉ
距離とＳｉ（１００）面上のＳｉ−Ｓｉ距離との間のミ
スフィット率をとり、縦軸に転位密度をとった場合のそ
れらの間の関係を示す。なお、曲線ａはゲ−ト幅０．５
μｍの場合、曲線ｂはゲ−ト幅０．２５μｍの場合をそ
れぞれ示す。
【００５０】図３０のグラフから、ゲ−ト幅０．５μｍ
において、クリストバライトの面の傾斜角が６°以下、
ミスフィット率が７％以下、好ましくは４％以下の場合
に、低い転位密度が得られることがわかる。なお、ゲ−
ト幅０．２５μｍでは、クリストバライトの面の傾斜角
が６°以下、ミスフィット率が７％以下で、殆ど転位が
認められない。
【００５１】このように、クリストバライトの面の方向
とゲ−ト幅により転位が発生したりしなかったりする理
由については、未だ完全には理解されていない。しか
し、恐らく、以下のような理由に基くものと考えられ
る。
【００５２】即ち、クリストバライトのＳｉ−Ｓｉ間隔
と、Ｓｉ（１００）上の［１１０］Ｓｉとの間隔は必ず
しも一致しておらず、上述のように５％程度のずれはあ
る。このように間隔がずれているもの同士を接着させた
とき、Ｓｉ／ＳｉＯ2 界面をＴＥＭ（透過電子顕微鏡）
により調べたところ、原子の４〜７層ぐらいまで、少し
歪んでいるのが見出された。このように、Ｓｉ／ＳｉＯ
2 界面の近傍で原子の配列が自然に歪むことにより、界
面において面の方向が多少ずれていても、狭い領域で
は、ＳｉとＳｉＯ2 とは整合しているものと思われる。
【００５３】これに対し、ズレの角度が６°を越える
と、Ｓｉ−Ｓｉ間隔の相違が８％以上になり、これによ
って転位が入るものと思われる。また、素子領域が１．
０μｍと大きくなると、中心付近ではほぼ整合していて
も、周辺部ではやはり不整合が大きくなり、確実に転位
が入るものと考えられる。
【００５４】このように、本発明者らがＳｉ−Ｓｉ間隔
に着目したのは、上述のように、Ｓｉ基板とクリストバ
ライトとを接着することにより、原子間間隔が変化する
ことを見出したためであり。この場合、新たな表面が形
成されると原子間間隔もすぐに変化するため、代表値と
しては、表面ではなく内部の値を採用している。
【００５５】本発明者らは、酸化膜とＳｉ単結晶を含む
領域に対して、厳密なイオン結合ポテンシャルの厳密積
算式を開発し、これまでにない新しい手法で酸化膜とＳ
ｉ単結晶の最適な位置関係を見いだすことが出来た。従
来の手法では、厳密性に欠け、特に系のエネルギを正確
に求めることが出来なかった。即ち、本発明者らは、従
来にない新しいシミュレータを構築し、一実施例とし
て、酸化膜の単結晶、具体的にはクリストバライトにつ
いて計算を行った。
【００５６】以下に、本発明者が作成したシミュレータ
について、従来例との比較をしながら説明する。まず、
Ｓｉ−Ｏ間、Ｏ−Ｏ間、Ｓｉ−Ｓｉ間の３種類のポテン
シャルを厳密に表現する必要がある。Ｓｉ−Ｏ間とＯ−
Ｏ間、Ｓｉ−Ｓｉ間のト−タルのポテンシャルを表現す
ることは実際は非常に難しく、３種類のポテンシャルと
も距離ｒの項により積算量は無限大に発散することにな
る。また、計算自体もクーロンポテンシャルは遠くまで
裾を引くので途中で打ち切ることができず、少し厳密な
計算をする場合には従来の手法ではEwald の方法を使っ
ていた。しかし、この方法では計算に厳密性を欠いてい
る。
【００５７】本発明者らが提案した新しい分子動力学シ
ミュレ−ションの全体の構成を図１１に示す。以下、こ
のシミュレ−ションシステムの要点について、図１１及
び１２を参照して説明する。
【００５８】まず、計算手順に関し、従来の方法との比
較のため、工夫した点及び新規な点を説明する。最初に
初期状態として、粒子の配置等を決定する。これは、図
１１において、［ＣＲＹＳＴ］、［ＴＥＴＲＡ］、［Ｒ
ＨＯＭＢＯ］、［ＤＩＡＭＯＮＤ］であり、これは従来
の方法と同じである。
【００５９】次に、［ＴＥＲＳＯＦ］や［ＥＷＡＬＤ］
で運動方程式を解き、粒子間に働く力と方向を計算す
る。その後、次の時刻の各粒子の位置を求める。この手
順を所定のプロセス時間だけ続ける。
【００６０】運動方程式のもとになるポテンシャル表現
式としては、Ｓｉの場合は、本発明者らは第１原理から
求めたポテンシャルを用いた。本発明者らは、定積・定
圧問題も扱えるように、運動方程式は、ラグランジュア
ンと連立させている。また、対象とする系全体のエネル
ギをも議論出来るように配慮している。出力は、各粒子
の時々刻々の位置、速度、力等である。また、コンピュ
−タグラフィックを用いてアニメ−ション表示をするこ
とも可能である。
【００６１】ところで、酸化膜の計算に用いるポテンシ
ャルは、各方面で提案されたものであるが、そのままで
は利用出来ない。即ち、酸化膜中の各原子間に働く力に
はイオン成分の寄与が大きく、イオン成分の力は収束が
遅く、従って計算結果は計算寸法に依存する。
【００６２】本発明者らは、上記不都合を回避するた
め、このような問題を数学的に扱ったEwald （ P. Ewal
d, “ Die Berrechnung optischer und electrostatis
cher Gitterpotentiale ” Ann. Phys. (1921) Vol. 6
4. p.253 ）の原典に戻り、厳密な方程式を開発した。
【００６３】下記式１及び図１３に示すように、ポテン
シャルΦijは、ク−ロン力（第１項）、内殻間反発力
（第２項）及び共有結合補正項（第３項）からなる。結
晶内で正確に積算するため、本発明者らは、厳密な逆格
子積算方程式を開発した。下記式２〜６にその一部を示
す。なお、ｉｊは粒子番号であり、酸素原子やＳｉ原子
に対応する。Ｎは粒子の総数である。ｒ，ｍ，
ｎ，Ｌは、それぞれ距離ベクトル、逆格子ベクト
ル、単位ベクトル、単位格子ベクトルである。
【００６４】
【数１】 収束の遅いポテンシャル積算に関して、φ1 、φ2 φ3
の他に、第４番目の定数項である、下記式６に示すφ4
が存在することを導きだした。従来の多くの報告では、
この項が欠落している。しかし、この項がないと、正確
な計算は出来ないのである。
【００６５】上述のように、ク−ロンポテンシャルＱi
Ｑj ／ｒは、下記式（２）に示すように、４つの項にな
る。
【００６６】
【数２】 更に、各要素は、下記式（３）〜（６）に示すようにな
る。
【００６７】
【数３】 式中、ｎ＝ｎx ・（Ｌx ，０，０）＋ｎy ・（０，Ｌ
y ，０）＋ｎz ・（０，０，Ｌz ）ｍ ＝ｍx ・（１／Ｌx ，０，０）＋ｍy ・（０，１／
Ｌy ，０）＋ｍz ・（０，０，１／Ｌz ） 次に、クーロンポテンシャルは、以下のように求められ
る。本発明者らは、クーロンポテンシャルを分解してゆ
くと、４項に分かれる事を見い出した。特に、従来は３
項しか考慮されていなかったが、新しく第４項を考慮す
べきことを確認した。これらの計算手順を以下に示す。
【００６８】本発明者らは、まず厳密な式の出発とし
て、誘電率を加味した下記式（７）により表わされる基
本式から解き始めた。
【００６９】
【数４】 導体ε＝∞と真空ε＝１の場合とでクーロンポテンシャ
ルが異なり、Ｌは（立方体の）単位結晶の一稜、Σは単
位結晶内でとり、Ｚi 、ｒi は酸素の第ｉ粒子の荷電
と位置である。これは球内の荷電によって球の内面に分
極が生じることによる。導体でない球の内面に双極子の
層が出来るが、上記式（７）の最終項がちょうどその効
果を打ち消す働きをする。Ewald の方法は、左辺がε＝
∞のものを与えるから、真空内の値を求めるには、上記
式の最終項を加えなければならない。ここでは結果だけ
を掲げる。
【００７０】クーロン・ポテンシャルを下記式（８）に
より表わされるものとする。
【００７１】
【数５】 式（８）において、Ｎは単位結晶内の原子数、単位結晶
内の第１原子の位置と荷電がｒ1 、Ｚ1 であり、ｎ
は単位結晶とそれを周期的にずらしたものを指定するベ
クトルであって、下記式（９）に示すように設定した。
【００７２】ｎ ＝ｎx Ｚx ＋ｎy Ｚy ＋ｎz Ｚz …（９） 上記式（９）において、Ｚx 、Ｚy 、Ｚz がそれぞれ
ｘ，ｙ，ｚ方向の稜のベクトルであり、ｎx ，ｎy ，ｎ
z はそれぞれ（バルク結晶の場合）−∞から＋∞にわた
る整数である。Σ′の′はｎ＝０の時のｊ＝ｉを除くこ
とを意味するものである。
【００７３】ここで、本発明者らは下記（１０）に示す
新しいＦ関数を導入する。
【００７４】
【数６】 上記式（１０）において、Ｇ（ｒ，ｔ）はｒの周期
関数である。本発明者らは、これをフーリエ級数で表現
できることを見い出した。
【００７５】Ｇ（ｒ，ｔ）は、更に下記式（１１）に
より表わされるように変形することが出来る。
【００７６】
【数７】 上記式（１１）において、ｍは逆格子ベクトルであ
り、下記式（１２）により表わされる。
【００７７】
【数８】 上記式（１２）において、指数ｍx ，ｍy ，ｍz はそれ
ぞれ−∞から∞にわたる整数である。ｍ＝ｍの時は、
exp ［…］＝１だから、ΣＺi ＝０であり、単位結晶内
の総荷電が０であれば、ｍ＝ｍの項は消える。あらか
じめｍ＝ｍの項を除くと、下記式（１３）となる。
【００７８】本発明者等は、積分範囲をｋで分け、Ｇ
（ｒ，ｔ）の２つの形を使い分けて、下記（１４）を
得る。
【００７９】
【数９】 ここで、公式として下記式（１５）を用いた。
【００８０】
【数１０】 これにより、始めのクーロンポテンシャルは、下記式
（１６）により表わされる。
【００８１】
【数１１】 式（１６）において、Σ′の右上の′印は、ｎ＝ｍ
の時、ｊ＝ｉを除くことを意味する。
【００８２】さらに、下記式（１７）が成立する。
【００８３】
【数１２】 この式（１７）は、ｒを含まないから力には関係はな
い。この式（１７）は、更に下記式（１８）により表さ
れるように変形することが出来る。
【００８４】
【数１３】 以上の結果をまとめると、クーロンポテンシャルは、結
局、下記式（１９）、（２０）、（２１）、（２２）、
（２３）により表される。
【００８５】
【数１４】 式（１９）〜（２３）において、ｎは、ｎ＝ｎx ・
（Ｌx ，０，０）＋ｎy・（０，Ｌy ，０）＋ｎz ・
（０，０，Ｌz ）であり、ｍは、ｍ＝ｍx ・（１／
Ｌx ，０，０）＋ｍy ・（０，１／Ｌy ，０）＋ｍz ・
（０，０，１／Ｌz）である。
【００８６】式（１９）〜（２３）の表現の具合のいい
点は、もとのΣの項が逆数のオーダーでしか減衰しない
のに対して、Φ(1) ではΣの項がｅｒｆｃの因子によっ
て、Φ(2) ではΣの項がｅｘｐの因子によって、急速に
減衰することである。Φ(3)では減衰との遅速に逆向き
に効くから、両者のバランスがとれるような適当なκを
選ぶ必要がある。これらは、距離の近いところから順に
クーロン力の寄与を計算した結果であり、しかも周囲が
導体である場合の結果である。
【００８７】周囲が真空である場合では、もう１項が加
わる。これが特に、従来考慮されなかった部分である。
【００８８】図１４、１５、１６に、本発明による厳密
出力を示す。
【００８９】次に、本発明者等が作成した回転点群を図
１７、１８を用いて示す。即ち、Ｓｉ原子を半径ｒの球
の中心（０，０，０）に置き、球面上正四面体の頂点の
位置に４個の酸素原子を置く。Ｃ原子の位置は、オイラ
ー角（θ，φ）で指定できる。それを（ｘ，ｙ，ｚ）座
標で表すには、北極に向かうベクトル（０，０，γ）に
対して、まずｙ軸まわりに角度θの回転、次いでｚ軸ま
わりに角度φの回転をしてやればよい。
【００９０】その回転行列は、下記に示す式（２４）に
より表される。
【００９１】
【数１５】 ここで、４個の酸素原子のうち１つを北極（０，＊）に
置いた時、しかもφは不定で＊としておくと、他の３つ
の酸素原子の位置は、未定の角ψによって、それぞれ
（１０９°２８′，ψ）、（１０９°２８′，ψ＋１２
０°），（１０９°２８′，ψ＋２４０°）と表され
る。従って、それらの（ｘ，ｙ，ｚ）座標は、式（２
５）で、ｃｏｓθ＝−１／３、ｓｉｎθ＝２（２）1/2
／３、そしてφをそれぞれψ、ψ＋１２０°、ψ＋２４
０°としたものを、 t（０，０，ｒ）に作用させること
により、下記式（２５）に示すものとなる。
【００９２】
【数１６】 北極を指していた第１の酸素原子を（θ，φ）の向きに
するには、式（２４）のＲ（φ，θ）をそのまま作用さ
せればよい。その結果、本発明者等は以下のように求め
た。即ち、４個の酸素原子の（ｘ，ｙ，ｚ）座標は、下
記式（２６）示すものとなる。
【００９３】
【数１７】 単位格子内の４個のＳｉ原子の（ｘ，ｙ，ｚ）座標をパ
ラメータａ，ｂ，ｃで表し、図１と照合すると、２ａが
縦方向、横方向に共通の周期である。
【００９４】Ｉ （０，０，０） II （ａ，ｂ，ｃ） III （ａ−ｂ，ａ＋ｂ，２ｃ） IV （−ｂ，ａ，３ｃ） Ｖ （０，０，４ｃ） 即ち、第１原子を原点におき、ｚ座標が一定値ｃずつ上
り、（ｘ，ｙ）面に正射影すると、Ｉ、II、III 、IVで
正方形をなしている。第５原子は、次の単位格子の第１
原子でｚ座標が４ｃふえて、第１原子の真上にある。各
Ｓｉ原子に属する４個の酸素原子の配置は、Ｓｉ原子に
相対的な配置がｚ軸まわりに９０°ずつ回転して行く。
それに上述のようなＳｉ原子の移動が加算される。第１
Ｓｉ原子周囲の４個の酸素原子の（ｘ，ｙ，ｚ）座標
は、式（２４）をそのまま使えばよく、第２、第３、第
４Ｓｉ原子の周囲の酸素原子の（ｘ，ｙ，ｚ）座標は、
第１原子周囲の酸素原子に対して、それぞれ Ｒ（０，９０°）の回転と（ａ，ｂ，ｃ）の平行移動 Ｒ（０，１８０°）の回転と（ａ−ｂ，ａ＋ｂ，２ｃ）
の平行移動 Ｒ（０，２７０°）の回転と（−ｂ，ａ，３ｃ）の平行
移動 を作用させれば得られる。
【００９５】その他に、II１と III２、 III１とIV２、
IV１とＶ２の組がそれぞれ同一の酸素原子であるが、こ
れらは（当然のことだが）上と同じ関係式を与える。酸
素原子Ｉ１とII４は、横方向に１周期分２ａだけずれて
いる。
【００９６】次に、計算に用いた領域等について、やや
詳細に説明する。計算ではＳｉ基板側に、深さ方向に数
十原子層をとり、また、表面での奥行き方向に数十原子
層をとり、計算領域をとった。また、βクリストバライ
トにおいても、縦横高さをそれぞれ数十原子層ずつとっ
た。
【００９７】酸化膜の劣化原因の解明については、これ
まで長い歴史と多くのデ−タがある。本発明は、上述の
計算手法を用い、原子や電子の移動を追及することによ
り、酸化膜の劣化原因の解明に一石を投じようとするも
のである。また、近年、各所で使用されているＦＴ−Ｉ
Ｒ等の測定結果にも、理論的同定を行なわんとするもの
である。
【００９８】更に、本発明者らは、実際のゲ−ト酸化膜
形成プロセスを考えて、どの程度の欠陥密度まで許容さ
れるかについて調べた。即ち、例えば３２００個のＳｉ
と６４００個の酸素を用意し、これに０個から１００個
の酸素欠陥を作った。この場合の時々刻々のＳｉ原子や
酸素原子の位置等から、Ｏ−Ｓｉ−Ｏの角度及びＳｉ−
Ｏの距離の分布を求めた。これらの結果を図１９及び２
０に示す。
【００９９】図１９及び２０に示す結果から以下のこと
が明らかとなった。まず、酸素原子及びＳｉ原子の動作
挙動と酸化膜構造因子の関連を調べたところ、単結晶酸
化膜中に酸素欠陥が存在すると、数原子先の遠方のＳｉ
原子及び酸素原子までも、無欠陥の場合と比較すると明
らかに擾乱を受けており、しかも点欠陥の移動度は非常
に大きい。これらの動作挙動を単結晶Ｓｉの場合と比較
すると、酸化膜の場合の方が影響も範囲も非常に大きい
ことがわかった。このような活発な動きは、酸化膜には
イオン結合成分がかなり存在し、分極し易い性格を持っ
ており、従って、局所的な欠損が引き金になってポテン
シャル変化に連動するものと考えられる。本発明者ら
は、このような手順によって詳細に調査したところ、酸
素欠陥密度が０．０１％以下であれば、単結晶絶縁膜の
利点を十分に引き出し得ることを見出だした。
【０１００】上述の式（４）の計算は、一種のフ−リエ
変換に相当するが、その中で三角関数の演算が多々あ
る。また、この式では、粒子数及び逆格子数にわたって
の組合せ全体について計算しなければならない。現在の
汎用大型電子計算機では、三角関数の演算スピ−ドは非
常に遅いので、出来るだけ演算回数を減らすことが演算
の高速化につながる。本発明者らは、これらの点につい
て、特に留意した。
【０１０１】即ち、項ｃｏｓ（２πｍｘ）は、項ｃｏｓ
（ｍx ａx ＋ｍy ａy ＋ｍz ａz ）の形に変形出来る。
ここに、ｍx 、ｍy 、ｍz は整数であるので、コンピュ
−タ−プログラムは非常に複雑になるが、加法定理を繰
り返すことにより、下記式（２７）、（２８）に示すよ
うに展開することが出来る。
【０１０２】 ｃｏｓ（ｍx ａx ＋ｍy ａy ＋ｍz ａz ） ＝ （ｃｏｓｍx ａx ）（ｃｏｓｍy ａy ）（ｃｏｓｍz ａz ） −（ｃｏｓｍx ａx ）（ｓｉｎｍy ａy ）（ｓｉｎｍz ａz ） −（ｓｉｎｍx ａx ）（ｃｏｓｍy ａy ）（ｓｉｎｍz ａz ） −（ｓｉｎｍx ａx ）（ｓｉｎｍy ａy ）（ｃｏｓｍz ａz ） …（２７） ｓｉｎ（ｍx ａx ＋ｍy ａy ＋ｍz ａz ） ＝ （ｓｉｎｍx ａx ）（ｃｏｓｍy ａy ）（ｃｏｓｍz ａz ） −（ｃｏｓｍx ａx ）（ｓｉｎｍy ａy ）（ｃｏｓｍz ａz ） −（ｃｏｓｍx ａx ）（ｃｏｓｍy ａy ）（ｓｉｎｍz ａz ） −（ｓｉｎｍx ａx ）（ｓｉｎｍy ａy ）（ｓｉｎｍz ａz ） …（２８） 更に、下記式（２９）〜（３２）が成立する。
【０１０３】
【数１８】 プログラムの長さとしては、８４行から８９５行に、約
１０倍となったが、このようにすることにより、演算時
間は、典型的な場合に、Ｃｒａｙ−ＹＭＰによると、１
３．３２分から６．５１分と、約半分になった。このよ
うな演算時間の短縮は、本発明を極めて実用的なものと
する。
【０１０４】本発明者らは、更に弾性エネルギに着目
し、本発明の接合構造では、弾性エネルギが最小となる
ことを見出した。なお、弾性エネルギ−は、以下のよう
にして求めた。
【０１０５】各Ｓｉ側及び酸化膜の格子寸法をｄ0 Si及
びｄ0 SiO2と置いてみる。界面での最も縮んだ場合ある
いは伸びた場合の距離を１．６４ｄ0 −２Ｘと置く。Ｘ
は未知数であり、界面の両側で受けもたせたという形で
ある。この移動の仕方によって、４×３＝１２個の２次
最近接原子のうち、更に４個だけが影響を受けて距離が
増大する。それをｄ0 ＋ε2 と置く。もし４個を固定す
ればここで終りであるが、更に遠くのものも動いてそれ
ぞれ３個の最近接原子の３次の最近接原子との距離がｄ
0 ＋ε3 となり、以下、同様にして、６次の最近接原子
まで考慮に入れる。６次目の原子は不動とした。そし
て、ｄ0 からの伸びの大きさが公比１／２の等比数列を
なすとする。即ち、以下のようになる。
【０１０６】ε3 ＝ε2 ／２、ε4 ＝ε2 ／２2 、ε5
＝ε2 ／２3 、ε6 ＝ε2 ／２4 従って、歪による自由エネルギ−Ｈは、下記の式（３
３）により表される。
【０１０７】
【数１９】 上記式（３３）に上述の関係を代入すると、下記の式
（３４）に示すようになる。
【０１０８】 Ｈ＝２Ｄ｛１＋ｅｘｐ［−２α（０．６４ｄ0 −２Ｘ）］−２ｅｘｐ［−α（ ０．６４ｄ0 −２Ｘ）］｝−２Ｄ｛１＋ｅｘｐ（−２α×０．６４ｄ0 ）−２ｅ ｘｐ（−α×０．６４ｄ0 ）｝ …（３４） 上記式（３４）では、｛ ｝内の１が消しあって、下
記の式（３５）が得られる。
【０１０９】 Ｈ＝２Ｄ｛ｅｘｐ［−２α（０．６４ｄ0 −２Ｘ）］−２ｅｘｐ［−α（０． ６４ｄ0 −２Ｘ）］−ｅｘｐ（−２α×０．６４ｄ0 ）＋２ｅｘｐ（−α×０． ６４ｄ0 ）｝ …（３５） 次に、本発明の他の態様に係る実施例について説明す
る。
【０１１０】上述の実施例では、クリストバライトやＳ
ｉ酸化膜について説明したが、本発明では、それらの代
わりにクオ−ツを用いることが可能である。その具体例
を図２１〜２５に示す。
【０１１１】ここでは、例として図２３（ａ）、（ｂ）
及び図２４について説明する。いずれの図も小さい球が
Ｓｉを示し、少し大きい球がＯを示している。また、Ｓ
ｉは４配位になっていることもわかる。
【０１１２】まず図２３（ａ）について説明すると、こ
の図は、本発明者らが作成した新しい分子動力学シミュ
レ−タを用いて、水晶について調べたものである。ここ
では水晶のＣ軸を含む面に着目し、Ｃ軸を中心として一
定の角度を回転させた場合である。図中のＡ1 Ａ2 Ｂ2
Ｂ1 をみると、ほぼ正方形になっていることがわかる。
しかも、Ａ1 Ａ2 、Ａ2 Ｂ2 …の寸法は、Ｓｉ（１０
０）面のＳｉ−Ｓｉ距離に対してほぼ４％程度の相違で
あることもわかった。この面を用いて、先に示した実施
例の手法を用いてＳｉをＭＢＥで成長させると、本発明
による通り、Ｓｉ（１００）面を成長させることが出来
た。
【０１１３】ところで、図２３（ｂ）に示された面は、
やはりＣ軸を含む面であるが、もう１つの面である。実
は、このような関係は、６０°づつ回転させると、３つ
あることもわかった。
【０１１４】次に、図２４について説明する。図２４
は、水晶のＣ軸について垂直な面で切断した場合を示
す。図中のＡ1 、Ａ2 、Ａ3 はいずれもＳｉを示してお
り、この３つのＳｉは同一面上にある。また、本発明者
らは、この面とＳｉ（１１１）面とはＳｉ−Ｓｉ距離に
対してほぼ５．１％程度の相違であることも見出だし
た。そして、この面を用いて、先に示した実施例の手法
を用い、ＳｉをＭＥＢで成長させると、本発明による通
り、Ｓｉ（１１１）面を成長させることが出来た。
【０１１５】なお、図２１においても、小さい記号はＳ
ｉ、大きい記号はＯを示している。単結晶絶縁膜として
は、Ｓｉ酸化膜に限らず、スピネル（ＭｇＡｌ
2 Ｏ4 ）、酸化セリウム（ＣｅＯ2 ）、チタン酸ストロ
ンチウム（ＳｒＴｉＯ3 ）、酸化アルミニウムＡｌ2 Ｏ
3 ）、酸化ジルコニウム（ＺｒＯ2 ）、酸化イットリウ
ム（Ｙ2 Ｏ3 ）、イットリウム安定化ジルコニウムＹＳ
Ｚ、ＰｒＯ2 、弗化カルシウム（ＣａＦ2 ）等、及びこ
れらの積層膜を用いることが出来る。
【０１１６】また、単結晶絶縁膜と下地シリコンウエハ
又は下地電極との界面に、シリコン酸化膜を介在させる
ことも可能である。
【０１１７】次に、本発明の更に他の実施例について説
明する。この実施例では、本発明者らは、分子線エピタ
キシ（ＭＢＥ）法を用いて人工的に単結晶Ｓｉ／単結晶
ＳｉＯ2 の界面の作成を行った。以下にその手順につい
て詳細に説明する。
【０１１８】まず、Ｘ線を用いてクリストバライトの方
位を調べ、所定の面に目印をつけ、これを基にして面を
切り出した。この時、板厚は約０．１ｍｍであった。こ
の厚みは、後々のことを考えれば、出来るだけ薄い方が
よいが、ここで用いる分子線エピタキシ（ＭＢＥ）法で
は、試料を搬送・装着したりするため、ある一定の厚み
が必要である。そこで本実施例では、上述のように０．
１ｍｍの板厚で作業を進め、単結晶Ｓｉを成膜した後
に、研磨し、所定の厚みに調整した。
【０１１９】図２６（ａ）に示すように、クリストバラ
イト板２０１の上述の所定面（面方位を既に若干傾斜さ
せている）上に、ＭＢＥ法により、単結晶Ｓｉ膜２０２
を成膜した。成膜にあたっては、まず、クリストバライ
ト板２０１を予備チャンバ−内に導入し、ゲ−トバルブ
を開き、次いで主チャンバ−内に収容した。その後、主
チャンバ−内を充分に排気し、クリストバライト板２０
１を７００℃に保持した。そして、Ｓｉを分子線を用い
て成長させた。この時、成長状態を逐次観察した。
【０１２０】本発明者らは、極めて小さな角度で電子線
を成長面に導き、Ｓｉの成長状況を電子線回折により調
べた。その結果、（１００）面の成長を示す極めて明瞭
な回折スポットが認められた。なお、本実施例で用いた
試料は、クリストバライト上にＳｉを堆積したものであ
り、通常のＭＯＳ構造とは上下が逆になっている。
【０１２１】ＭＢＥでは、Ｓｉ膜の成長速度が極めて遅
いので、本発明者らは１つの便法として、上記ＭＢＥ成
長のＳｉ上に単結晶Ｓｉを継ぎ足した。この時、その継
ぎ足したＳｉ膜の成長温度には特に注意をはらった。そ
れは、成長温度を上述の７００℃より高くすると、折角
良好な界面が生成されているのに、これを破壊する恐れ
があるからである。
【０１２２】図２６（ａ）に示す構造の単結晶Ｓｉ膜２
０２の上にＳｉ膜を継ぎ足す方法としては、次の方法が
挙げられる。即ち、まず図２６（ｂ）に示すように、非
晶質Ｓｉ膜２０３を例えば約１．３μｍの膜厚に、例え
ば５８０℃で堆積させた。その後、これを不活性雰囲気
の６００℃の炉に導き、約３０分間熱処理すると、約
１．３μｍの膜厚の非晶質Ｓｉ膜２０３は、全て単結晶
化した。
【０１２３】この現象は、いわゆる固相成長と呼ばれる
ものであり、このように継ぎ足した非晶質Ｓｉ膜２０３
が単結晶化するのは、ＭＥＢにより成長した単結晶Ｓｉ
が種となって、単結晶化が伝播していくことによるので
ある。この固相成長については、特願平４−１１１７９
５号、特願平４−１９１１８０号、特願平４−２４５２
８９号に詳細に記載されている。
【０１２４】図２６（ｂ）に示す構造の上に、更に例え
ばＳｉ基板２０４を接着法により接着した。なお、以上
の方法では、ＣＶＤ法により非晶質Ｓｉ膜２０３を形成
した後にＳｉ基板２０４を接着したが、ＣＶＤ法による
非晶質Ｓｉ膜２０３の形成工程を省略することも可能で
ある。ここで、Ｓｉ単結晶と酸化膜との界面の断面を観
察したところ、約１０7 ／ｃｍ2 の転位が存在すること
がわかった。
【０１２５】本発明者らは、界面の面積を十分に小さく
すれば転位のない界面が形成されると考え、上述のＭＢ
Ｅ成長実験によるＳｉ膜の成膜の際に、クリストバライ
トの表面のある面積の正方形領域を残して覆いをかけ、
覆いの存在しない領域にのみ成膜を行う実験を行った。
成膜を行う領域の面積を種々変えたところ、正方形領域
一辺の長さが０．１μｍ以下の場合には転位が存在しな
いことが確認された。従って、Ｓｉ単結晶上に単結晶ゲ
−ト酸化膜を形成する場合には、ゲ−ト領域を０．１μ
ｍ四方以下にすればよいことがわかった。
【０１２６】その後、本発明者らは、上下を逆にし、即
ちクリストバライト板２０１側を上にし、このクリスト
バライト板２０１を研磨法により削って、約１０μｍの
単結晶酸化膜とした。次いで、図２６Ｃに示すように、
この単結晶酸化膜上に、アルミニウム膜２０５をゲ−ト
電極用として堆積した。
【０１２７】次に、図２６（ｃ）に示す構造のＳｉ基板
２０４にも電極を形成してバラクタ構造とし、このＭＯ
ＳバラクタのＣＶ評価を行った。即ち、容量の周波数分
散等から界面準位の分布を求め、従来のＭＯＳ構造と比
較した。その結果、界面準位は１／５０にも低下したこ
とがわかった。このことは、本発明のＭＯＳ構造を適用
したＳｉ／ＳｉＯ2 界面は、従来の熱酸化膜を用いて作
成したＳｉ／ＳｉＯ2界面よりも準位が減少したことを
示しており、良好な界面が形成されたことを示してい
る。
【０１２８】また、図２６（ｂ）に示す構造において、
クリストバライト板２０１側に多結晶シリコンからなる
ゲ−ト電極２０６を形成し、Ｓｉ層２０２，２０３にソ
−ス領域２０７及びドレイン領域２０８を形成し、これ
らソ−ス領域２０７及びドレイン領域２０８上に高融点
金属からなるソ−ス電極及びドレイン電極（図示せず）
を形成して、図２７に示すようにＭＯＳトランジスタを
形成した。
【０１２９】このＭＯＳトランジスタについて、高電圧
下でクリストバライトの劣化特性を測定し、従来のＭＯ
Ｓ構造と比較した。即ち、Ｓｉ側の反転層の移動度を測
定し、この値から界面凹凸散乱の寄与を抽出し、凹凸の
寸法を求め、従来のＭＯＳ構造と比較した。その結果を
図２８及び図２９に示す。
【０１３０】次に、本発明の更に他の実施例について説
明する。
【０１３１】従来のＭＯＳトランジスタの製造方法で
は、シリコン単結晶基板の表面を熱酸化した後、ゲ−ト
領域以外の部分の酸化膜を除去するのであるが、本発明
の方法では、既に述べたように、シリコン単結晶基板の
表面の１μｍ四方のゲ−ト領域以外の部分にマスクを形
成し、ゲ−ト領域にＭＢＥ法によりクリストバライトを
成膜してゲ−ト酸化膜を形成する。この後、マスクを除
去し、ゲ−ト酸化膜の両側にイオン注入を行い、ソ−ス
領域及びドレイン領域を形成する。このようにして得た
ゲ−ト構造の断面を観察したところ、転位の存在しない
境界面が形成されていることが確認された。
【０１３２】ここで、以下、最近のＭＯＳ素子に関する
課題について簡単に説明する。即ち、現在、補助記憶装
置としてはハ−ドディスクが主流である。しかし、ハ−
ドディスクは、読みだし書き込みに時間がかかるととも
に、機械的動作の部分があるため振動等に不利であり、
かつ部品コストも高い。そこで、ハ−ドディスクをＥ2
ＰＲＯＭに置き換えることが検討されている。
【０１３３】Ｅ2 ＰＲＯＭは、高電界の下でのトンネル
電流を利用し、浮遊ゲ−トに電荷を注入し、情報の書き
込みを行うものである。この場合、浮遊ゲ−トに蓄積さ
れた電荷を、電源を切っても十分に保持しようとするも
のである。ところで、Ｅ2 ＰＲＯＭを補助記憶装置とし
て利用するにあたり、ＭＯＳ構造の部分のゲ−ト酸化膜
に対し、非常に厳しい要求が課される。例えば、１２〜
１３ＭＶ／ｃｍもの高電界下で、１０００万回もの安定
した書き込み動作を補償し、かつ１０年間のデ−タを保
持することが要求される。
【０１３４】しかし、これまでのＭＯＳ構造では、酸化
膜の劣化が大きな問題となっており、そのため上述の要
求を満たすことが出来ず、製造プロセスの面から種々の
工夫がされているが、未だ十分な結果が得られていな
い。これに対し、本発明のＭＯＳ構造によると、約１０
０倍もの長寿命化を達成することが可能となった。
【０１３５】図３１（ａ）〜（ｃ）は、本発明の他の態
様における第１の実施例に係る、浮遊ゲ−ト型電気的書
き込み消去可能なＲＯＭ（ＥＥＰＲＯＭ）の製造工程を
示す断面図である。
【０１３６】まず、図３１（ａ）に示すように、例えば
比抵抗が１０Ω・ｃｍ、面方位（１００）のｐ型シリコ
ンウエハ３０１の表面に、素子分離用フィ−ルド酸化膜
３０２を形成した後、薬品洗浄により表面に付着した金
属汚染を除去する。その後、該シリコンウエハ１を５×
１０-11 Torr程度の超高真空中に設置し、９００℃でシ
ラン還元法により自然酸化膜を除去した後、文献（井上
他；電気化学、Ｖｏｌ．５６，Ｎｏ．７，ｐ４９８
（１９８８））に示すように、Ｈ2 をキャリアガスとし
て用いて２種類のソ−スガス（ＡｌＣｌ3 、ＭｇＣ
ｌ2 ）をシリコンウエハ上に輸送し、別途同様にＨ2 を
キャリアガスとして用いて輸送されたＣＯ2 ガスと混合
し、反応させることによって、単結晶スピネル（ＭｇＡ
ｌ2 Ｏ4 ）膜３０３をエピタキシャル成長させる。
【０１３７】次に、５００℃程度の低温で燐添加非晶質
シリコン膜を形成し、続く６００℃での熱処理により単
結晶絶縁膜から結晶情報を得ることにより、図３１
（ｂ）に示すように、単結晶電極３０４を形成する。更
に、単結晶シリコン電極３０４の表面を酸化して、電極
間絶縁膜であるシリコン酸化膜３０５を形成する。その
後、図３１（ｃ）に示すように、制御電極としての多結
晶シリコン電極３０６をシリコン酸化膜３０５の上に形
成する。そして、図示しないが、所定の配線プロセスを
経て、ＥＥＰＲＯＭを完成する。
【０１３８】図３１（ａ）〜（ｃ）に示すＥＥＰＲＯＭ
における浮遊ゲ−ト電極を単結晶により構成することは
必ずしも必要ないが、単結晶化することによって、浮遊
ゲ−ト電極と下地の単結晶絶縁膜との界面の、後の熱工
程に対する安定性が増す。
【０１３９】図３２は、本発明の他の態様における第２
の実施例に係るＥＥＰＲＯＭを示す断面図である。面方
位（１００）のｐ型シリコンウエハ４０１の表面に、第
１の実施例と同様の単結晶スピネル（ＭｇＡｌ2 Ｏ4 ）
膜４０２を形成した後、高温、例えば８００℃の酸化性
雰囲気に晒して、ＭｇＡｌ2 Ｏ4 膜４０２とｐ型シリコ
ンウエハ４０１の界面に、例えば厚さ約３ｎｍのシリコ
ン酸化膜４０３を形成する。その後、第１の実施例と同
様の製造プロセスに従い、ＥＥＰＲＯＭを形成する。
【０１４０】本実施例において、シリコン酸化膜の厚さ
を３ｎｍ程度としたが、これは絶縁膜の電荷に対する実
効的な障壁高さを増加させることを目的としたものであ
り、シリコン酸化膜４０３の厚さが厚いほど、この実効
的な障壁高さは高くなる。もちろん、シリコン酸化膜４
０３の厚さが厚すぎると、本発明の目的を達成すること
は困難となる。このシリコン酸化膜４０３の厚さは、Ｅ
ＥＰＲＯＭの動作電圧、信頼性等の仕様で決定されるべ
きものであるが、実用上の好ましい膜厚は３〜５ｎｍ程
度である。
【０１４１】本実施例においては、単結晶絶縁膜４０２
を形成した後、熱酸化法によりシリコン酸化膜４０３を
単結晶絶縁膜４０２とシリコンウエハ４０１との界面に
形成したのは、単結晶絶縁膜４０２の結晶情報をシリコ
ンウエハ４０１から引き継ぐ方法を用いているためであ
って、他の方法、例えば第５の実施例に示すように張り
付け法を用い、シリコン酸化膜４０３の形成を先に行う
ことも可能である。
【０１４２】図３３は、本発明の他の態様における第３
の実施例に係るＥＥＰＲＯＭを示す断面図である。面方
位（１００）のｐ型シリコンウエハ５０１の表面に、第
１の実施例と同様の単結晶絶縁膜（ＭｇＡｌ2 Ｏ4 ）５
０２を形成した後、高温、例えば８００℃の酸化性雰囲
気に晒して、ＭｇＡｌ2 Ｏ4 膜５０２とｐ型シリコンウ
エハ５０１の界面に、シリコン酸化膜５０３を形成す
る。次いで、単結晶絶縁膜５０２の表面にシリコン酸化
膜５０４をＣＶＤ法により形成し、３層構造のトンネル
絶縁膜を形成する。その後、第１の実施例と同様の製造
プロセスに従い、ＥＥＰＲＯＭを形成する。
【０１４３】本実施例におけるシリコン酸化膜５０４は
ＣＶＤ法により形成したが、他のスパッタ法や溶液中で
の反応による方法等、薄いシリコン酸化膜を形成出来れ
ば、どのような方法でもよい。
【０１４４】図３４は、本発明の他の態様における第４
の実施例に係るＥＥＰＲＰＭの断面図である。（１０
０）の面方位を有するｐ型シリコンウエハ６０１の表面
に、参考文献（H.Nagata,et,al,;Jap. J.Appl. Phys.,
Vol.30, No.6B, p1113687(1991) ）に記載されているよ
うに、レ−ザＭＢＥ法によりＳｒＴｉＯ3 単結晶絶縁膜
６０２を形成した後、ＣｅＯ2 単結晶絶縁膜６０３を形
成する。その後、第１の実施例と同様の製造プロセスに
従い、ＥＥＰＲＯＭを形成する。
【０１４５】図３５は、本発明の他の態様における第５
の実施例に係るＥＥＰＲＰＭの製造工程を示す断面図で
ある。図３５（ａ）に示すように、例えば比抵抗が１０
Ω・ｃｍで面方位（１００）のｐ型シリコンウエハ７０
１の表面の自然酸化膜を希弗酸で除去した後、溶存酸素
濃度がｐｐｂレベル以下の超純水中に浸漬し、シリコン
ウエハ７０１の表面のダングリングボンドを水素で終端
する。このシリコンウエハ７０１の表面にトンネル絶縁
膜となる石英の薄膜７０２を接合し、１０００℃の窒素
雰囲気中で熱処理し、界面を原子レベルで結合せしめ
る。その後、所望の膜厚まで該石英をエッチングし、薄
膜化する。
【０１４６】次いで、石英薄膜７０２の表面にゲ−ト電
極となる多結晶シリコン膜７０３を被着する。次に、図
３５（ｂ）に示すように、写真食刻法により、多結晶シ
リコン電極７０３、石英薄膜７０２、及びシリコンウエ
ハ７０１を順次エッチングし、素子分離領域に溝７０４
を形成する。続いて、溝７０４の表面を安定化するた
め、例えば膜厚１０ｎｍ程度のシリコン酸化膜７０５を
熱酸化法により形成する。更に、溝７０４に素子分離用
絶縁膜となるシリコン酸化膜７０６をＣＶＤ法により形
成し、ＲＩＥによるエッチバックにより、素子形成領域
上のシリコン酸化膜７０６を除去し、シリコン酸化膜７
０６を溝７０４内に埋め込む。
【０１４７】その後、図３５（ｃ）に示すように、多結
晶シリコン膜７０３の表面を薬品で洗浄し、自然酸化膜
を除去し、次いで、熱酸化により電極間絶縁膜となるシ
リコン酸化膜７０７を形成する。次に、制御電極となる
多結晶シリコン膜７０８を形成し、写真食刻法によりパ
タ−ンを形成する。そして、配線プロセスを経てＥＥＰ
ＲＯＭを形成する。
【０１４８】本実施例では素子分離領域にシリコン酸化
膜７０６を埋め込む方法を用いたが、埋め込み絶縁膜の
材料はシリコン酸化膜に限られず、シリコン窒化膜や酸
化アルミニウム等、絶縁特性の優れた絶縁膜であればよ
い。また、素子分離用絶縁膜の埋め込み法についても、
ＣＶＤ法に限らず、溝への埋め込みが可能であれば、本
発明の主旨の範囲内で変更が可能であることは言うまで
もない。
【０１４９】図３６は、本発明の他の態様における第６
の実施例に係るＥＥＰＲＰＭの製造工程を示す断面図で
ある。図３６（ａ）に示すように、例えば比抵抗が１０
Ω・ｃｍで面方位（１００）のｐ型シリコンウエハ８０
１の表面に、素子分離用フィ−ルド酸化膜８０２を形成
した後、素子形成領域のシリコンウエハ８０１の表面に
熱酸化法によりシリコン酸化膜８０３を形成する。次
に、図３６（ｂ）に示すように、シリコン酸化膜８０３
の表面に非晶質シリコン膜８０４を形成し、更に、シリ
コンウエハ８０１から結晶情報をとるべく、非晶質シリ
コン膜８０４とフィ−ルド酸化膜８０２を、写真食刻法
により開口する。
【０１５０】続いて、希弗酸により自然酸化膜を除去し
た後、超純水によりシリコンウエハ８０１の表面のダン
グリングボンドを終端処理する。その後、再度、燐添加
非晶質シリコン膜８０６を形成し、約６００℃の低温熱
処理により開口部８０３を介してシリコンウエハ８０１
から結晶情報を引継ぎ、電極となる非晶質シリコン膜８
０４と燐添加非晶質シリコン膜８０６を単結晶化する。
次に、図３６（ｃ）に示すように、単結晶化したシリコ
ン膜８０６を写真食刻法により開口部８０８と浮遊ゲ−
ト電極部８０９を切り離した後、浮遊ゲ−ト電極８０９
から結晶情報を引継ぎ、第１の実施例と同様に、ＭｇＡ
ｌ2 Ｏ3 単結晶絶縁膜９００を形成する。
【０１５１】その後は第１の実施例と同様にして、制御
ゲ−ト電極以降のプロセスを経て、ＥＥＰＲＯＭを形成
する。このようにして得た本実施例のＥＥＰＲＯＭで
は、浮遊ゲ−ト電極と制御ゲ−ト電極との間で電荷をや
りとりする動作に対し、有効である。
【０１５２】本実施例では、単結晶浮遊ゲ−ト電極の形
成方法として、シリコンウエハを単結晶化のシ−ドとし
て非晶質シリコン膜の横方向固相成長を採用した。固相
成長は、エネルギ−ビ−ムの照射による等の種々の変形
が可能である。また、他の単結晶化方法を採用するにあ
たり、非晶質シリコンの形成プロセス等の関連プロセス
が変更されることも、本発明の主旨の範囲内で可能であ
る。
【０１５３】図３７は、本発明の他の態様における第７
の実施例に係るＥＥＰＲＰＭの製造工程を示す断面図で
ある。図３７（ａ）に示すように、例えば比抵抗が１０
Ω・ｃｍで面方位（１００）のｐ型シリコンウエハ９０
１の表面に、厚さ１５ｎｍ程度のシリコン酸化膜９０２
を熱酸化法により形成した後、非晶質シリコン膜９０３
を形成し、次に、写真食刻法により単結晶化のシ−ド部
とする領域、例えばストライブラインの非晶質シリコン
膜９０３及びシリコン酸化膜９０２を開口し、開口部９
０４を形成する。
【０１５４】続いて、希弗酸により開口部９０４の自然
酸化膜を、第５の実施例に示す方法により除去した後、
再度、燐添加非晶質シリコン膜９０５を形成し、約６０
０℃の熱処理により開口部９０４を介してシリコンウエ
ハ９０１から結晶情報を引継ぎ、非晶質シリコン膜９０
３と燐添加非晶質シリコン膜９０５を横方向に順次単結
晶化する。次に、図３７（ｂ）に示すように、第５の実
施例と同様にして素子分離用絶縁膜９０６を埋め込む。
次いで、図３７（ｃ）に示すように、単結晶化されたシ
リコン膜９０７の上に単結晶絶縁膜、例えばＭｇＡｌ2
Ｏ4 単結晶絶縁膜９０８を、第１の実施例と同様にエピ
タキシャル成長させ、続いて制御ゲ−ト電極の形成等を
経て、ＥＥＰＲＯＭを作成する。
【０１５５】本実施例によるＥＥＰＲＯＭでは、浮遊ゲ
−ト電極と制御ゲ−ト電極との間で電荷をやりとりする
動作に対して有効である。また、本実施例では、浮遊ゲ
−ト電極の単結晶化のためのシ−ドをスクライブライン
としたが、本発明ではこれに限らず、素子形成に影響し
ない領域であれば何等問題とはならない。また、コンタ
クト等の素子の要素として用いる領域であっても、チッ
プ面積の拡大につながるなど、極端な不利益を被る場合
を除いて、浮遊ゲ−ト電極とシ−ドとの間の距離が固相
成長により横方向に結晶情報が伝搬しうる距離であれば
問題はない。
【０１５６】また、本実施例では素子分離領域にシリコ
ン酸化膜９０６を埋め込む方法を用いたが、埋め込み絶
縁膜の材料はシリコン酸化膜に限られず、シリコン窒化
膜や酸化アルミニウム等、絶縁特性の優れた絶縁膜であ
ればよい。また、素子分離用絶縁膜の埋め込み法につい
ても、ＣＶＤ法に限らず、溝への埋め込みが可能であれ
ば、本発明の主旨の範囲内で変更が可能であることは言
うまでもない。
【０１５７】以上説明した実施例では、単結晶絶縁膜と
してＳｉ酸化膜について説明したが、本発明はＳｉ酸化
膜に限らず、スピネル（ＭｇＡｌ2 Ｏ4 ）、酸化セリウ
ム（ＣｅＯ2 ）、チタン酸ストロンチウム（ＳｒＴｉＯ
3 ）、酸化アルミニウムＡｌ2 Ｏ3 ）、酸化ジルコニウ
ム（ＺｒＯ2 ）、酸化イットリウム（Ｙ2 Ｏ3 ）、イッ
トリウム安定化ジルコニウムＹＳＺ、ＰｒＯ2 、弗化カ
ルシウム（ＣａＦ2 ）等、及びこれらの積層膜を用いる
ことが出来る。
【０１５８】また、単結晶絶縁膜と下地シリコンウエハ
又は下地電極との界面に、シリコン酸化膜を介在させる
ことも可能である。
【０１５９】なお本発明は、量子効果素子やＳＯＩ（Ｓ
ｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）素子等にも
適用可能である。
【０１６０】
【発明の効果】以上説明したように、本発明は、ゲート
絶縁膜と基板との界面の不整合を最低にしようとするも
のである。また、ゲート絶縁膜の品質の許容範囲をも示
すものである。この界面における不整合を縮小すること
は、伝導現象の妨げになる準位の形成抑止や、信頼性の
向上につながる。本発明は、分子動力学シミュレータに
よって、この構造を予測するものである。このように、
本発明によると、電界による絶縁膜の絶縁破壊及び劣化
を抑制し、信頼性の高い半導体装置を得ることが可能で
ある。
【０１６１】また、本発明の分子動力学シミュレ−タを
用いたシミュレ−ション方法によれば、ＭＯＳ型半導体
装置のゲ−ト絶縁膜以外の絶縁膜にも適用することが考
えられる。例えば、ＳＴＯ（ストロンチウム、チタン、
酸素からなる化合物）等の高誘電体薄膜の設計にも有効
である。具体的には、上記ＳＴＯ薄膜は、ペロブスカイ
ト系であるので、Ｓｉの結晶系とは本来ならば合致しに
くい。そこで、本シミュレ−ション方法を用いれば、ど
の面とどの面とが適合するかを容易に見出だすことが出
来る。
【図面の簡単な説明】
【図１】本発明におけるＳｉ／クリストバライトＳｉＯ
2 界面の概念図。
【図２】従来例におけるＳｉ／ＳｉＯ2 界面の概念図。
【図３】本発明に係るＭＯＳ素子と従来例のＭＯＳ素子
の界面準位分布を示す図。
【図４】本発明者らが、初めて厳密な構造を示すことが
できたクリストバライトの透視図。
【図５】図４のクリストバライトをＹ軸から見た図。
【図６】クリストバライトに若干の歪を加えた場合の構
造を示す図。
【図７】本発明者らが作成したシミュレータによるクリ
ストバライトの原子間距離分布及び角度分布を示す図。
【図８】本発明者らが作成したシミュレータによる０−
Ｓｉ−Ｏ角度の振動出力の計算結果を示す図。
【図９】大きな圧縮応力を印加した場合のＳｉＯ距離分
布とＳｉ−Ｏ−Ｓｉ，０−Ｓｉ−Ｏ角度分布を示す図。
【図１０】単結晶ＳｉＯ2 ／Ｓｉ界面を有する素子作成
の手順を示す断面図。
【図１１】本発明に係る新しい分子動力学シミュレ−シ
ョンを示す図。
【図１２】本発明に係る新しい分子動力学シミュレ−シ
ョンを示す図。
【図１３】ＳｉＯ4 クラスタの４負価性マ−デルングポ
テンシャルを示す図。
【図１４】Ｏ−Ｏ距離とポテンシャルエネルギ−との関
係を示す図。
【図１５】Ｓｉ−Ｏ距離とポテンシャルエネルギ−との
関係を示す図。
【図１６】Ｓｉ−Ｓｉ距離とポテンシャルエネルギ−と
の関係を示す図。
【図１７】Ｓｉ原子を半径ｒの球の中心（０，０，０）
に置き、球面上正四面体の頂点の位置に４個の酸素原子
を置いた場合の座標変換図。
【図１８】Ｓｉ原子を半径ｒの球の中心（０，０，０）
に置き、球面上正四面体の頂点の位置に４個の酸素原子
を置いた場合の座標変換図。
【図１９】Ｏ−Ｓｉ−Ｏの角度分布図。
【図２０】Ｓｉ−Ｏの距離分布図。
【図２１】クオ−ツの原子の配列を示す図。
【図２２】クオ−ツの原子の配列を示す図。
【図２３】クオ−ツの原子の配列を示す図。
【図２４】クオ−ツの原子の配列を示す図。
【図２５】クオ−ツの原子の配列を示す図。
【図２６】単結晶ゲ−ト酸化膜を具備する本発明のＭＯ
Ｓ素子の製造工程を示す断面図。
【図２７】単結晶ゲ−ト酸化膜を具備する本発明のＭＯ
Ｓ素子を示す断面図。
【図２８】単結晶ゲ−ト酸化膜を具備する本発明のＭＯ
Ｓ素子の特性を従来のＭＯＳ素子の特性と比較して示す
図。
【図２９】単結晶ゲ−ト酸化膜を具備する本発明のＭＯ
Ｓ素子の特性を従来のＭＯＳ素子の特性と比較して示す
図。
【図３０】クリストバライトの面の傾斜角及びミスフィ
ット率と、転位密度との間の関係を示すグラフ。
【図３１】本発明の他の態様における第１の実施例に係
る、浮遊ゲ−ト型電気的書き込み消去可能なＲＯＭ（Ｅ
ＰＲＯＭ）の製造工程を示す断面図。
【図３２】本発明の他の態様における第２の実施例に係
るＥＰＲＯＭを示す断面図。
【図３３】本発明の他の態様における第３の実施例に係
るＥＰＲＯＭを示す断面図。
【図３４】本発明の他の態様における第４の実施例に係
るＥＥＰＲＰＭの断面図。
【図３５】本発明の他の態様における第５の実施例に係
るＥＥＰＲＰＭの製造工程を示す断面図。
【図３６】本発明の他の態様における第６の実施例に係
るＥＥＰＲＰＭの製造工程を示す断面図。
【図３７】本発明の他の態様における第７の実施例に係
るＥＥＰＲＰＭの製造工程を示す断面図。
【符号の説明】
１０１，３０１，４０１，５０１，６０１，７０１，８
０１，９０１…シリコンウエハ １０５，３０２，７０５，８０２，９０６…フィ−ルド
酸化膜 １０６，３０３，４０２，５０２，６０２，７０２…単
結晶絶縁膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 間 博顕 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 井上 耕一郎 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 松下 嘉明 神奈川県川崎市幸区堀川町72番地 株式 会社東芝堀川町工場内 審査官 河口 雅英 (56)参考文献 特開 平６−69195（ＪＰ，Ａ) Ｍ．Ｈａｎｅ．ｅｔ．ａｌ．，Ａｔｏ ｍｉｃ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｓｔｒｕｃｔｕｒｅｓ ｏｆ ａｎ ｉｎｔｅｒｆａｃｅ ｂｅｔｗｅｅｎ ｓｉｌｉｃｏｎ ａｎｄ β−ｃｒｉｓ ｔｏｂａｌｉｔｅ，Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ．Ｂ．，米国，Ａｍｅｒｉ ｃａｎ Ｐｈｙｓｉｃａｌ Ｓｏｃｉｅ ｔｙ，1990年 ６月15日，Ｖｏｌ．41, Ｎｏ．18，12637−12640 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336 H01L 21/316

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 シリコン単結晶基板と、この単結晶基板
    の表面に形成された単結晶シリコン酸化物からなる絶縁
    膜と、この絶縁膜上に形成された導電膜を具備する半導
    体装置において、前記シリコン単結晶基板と前記絶縁膜
    の結晶方位は、前記単結晶基板及び前記絶縁膜のそれぞ
    れの相対する位置に存在するＳｉ原子のＳｉ−Ｓｉ間距
    離が±７％以内となるように設定され、前記絶縁膜の酸
    素欠損濃度は０．０１％以下であり、前記シリコン単結
    晶基板は（１００）の面方位を有し、前記絶縁膜はβク
    リストバライトからなり、このβクリストバライトのＰ
    ４1 ２1 ２構造表現の単位構造において、Ｃ軸のまわり
    に並ぶ４つのシリコン原子のうち１つおきに取り出した
    ２つの各シリコン原子が、Ｓｉ（１００）面上の［１１
    ０］軸方向に隣接して並ぶ２つのシリコン原子上に配置
    されるとともに、前記βクリストバライトのＣ軸と前記
    ［１１０］軸方向とを含む平面が、前記（１００）面に
    対して垂直となることを特徴とする半導体装置。
  2. 【請求項２】 前記シリコン単結晶基板は（１１０）の
    面方位を有し、前記絶縁膜は、（１，−１，０，１）の
    面から±６°の面方位を有する単結晶石英であることを
    特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記シリコン単結晶基板は（１００）の
    面方位を有し、前記絶縁膜は、（１，−１，０，１）ま
    たは（１，０，−１，０）の面から±６°の面方位を有
    する単結晶石英であることを特徴とする請求項１に記載
    の半導体装置。
  4. 【請求項４】 シリコン単結晶基板と、このシリコン単
    結晶基板の表面に形成された単結晶シリコン酸化物から
    なる絶縁膜と、この絶縁膜上に形成された電極とを具備
    する半導体装置のシミュレ−ション方法において、構成
    原子の数、外圧及び温度が一定の条件で、この系と外界
    とを含むエネルギの収支を制御し、前記絶縁膜中の原子
    の運動量初期分布としてマクスウエル分布にのっとり、
    原子の位置を含む初期値を設定するプログラムと、所定
    の原子数を用いて無限個の原子からの原子間力の総和を
    算出する手段として逆格子空間内での原子間力の積算計
    算を用いるにあたり、フ−リエ変換部分及び位置エネル
    ギ部分を完全に含むエネルギ保存式を過不足なく展開
    し、ゲ−ト絶縁膜の外界とのエネルギのやりとりがある
    系をも計算可能なプログラムとを有する、前記シリコン
    単結晶基板と前記ゲ−ト絶縁膜の結晶方位を設定する分
    子動力学シミュレ−タを用いた半導体装置のシミュレ−
    ション方法。
  5. 【請求項５】 シリコン単結晶基板と、このシリコン単
    結晶基板の表面に形成された単結晶シリコン酸化物から
    なる絶縁膜と、この絶縁膜上に形成された電極とを具備
    する半導体装置のシミュレ−タにおいて、構成原子の
    数、外圧及び温度が一定の条件で、この系と外界とを含
    むエネルギの収支を制御し、前記絶縁膜中の原子の運動
    量初期分布としてマクスウエル分布にのっとり、原子の
    位置を含む初期値を設定する手段と、所定の原子数を用
    いて無限個の原子からの原子間力の総和を算出する手段
    として逆格子空間内での原子間力の積算計算を用いるに
    あたり、フ−リエ変換部分及び位置エネルギ部分を完全
    に含むエネルギ保存式を過不足なく展開し、ゲ−ト絶縁
    膜の外界とのエネルギのやりとりがある系をも計算可能
    な手段とを有する、前記シリコン単結晶基板と前記ゲ−
    ト絶縁膜の結晶方位を設定する分子動力学シミュレ−タ
    を具備する半導体装置のシミュレ−タ。
JP20112894A 1993-08-26 1994-08-25 半導体装置、半導体装置のシミュレーション方法、及び半導体装置のシミュレータ Expired - Fee Related JP3333325B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20112894A JP3333325B2 (ja) 1993-08-26 1994-08-25 半導体装置、半導体装置のシミュレーション方法、及び半導体装置のシミュレータ
US08/297,114 US5514904A (en) 1993-08-26 1994-08-26 Semiconductor device with monocrystalline gate insulating film

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21188293 1993-08-26
JP5-211882 1993-08-26
JP20112894A JP3333325B2 (ja) 1993-08-26 1994-08-25 半導体装置、半導体装置のシミュレーション方法、及び半導体装置のシミュレータ

Publications (2)

Publication Number Publication Date
JPH07115199A JPH07115199A (ja) 1995-05-02
JP3333325B2 true JP3333325B2 (ja) 2002-10-15

Family

ID=26512584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20112894A Expired - Fee Related JP3333325B2 (ja) 1993-08-26 1994-08-25 半導体装置、半導体装置のシミュレーション方法、及び半導体装置のシミュレータ

Country Status (2)

Country Link
US (1) US5514904A (ja)
JP (1) JP3333325B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243487A (ja) * 1992-03-02 1993-09-21 Nec Corp 集積回路
US5973351A (en) * 1997-01-22 1999-10-26 International Business Machines Corporation Semiconductor device with high dielectric constant insulator material
JP2000223590A (ja) * 1999-02-04 2000-08-11 Sony Corp ゲート電荷蓄積形メモリセル
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
WO2002003437A1 (en) * 2000-06-30 2002-01-10 Motorola, Inc., A Corporation Of The State Of Delaware Hybrid semiconductor structure and device
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
DE10039327A1 (de) * 2000-08-03 2002-02-14 Ihp Gmbh Elektronisches Bauelement und Herstellungsverfahren für elektronisches Bauelement
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US7388276B2 (en) * 2001-05-21 2008-06-17 The Regents Of The University Of Colorado Metal-insulator varactor devices
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
JP2003163347A (ja) * 2001-11-28 2003-06-06 Toshiba Corp シミュレーション装置及びシミュレーション方法
US6958533B2 (en) * 2002-01-22 2005-10-25 Honeywell International Inc. High density 3-D integrated circuit package
CA2487859A1 (en) * 2002-05-29 2004-05-13 The Board Of Trustees Of The Leland Stanford Junior Unversity Solid oxide electrolyte with ion conductivity enhancement by dislocation
JP4130182B2 (ja) * 2004-07-12 2008-08-06 株式会社ヒューモラボラトリー 水晶薄膜
EP1975988B1 (en) * 2007-03-28 2015-02-25 Siltronic AG Multilayered semiconductor wafer and process for its production
US8273616B2 (en) 2010-02-19 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Gated-varactors
JP5636886B2 (ja) * 2010-11-08 2014-12-10 信越半導体株式会社 絶縁破壊寿命シミュレーション方法及びシリコンウェーハ表面の品質評価方法
US9745669B2 (en) 2013-09-27 2017-08-29 Ark Crystal, LLC Precision cut high energy crystals
WO2016048408A1 (en) 2014-09-25 2016-03-31 Nassim Haramein Precision cut high energy crystals

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59155968A (ja) * 1983-02-25 1984-09-05 Toshiba Corp 半導体記憶装置
JP2508194B2 (ja) * 1988-06-23 1996-06-19 日本電気株式会社 半導体素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｍ．Ｈａｎｅ．ｅｔ．ａｌ．，Ａｔｏｍｉｃ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｓｔｒｕｃｔｕｒｅｓ ｏｆ ａｎ ｉｎｔｅｒｆａｃｅ ｂｅｔｗｅｅｎ ｓｉｌｉｃｏｎ ａｎｄ β−ｃｒｉｓｔｏｂａｌｉｔｅ，Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ．Ｂ．，米国，Ａｍｅｒｉｃａｎ Ｐｈｙｓｉｃａｌ Ｓｏｃｉｅｔｙ，１９９０年 ６月１５日，Ｖｏｌ．４１，Ｎｏ．１８，１２６３７−１２６４０

Also Published As

Publication number Publication date
JPH07115199A (ja) 1995-05-02
US5514904A (en) 1996-05-07

Similar Documents

Publication Publication Date Title
JP3333325B2 (ja) 半導体装置、半導体装置のシミュレーション方法、及び半導体装置のシミュレータ
US10903411B2 (en) Semiconductor Josephson junction and a transmon qubit related thereto
US11355623B2 (en) Wafer-scale integration of dopant atoms for donor- or acceptor-based spin qubits
JP2023500491A (ja) イオン・インプラント法を使用して製造される電荷感知を含むマヨラナ・フェルミ粒子量子コンピューティング・デバイス
JP2812454B2 (ja) 固体材料をドーピングするための方法および装置
US12041857B2 (en) Method of fabricating gates
JP5424469B2 (ja) 磁気抵抗素子
JP4813675B2 (ja) 微細パターンの形成方法
JPH03125458A (ja) 単結晶領域の形成方法及びそれを用いた結晶物品
Ekström Transport Properties of Bi2Te3 and Proximity Effect with Aluminum Superconductors
Demirel Scanning Tunneling Microscopy Visualisation of Emergent Grain Boundaries on Cu (111) Surfaces
JPH022176A (ja) 半導体装置
SU710086A1 (ru) Полупроводникова структура
Davis Emergent Phenomena at the (111) LaAlO3/SrTiO 3 Interface
AU2021463053A1 (en) Semiconductor-superconductor hybrid device having a tunnel barrier
JPS6060716A (ja) 半導体基板の製造方法
JP3394887B2 (ja) 半導体装置
JPS61220385A (ja) ジヨセフソン接合素子
Cook Interfaces in Electronic Materials: Proceedings of the International Symposium
Lutzen Single-electron devices based on nanocrystalline silicon
JPH03214774A (ja) 半導体装置
Jacob Investigation of Future Nanoscaled Semiconductor Heterostructures and CMOS Devices
Eguizabal-Rivas Tantalum pentoxide, a non conventional gate insulator for MOS devices
JPH04154148A (ja) Ｓｏｉ用基板の形成方法
CN107359124A (zh) 一种薄膜晶体管及其制备方法、显示器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120726

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees