JPH05243487A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH05243487A JPH05243487A JP4044282A JP4428292A JPH05243487A JP H05243487 A JPH05243487 A JP H05243487A JP 4044282 A JP4044282 A JP 4044282A JP 4428292 A JP4428292 A JP 4428292A JP H05243487 A JPH05243487 A JP H05243487A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon nitride
- polycrystalline silicon
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】多結晶シリコン上に酸化物高誘電体材料膜を形
成すると、界面に酸化シリコン層が形成されて、実効的
な誘電率が低下する。この酸化シリコン層の形成を防ぎ
容量値の高いキャパシタを有する集積回路を提供する。 【構成】多結晶シリコンの下部電極３の上に、熱窒化法
により窒化シリコン４を形成した後、ＢａＴｉＯ3 膜５
を形成し、更に上部電極６を設けてキャパシタを構成す
る。
成すると、界面に酸化シリコン層が形成されて、実効的
な誘電率が低下する。この酸化シリコン層の形成を防ぎ
容量値の高いキャパシタを有する集積回路を提供する。 【構成】多結晶シリコンの下部電極３の上に、熱窒化法
により窒化シリコン４を形成した後、ＢａＴｉＯ3 膜５
を形成し、更に上部電極６を設けてキャパシタを構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は集積回路に関し、特にメ
モリーやロジックなどの超高集積回路において必要とさ
れるキャパシタの絶縁膜の構造に関する。
モリーやロジックなどの超高集積回路において必要とさ
れるキャパシタの絶縁膜の構造に関する。
【０００２】
【従来の技術】超高集積回路デバイスに十分なソフトエ
ラー耐性を持たせるためには、高集積化された微細なキ
ャパシタであっても、十分な電荷を蓄えることができな
ければならない。そのためには、微細化を補償するに十
分なだけ絶縁膜を薄くすることが必要である。酸化シリ
コン膜を絶縁膜とすると、下部電極を構成する多結晶シ
リコン膜上に一様な膜厚の薄い酸化シリコン膜を形成す
ることが難しく、平均膜厚で１０ｎｍ程度が実用的な限
界である。酸化シリコン膜の代りに、窒化シリコン膜を
用いた場合、酸化シリコン換算膜厚で４ｎｍ程度以下に
薄くするとリーク電流が増大し、実用的でなくなる。し
たがって、さらに薄い酸化シリコン換算膜厚を得るため
に、高誘電率材料のキャパシタへの応用が検討されてい
る。
ラー耐性を持たせるためには、高集積化された微細なキ
ャパシタであっても、十分な電荷を蓄えることができな
ければならない。そのためには、微細化を補償するに十
分なだけ絶縁膜を薄くすることが必要である。酸化シリ
コン膜を絶縁膜とすると、下部電極を構成する多結晶シ
リコン膜上に一様な膜厚の薄い酸化シリコン膜を形成す
ることが難しく、平均膜厚で１０ｎｍ程度が実用的な限
界である。酸化シリコン膜の代りに、窒化シリコン膜を
用いた場合、酸化シリコン換算膜厚で４ｎｍ程度以下に
薄くするとリーク電流が増大し、実用的でなくなる。し
たがって、さらに薄い酸化シリコン換算膜厚を得るため
に、高誘電率材料のキャパシタへの応用が検討されてい
る。
【０００３】そのような高誘電率材料の一つに、化学式
ＡＢＯ3 で表されるペロブスカイト型酸化物であるＢａ
ＴｉＯ3 、ＳｒＴｉＯ3 およびイルメナイト型酸化物で
あるＬｉＮｂＯ3 などの強誘電体がある。それらの酸化
物は、上記の単一組成ならびに固容体組成で、１００以
上１００００にも及ぶ誘電率を有することが知られてい
る。これらの材料の薄膜化はキャパシタの微細化にきわ
めて有利であり、かなり以前から研究が行なわれてい
る。それらの中で比較的良好な特性が得られている例と
しては、プラット（Ｉ．Ｈ．Ｐｒａｔｔ）によるプロシ
ーディング・オブ・アイ・イー・イー・イー（Ｐｒｏｃ
ｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ）第５９巻１
０号１４４０〜１４４７ページに所載の論文があり、ス
パッタリングによる成膜および熱処理を行なったＢａＴ
ｉＯ3 で１６から１９００の誘電率が得られている。
ＡＢＯ3 で表されるペロブスカイト型酸化物であるＢａ
ＴｉＯ3 、ＳｒＴｉＯ3 およびイルメナイト型酸化物で
あるＬｉＮｂＯ3 などの強誘電体がある。それらの酸化
物は、上記の単一組成ならびに固容体組成で、１００以
上１００００にも及ぶ誘電率を有することが知られてい
る。これらの材料の薄膜化はキャパシタの微細化にきわ
めて有利であり、かなり以前から研究が行なわれてい
る。それらの中で比較的良好な特性が得られている例と
しては、プラット（Ｉ．Ｈ．Ｐｒａｔｔ）によるプロシ
ーディング・オブ・アイ・イー・イー・イー（Ｐｒｏｃ
ｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ）第５９巻１
０号１４４０〜１４４７ページに所載の論文があり、ス
パッタリングによる成膜および熱処理を行なったＢａＴ
ｉＯ3 で１６から１９００の誘電率が得られている。
【０００４】この論文における実験では電極材料として
金属が用いられているが、現在の超高集積回路に広く用
いられている電極材料は多結晶シリコンである。したが
って、多結晶シリコン膜上に良好な上記強誘電体薄膜が
形成できれば、超高集積回路デバイスにおけるキャパシ
タの微細化に非常に有利である。しかしながら、従来技
術では、例えばペネベーカー（Ｗ．Ｂ．Ｐｅｎｎｅｂａ
ｋｅｒ）によるＩＢＭジャーナル・オブ・レサーチ・ア
ンド・ディヴェロップメント（ＩＢＭ Ｊｏｕｒｎａｌ
ｏｆ Ｒｅｓｅａｒｃｈ ａｎｄ Ｄｅｖｅｌｏｐｍ
ｅｎｔ）１９６９年１１月号６８６〜６９５ページに所
載のＳｒＴｉＯ3 膜に関する論文において６８７〜６８
８ページの記載にあるように、多結晶シリコン膜上に高
誘電率材料の薄膜を形成した場合、高誘電率材料と多結
晶シリコン膜との間に約１０ｎｍの酸化シリコンの膜が
形成されてしまうと報告されている。この界面層（酸化
シリコン）は誘電率が低く、結果として多結晶シリコン
膜上に形成した高誘電率薄膜の実効的な誘電率は大きく
低下してしまい、高誘電率材料を用いる利点がほとんど
失われている。同様の報告の他の例としは、ソーントン
（Ｊ．Ａ．Ｔｈｏｒｎｔｏｎ）によるジャーナル・オブ
・バキューム・サイエンス・アンド・テクノロジー（Ｊ
ｏｕｒａｎｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ
ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ）第１６巻２号３１５〜
３１８ページに所載のＢａＴｉＯ3 に関する論文におい
て、３１６ページの記載に見ることができる。
金属が用いられているが、現在の超高集積回路に広く用
いられている電極材料は多結晶シリコンである。したが
って、多結晶シリコン膜上に良好な上記強誘電体薄膜が
形成できれば、超高集積回路デバイスにおけるキャパシ
タの微細化に非常に有利である。しかしながら、従来技
術では、例えばペネベーカー（Ｗ．Ｂ．Ｐｅｎｎｅｂａ
ｋｅｒ）によるＩＢＭジャーナル・オブ・レサーチ・ア
ンド・ディヴェロップメント（ＩＢＭ Ｊｏｕｒｎａｌ
ｏｆ Ｒｅｓｅａｒｃｈ ａｎｄ Ｄｅｖｅｌｏｐｍ
ｅｎｔ）１９６９年１１月号６８６〜６９５ページに所
載のＳｒＴｉＯ3 膜に関する論文において６８７〜６８
８ページの記載にあるように、多結晶シリコン膜上に高
誘電率材料の薄膜を形成した場合、高誘電率材料と多結
晶シリコン膜との間に約１０ｎｍの酸化シリコンの膜が
形成されてしまうと報告されている。この界面層（酸化
シリコン）は誘電率が低く、結果として多結晶シリコン
膜上に形成した高誘電率薄膜の実効的な誘電率は大きく
低下してしまい、高誘電率材料を用いる利点がほとんど
失われている。同様の報告の他の例としは、ソーントン
（Ｊ．Ａ．Ｔｈｏｒｎｔｏｎ）によるジャーナル・オブ
・バキューム・サイエンス・アンド・テクノロジー（Ｊ
ｏｕｒａｎｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ
ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ）第１６巻２号３１５〜
３１８ページに所載のＢａＴｉＯ3 に関する論文におい
て、３１６ページの記載に見ることができる。
【０００５】
【発明が解決しようとする課題】多結晶シリコン膜上に
直接ＡＢＯ3 型の高誘電率材料の膜を形成すると、多結
晶シリコン膜が酸化されて界面に酸化シリコン膜が形成
される。誘電率の低い酸化シリコン膜が形成されると、
その上にどのような高誘電率材料の膜を形成しても、実
効的なキャパシタの容量は酸化シリコン膜で決ってしま
い、十分な容量値を有するキャパシタを形成することが
できないという問題点がある。
直接ＡＢＯ3 型の高誘電率材料の膜を形成すると、多結
晶シリコン膜が酸化されて界面に酸化シリコン膜が形成
される。誘電率の低い酸化シリコン膜が形成されると、
その上にどのような高誘電率材料の膜を形成しても、実
効的なキャパシタの容量は酸化シリコン膜で決ってしま
い、十分な容量値を有するキャパシタを形成することが
できないという問題点がある。
【０００６】本発明はかかる問題点に鑑みてなされたも
のであって、多結晶シリコン膜とＡＢＯ3 型複合酸化物
との間に窒化シリコン膜をはさみ、多結晶シリコン膜の
酸化を防ぐことにより、容量値の高いキャパシタを有す
る集積回路を提供することを目的とする。
のであって、多結晶シリコン膜とＡＢＯ3 型複合酸化物
との間に窒化シリコン膜をはさみ、多結晶シリコン膜の
酸化を防ぐことにより、容量値の高いキャパシタを有す
る集積回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の集積回路は、半
導体基板上に形成された多結晶シリコン膜からなる下部
電極と、この下部電極上に形成された窒化シリコン膜と
ＡＢＯ3 型（Ａ：Ｓｒ，ＢａまたはＬｉ、Ｂ：Ｔｉまた
はＮｂ、Ｏ：酸素）複合酸化物膜からなる積層型絶縁膜
と、この積層型絶縁膜上に形成された上部電極とを含む
ものである。
導体基板上に形成された多結晶シリコン膜からなる下部
電極と、この下部電極上に形成された窒化シリコン膜と
ＡＢＯ3 型（Ａ：Ｓｒ，ＢａまたはＬｉ、Ｂ：Ｔｉまた
はＮｂ、Ｏ：酸素）複合酸化物膜からなる積層型絶縁膜
と、この積層型絶縁膜上に形成された上部電極とを含む
ものである。
【０００８】本発明に係る窒化シリコン膜は、通常の窒
化シリコン膜とはことなり、多結晶シリコン膜の直接窒
化、あるいは自然酸化膜のない多結晶シリコン膜表面上
への窒化シリコン膜の化学気相成長により形成するもの
である。これらの方法で形成した窒化シリコン膜は、化
学量論的組成を持ち、光電子分光法によって従来の窒化
シリコン膜との違いを確認することができる。従来の窒
化シリコン膜は、多結晶シリコン膜上の自然酸化膜と入
炉の際に形成される酸化シリコンの影響のために、本発
明における窒化シリコン膜よりもシリコン原子のケミカ
ルシフトは必ず大きな値を示す。
化シリコン膜とはことなり、多結晶シリコン膜の直接窒
化、あるいは自然酸化膜のない多結晶シリコン膜表面上
への窒化シリコン膜の化学気相成長により形成するもの
である。これらの方法で形成した窒化シリコン膜は、化
学量論的組成を持ち、光電子分光法によって従来の窒化
シリコン膜との違いを確認することができる。従来の窒
化シリコン膜は、多結晶シリコン膜上の自然酸化膜と入
炉の際に形成される酸化シリコンの影響のために、本発
明における窒化シリコン膜よりもシリコン原子のケミカ
ルシフトは必ず大きな値を示す。
【０００９】
【作用】化学量論的組成を持つ窒化シリコン膜は非常に
安定であり、酸素原子の拡散に対するストッパーとな
る。下部電極としての多結晶シリコン膜上にこの窒化シ
リコン膜を形成しておくと、その後のＡＢＯ3 膜の形成
に際し、多結晶シリコン膜は酸化されない。しかしなが
ら、従来の化学気相成長法による窒化シリコン膜ではこ
のような作用はない。その理由は、以下に述べる窒化シ
リコン膜の成長メカニズムに起因している。
安定であり、酸素原子の拡散に対するストッパーとな
る。下部電極としての多結晶シリコン膜上にこの窒化シ
リコン膜を形成しておくと、その後のＡＢＯ3 膜の形成
に際し、多結晶シリコン膜は酸化されない。しかしなが
ら、従来の化学気相成長法による窒化シリコン膜ではこ
のような作用はない。その理由は、以下に述べる窒化シ
リコン膜の成長メカニズムに起因している。
【００１０】アンモニアとシランをソースガスとして窒
化シリコン膜を形成する場合、化学気相成長炉中で、ま
ずシリレンが発生する。シリレンは下地となる多結晶シ
リコン膜の表面に電荷移動吸着し、水素ターミネートさ
れた多結晶シリコン膜表面を形成する。さらに、シリレ
ンはこの表面のシリコン水素結合に挿入反応し、水素分
子脱離の後にｓｐ2 混成軌道を持つ表面のシリコン原子
を残す。このシリコン原子はアンモニアに挿入反応し、
このような反応の繰返しによりシリコン窒化膜が成長す
る。以上は、多結晶シリコン膜上あるいは窒化シリコン
膜上への窒化シリコン膜の成長メカニズムの概要であ
る。詳細は、石谷らによるイクステンデッド・アブスト
ラクト・オブ・ザ２２コンファレンス・オン・ソリッド
・ステート・デバイス・アンド・マテリアル（Ｅｘｔｅ
ｎｄｅｄ Ａｂｓｔｒａｃｔ ｏｆｔｈｅ ２２ｎｄ
Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ
Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ）１９９
０年１８７〜１９０ページ所載の論文に記述されてい
る。
化シリコン膜を形成する場合、化学気相成長炉中で、ま
ずシリレンが発生する。シリレンは下地となる多結晶シ
リコン膜の表面に電荷移動吸着し、水素ターミネートさ
れた多結晶シリコン膜表面を形成する。さらに、シリレ
ンはこの表面のシリコン水素結合に挿入反応し、水素分
子脱離の後にｓｐ2 混成軌道を持つ表面のシリコン原子
を残す。このシリコン原子はアンモニアに挿入反応し、
このような反応の繰返しによりシリコン窒化膜が成長す
る。以上は、多結晶シリコン膜上あるいは窒化シリコン
膜上への窒化シリコン膜の成長メカニズムの概要であ
る。詳細は、石谷らによるイクステンデッド・アブスト
ラクト・オブ・ザ２２コンファレンス・オン・ソリッド
・ステート・デバイス・アンド・マテリアル（Ｅｘｔｅ
ｎｄｅｄ Ａｂｓｔｒａｃｔ ｏｆｔｈｅ ２２ｎｄ
Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ
Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ）１９９
０年１８７〜１９０ページ所載の論文に記述されてい
る。
【００１１】しかしながら、実際の超高集積回路の製造
プロセスにおいて、多結晶シリコン膜表面にはかならず
自然酸化膜が形成されている。さらに、化学気相成長炉
にシリコンウェーハを挿入するとき、大気が混入した
り、注入するガスに含まれている酸素や水によって、窒
化シリコン膜を堆積させる直前の多結晶シリコン膜表面
には２〜３ｎｍの酸化シリコン膜が形成されている。し
たがって、従来の化学気相成長法では、窒化シリコン膜
は多結晶シリコン膜上にではなく、酸化シリコン膜上に
形成されることになる。この場合、窒化シリコン膜の成
長は、まず酸化シリコン膜上でシリコンの三次元核発生
が起き、ついでそのシリコン表面に窒化シリコンが形成
される過程を経る。ゆえに、形成された多結晶シリコン
膜上のキャパシタの絶縁膜は、ミクロに見れば、多結晶
シリコン膜の自然酸化膜、シリコンリッチな窒化シリコ
ン膜、窒化シリコン膜という構造になっている。自然酸
化膜とシリコンリッチな窒化シリコン膜の合計の厚さは
５ｎｍ程度もあり、ストッパーの役割を果せる窒化シリ
コン膜を形成するためには、従来の製造方法の膜の場
合、合計で約１０ｎｍ程度以上の膜厚を必要とする。こ
の構造では、その上に高誘電率材料の膜を形成しても、
実効的な誘電率はこれらの多層膜の誘電率で決ってしま
うのである。
プロセスにおいて、多結晶シリコン膜表面にはかならず
自然酸化膜が形成されている。さらに、化学気相成長炉
にシリコンウェーハを挿入するとき、大気が混入した
り、注入するガスに含まれている酸素や水によって、窒
化シリコン膜を堆積させる直前の多結晶シリコン膜表面
には２〜３ｎｍの酸化シリコン膜が形成されている。し
たがって、従来の化学気相成長法では、窒化シリコン膜
は多結晶シリコン膜上にではなく、酸化シリコン膜上に
形成されることになる。この場合、窒化シリコン膜の成
長は、まず酸化シリコン膜上でシリコンの三次元核発生
が起き、ついでそのシリコン表面に窒化シリコンが形成
される過程を経る。ゆえに、形成された多結晶シリコン
膜上のキャパシタの絶縁膜は、ミクロに見れば、多結晶
シリコン膜の自然酸化膜、シリコンリッチな窒化シリコ
ン膜、窒化シリコン膜という構造になっている。自然酸
化膜とシリコンリッチな窒化シリコン膜の合計の厚さは
５ｎｍ程度もあり、ストッパーの役割を果せる窒化シリ
コン膜を形成するためには、従来の製造方法の膜の場
合、合計で約１０ｎｍ程度以上の膜厚を必要とする。こ
の構造では、その上に高誘電率材料の膜を形成しても、
実効的な誘電率はこれらの多層膜の誘電率で決ってしま
うのである。
【００１２】しかしながら、本発明による化学量論的組
成を持つ窒化シリコン膜を用いれば、その厚さが２ｎｍ
程度でもストッパーの役割を果たし、しかもその窒化シ
リコン膜と多結晶シリコン膜との間には自然酸化膜が存
在しない。したがって、本発明による絶縁膜構造を用い
れば、多結晶シリコン膜の下部電極が酸化されないた
め、高誘電率材料の特性をほとんどそのまま利用するこ
とができる。
成を持つ窒化シリコン膜を用いれば、その厚さが２ｎｍ
程度でもストッパーの役割を果たし、しかもその窒化シ
リコン膜と多結晶シリコン膜との間には自然酸化膜が存
在しない。したがって、本発明による絶縁膜構造を用い
れば、多結晶シリコン膜の下部電極が酸化されないた
め、高誘電率材料の特性をほとんどそのまま利用するこ
とができる。
【００１３】
【実施例】図１は本発明の一実施例によるＡＢＯ3 型複
合酸化物の薄膜と窒化シリコン膜からなる容量絶縁膜を
用いたキャパシタの断面図である。図１においてはシリ
コン基板１上にはフィールド酸化膜２と多結晶シリコン
膜からなる下部電極３が形成されており、その上には窒
化シリコン膜４とＡＢＯ3 型複合酸化物であるＢａＴｉ
Ｏ3 膜５からなる容量絶縁膜が形成されている。そして
その上には多結晶シリコン膜からなる上部電極６が形成
されいる。下部電極としてはＴｉ−Ｐｔ膜やＰｔ−Ｔａ
膜を用いてもよい。以下製造方法と共に更に説明する。
合酸化物の薄膜と窒化シリコン膜からなる容量絶縁膜を
用いたキャパシタの断面図である。図１においてはシリ
コン基板１上にはフィールド酸化膜２と多結晶シリコン
膜からなる下部電極３が形成されており、その上には窒
化シリコン膜４とＡＢＯ3 型複合酸化物であるＢａＴｉ
Ｏ3 膜５からなる容量絶縁膜が形成されている。そして
その上には多結晶シリコン膜からなる上部電極６が形成
されいる。下部電極としてはＴｉ−Ｐｔ膜やＰｔ−Ｔａ
膜を用いてもよい。以下製造方法と共に更に説明する。
【００１４】まず（１００）面方位を有するシリコン基
板１上に選択酸化（ＬＯＣＯＳ）法により厚さ約６００
ｎｍのフィールド酸化膜２を形成する。次で全面に多結
晶シリコン膜を化学気相成長法で形成する。本実施例に
おける多結晶シリコン膜の厚さは約１００ｎｍであった
が、回路設計で要求される蓄積電荷量に応じてその厚さ
を制御する。厚いほど蓄積電荷量は増大するが、フォト
リソグラフィーにおける露光マージンは減少する。つい
で、イオン注入によって高濃度のリンをドープし、低抵
抗化した多結晶シリコン膜をパターニングして素子領域
に下部電極３を形成する。
板１上に選択酸化（ＬＯＣＯＳ）法により厚さ約６００
ｎｍのフィールド酸化膜２を形成する。次で全面に多結
晶シリコン膜を化学気相成長法で形成する。本実施例に
おける多結晶シリコン膜の厚さは約１００ｎｍであった
が、回路設計で要求される蓄積電荷量に応じてその厚さ
を制御する。厚いほど蓄積電荷量は増大するが、フォト
リソグラフィーにおける露光マージンは減少する。つい
で、イオン注入によって高濃度のリンをドープし、低抵
抗化した多結晶シリコン膜をパターニングして素子領域
に下部電極３を形成する。
【００１５】このようにして形成した下部電極３の表面
は、自然酸化膜で覆われている。高濃度にリンをドープ
した多結晶シリコン表面には、特に厚い自然酸化膜が形
成される。この自然酸化膜が存在すると、誘電率が小さ
いために、蓄積できる電荷量が減少する。また、自然酸
化膜をなんらかの方法で除去したとしても、多結晶シリ
コン膜上に直接ＡＢＯ3 型複合酸化膜を形成すると、キ
ャパシタ製造工程において、多結晶シリコン膜が酸化さ
れて厚い酸化シリコン膜が界面に形成されてしまう。し
たがって、多結晶シリコン膜を窒化シリコン膜で保護す
ることにより、自然酸化膜の形成を防ぐとともに、ＡＢ
Ｏ3 型複合酸化膜を用いたキャパシタ製造工程において
多結晶シリコン膜が酸化されることを防ぐ。
は、自然酸化膜で覆われている。高濃度にリンをドープ
した多結晶シリコン表面には、特に厚い自然酸化膜が形
成される。この自然酸化膜が存在すると、誘電率が小さ
いために、蓄積できる電荷量が減少する。また、自然酸
化膜をなんらかの方法で除去したとしても、多結晶シリ
コン膜上に直接ＡＢＯ3 型複合酸化膜を形成すると、キ
ャパシタ製造工程において、多結晶シリコン膜が酸化さ
れて厚い酸化シリコン膜が界面に形成されてしまう。し
たがって、多結晶シリコン膜を窒化シリコン膜で保護す
ることにより、自然酸化膜の形成を防ぐとともに、ＡＢ
Ｏ3 型複合酸化膜を用いたキャパシタ製造工程において
多結晶シリコン膜が酸化されることを防ぐ。
【００１６】そのため本実施例では、図２に示すよう
に、リフレクターバンク１２Ａ，１２Ｂでかこまれた石
英リアクタ１１をハロゲンランプ１０で加熱するランプ
アニール炉中のホルダー１３にシリコン基板１を置き、
アンモニア雰囲気中８５０℃６０秒で下部電極３を窒化
した。この操作により自然酸化膜と下部電極３との間に
約２ｎｍの窒化シリコン膜４が形成される。すなわち、
この作成方法によれば、窒化シリコン膜４は自然酸化膜
と多結晶シリコン膜との界面に形成される。このように
形成された窒化シリコン膜４の光電子分光スペクトルを
図３に示す。
に、リフレクターバンク１２Ａ，１２Ｂでかこまれた石
英リアクタ１１をハロゲンランプ１０で加熱するランプ
アニール炉中のホルダー１３にシリコン基板１を置き、
アンモニア雰囲気中８５０℃６０秒で下部電極３を窒化
した。この操作により自然酸化膜と下部電極３との間に
約２ｎｍの窒化シリコン膜４が形成される。すなわち、
この作成方法によれば、窒化シリコン膜４は自然酸化膜
と多結晶シリコン膜との界面に形成される。このように
形成された窒化シリコン膜４の光電子分光スペクトルを
図３に示す。
【００１７】通常の化学気相成長法によって作成した窒
化シリコン膜のケミカルシフトが２．９ｅＶもあるのに
たいし、本実施例の窒化シリコン膜のケミカルシフト
は、化学量論的組成の窒化シリコンのそれと同じ２．５
ｅＶであった。ケミカルシフトは、窒化シリコン膜中へ
の酸素の混入量に対応し、酸素の混入がなければ２．５
ｅＶ、また１００％の酸化シリコンであれば３．２ｅＶ
を示す。酸素の混入が多いほど誘電率が低下するので不
利である他、酸素の混入が多いほど膜中を容易に酸素が
拡散するようになり、ＡＢＯ3 型複合酸化物を用いたキ
ャパシタ製造工程で下部電極としての多結晶シリコン膜
が酸化され、界面に酸化シリコン膜が形成されてしま
う。
化シリコン膜のケミカルシフトが２．９ｅＶもあるのに
たいし、本実施例の窒化シリコン膜のケミカルシフト
は、化学量論的組成の窒化シリコンのそれと同じ２．５
ｅＶであった。ケミカルシフトは、窒化シリコン膜中へ
の酸素の混入量に対応し、酸素の混入がなければ２．５
ｅＶ、また１００％の酸化シリコンであれば３．２ｅＶ
を示す。酸素の混入が多いほど誘電率が低下するので不
利である他、酸素の混入が多いほど膜中を容易に酸素が
拡散するようになり、ＡＢＯ3 型複合酸化物を用いたキ
ャパシタ製造工程で下部電極としての多結晶シリコン膜
が酸化され、界面に酸化シリコン膜が形成されてしま
う。
【００１８】窒化シリコン膜をランプアニールによって
形成するときの温度を変化させ、酸素混入量に対応する
ケミカルシフトと界面の酸化シリコン膜形成との関係を
調べた結果、ケミカルシフトが２．７ｅＶまでは９００
℃以下のキャパシタ製造工程で界面に酸化シリコン膜は
形成されなかった。また、窒化シリコン膜の厚さと界面
の酸化シリコン膜形成との関係を調べた結果、ケミカル
シフトが２．５ｅＶの膜ならば窒化シリコン膜の厚さが
０．５ｎｍ、ケミカルシフトが２．７ｅＶならば窒化シ
リコン膜の厚さが３ｎｍであれば、界面に酸化シリコン
膜の形成は見られなかった。
形成するときの温度を変化させ、酸素混入量に対応する
ケミカルシフトと界面の酸化シリコン膜形成との関係を
調べた結果、ケミカルシフトが２．７ｅＶまでは９００
℃以下のキャパシタ製造工程で界面に酸化シリコン膜は
形成されなかった。また、窒化シリコン膜の厚さと界面
の酸化シリコン膜形成との関係を調べた結果、ケミカル
シフトが２．５ｅＶの膜ならば窒化シリコン膜の厚さが
０．５ｎｍ、ケミカルシフトが２．７ｅＶならば窒化シ
リコン膜の厚さが３ｎｍであれば、界面に酸化シリコン
膜の形成は見られなかった。
【００１９】その後、この窒化シリコン膜４の表面にあ
る自然酸化膜をウェットエッチングによって除去し、高
誘電率材料の薄膜としてＢａＴｉＯ3 膜５を形成した。
勿論ＳｒＴｉＯ3 膜やＬｉＮｂＯ3 膜でもよい。次い
で、多結晶シリコン膜からなる上部電極６を化学気相成
長法とイオン注入法によって形成した。高誘電体層とし
て、ＢａＴｉＯ3 膜５を用いた場合について測定したＢ
ａＴｉＯ3 膜厚と実効誘電率の関係を図４に示す。Ｂａ
ＴｉＯ3 膜の組成は化学量論的組成のターゲットを用い
た高周波マグネトロンスパッタ法で行なった。Ａｒ−Ｏ
2 混合ガス中、１ｘ１Ｏ-2Ｔｏｒｒのガス圧、基板温度
４００〜５００℃で作成した。実効誘電率はＢａＴｉＯ
3 膜厚に依存せず、約２４０の一定値となっており、界
面に低誘電率層が形成されていないことが分る。
る自然酸化膜をウェットエッチングによって除去し、高
誘電率材料の薄膜としてＢａＴｉＯ3 膜５を形成した。
勿論ＳｒＴｉＯ3 膜やＬｉＮｂＯ3 膜でもよい。次い
で、多結晶シリコン膜からなる上部電極６を化学気相成
長法とイオン注入法によって形成した。高誘電体層とし
て、ＢａＴｉＯ3 膜５を用いた場合について測定したＢ
ａＴｉＯ3 膜厚と実効誘電率の関係を図４に示す。Ｂａ
ＴｉＯ3 膜の組成は化学量論的組成のターゲットを用い
た高周波マグネトロンスパッタ法で行なった。Ａｒ−Ｏ
2 混合ガス中、１ｘ１Ｏ-2Ｔｏｒｒのガス圧、基板温度
４００〜５００℃で作成した。実効誘電率はＢａＴｉＯ
3 膜厚に依存せず、約２４０の一定値となっており、界
面に低誘電率層が形成されていないことが分る。
【００２０】上記実施例ではランプアニール法で酸素を
含まない窒化シリコン膜４を形成した場合について説明
したが、図５に示す装置を用い化学気相成長法によって
も窒化シリコン膜を形成することができる。図５は本発
明の実施例に用いるキャパシタを形成するために用いた
連続成長装置のブロック図である。
含まない窒化シリコン膜４を形成した場合について説明
したが、図５に示す装置を用い化学気相成長法によって
も窒化シリコン膜を形成することができる。図５は本発
明の実施例に用いるキャパシタを形成するために用いた
連続成長装置のブロック図である。
【００２１】インプット・アウトプットポート（Ｉ／
Ｏ）２６から試料の基板を入れ、搬送ロボット２７で各
チャンバーに送る。そして第１のチャンバー２１におい
て無水フッ化水素ガスにより多結晶シリコン膜表面の自
然酸化膜を除去する。ついで大気にさらすことなく第２
のチャンバー２２に移送し、化学気相成長法によって窒
化シリコン膜を作成する。ついで、第３のチャンバー２
３において高誘電率材料膜を形成し、第４のチャンバー
２４において多結晶シリコン膜を堆積する。移送中の雰
囲気を真空中あるいは不活性ガス中とすることによって
自然酸化膜の形成を防げば、キャパシタ用の窒化シリコ
ン膜を化学気相成長法で形成しても、図１に示した構造
のキャパシタを実現することができる。尚、図５におい
て２５は第５のチャンバーであり、熱窒化膜や金属膜の
形成に用いる。
Ｏ）２６から試料の基板を入れ、搬送ロボット２７で各
チャンバーに送る。そして第１のチャンバー２１におい
て無水フッ化水素ガスにより多結晶シリコン膜表面の自
然酸化膜を除去する。ついで大気にさらすことなく第２
のチャンバー２２に移送し、化学気相成長法によって窒
化シリコン膜を作成する。ついで、第３のチャンバー２
３において高誘電率材料膜を形成し、第４のチャンバー
２４において多結晶シリコン膜を堆積する。移送中の雰
囲気を真空中あるいは不活性ガス中とすることによって
自然酸化膜の形成を防げば、キャパシタ用の窒化シリコ
ン膜を化学気相成長法で形成しても、図１に示した構造
のキャパシタを実現することができる。尚、図５におい
て２５は第５のチャンバーであり、熱窒化膜や金属膜の
形成に用いる。
【００２２】
【発明の効果】以上説明したように本発明によれば、Ａ
ＢＯ3 型複合酸化物薄膜と窒化シリコン膜の積層型絶縁
膜を用いることにより、多結晶シリコン膜からなる下部
電極の界面に低誘電率層の生成を抑制することができる
ため、実効誘電率が高く、容量値の大きなキャパシタを
有する集積回路を得ることができるという効果がある。
ＢＯ3 型複合酸化物薄膜と窒化シリコン膜の積層型絶縁
膜を用いることにより、多結晶シリコン膜からなる下部
電極の界面に低誘電率層の生成を抑制することができる
ため、実効誘電率が高く、容量値の大きなキャパシタを
有する集積回路を得ることができるという効果がある。
【図１】本発明の一実施例の断面図。
【図２】実施例の製造に用いたランプアニール炉の断面
図。
図。
【図３】実施例の窒化シリコン膜と基板のシリコンから
得られた光電子分光スペクトルを示す図。
得られた光電子分光スペクトルを示す図。
【図４】実施例における積層型絶縁膜の実効誘電率を示
す図。
す図。
【図５】実施例の装置に用いた連続成長装置のブロック
図。
図。
１ シリコン基板 ２ フィールド酸化膜 ３ 下部電極 ４ 窒化シリコン膜 ５ ＢａＴｉＯ3 膜 ６ 上部電極 １０ ハロゲンランプ １１ 石英リアクタ １２Ａ，１２Ｂ リフレクターバンク １３ ホルダー
Claims (3)
- 【請求項１】 半導体基板上に形成された多結晶シリコ
ン膜からなる下部電極と、この下部電極上に形成された
窒化シリコン膜とＡＢＯ3 型（Ａ：Ｓｒ，ＢａまたはＬ
ｉ、Ｂ：ＴｉまたはＮｂ、Ｏ：酸素）複合酸化物膜から
なる積層型絶縁膜と、この積層型絶縁膜上に形成された
上部電極とを含むことを特徴とする集積回路。 - 【請求項２】 窒化シリコン膜の厚さが０．５〜３ｎｍ
である請求項１記載の集積回路。 - 【請求項３】 積層型絶縁膜における窒化シリコンのケ
ミカルシフトがシリコン単結晶中のシリコン原子を中心
とした高エネルギー側の２．５〜２．７ｅＶの範囲にあ
る請求項１記載の集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4044282A JPH05243487A (ja) | 1992-03-02 | 1992-03-02 | 集積回路 |
| US08/503,204 US5677226A (en) | 1992-03-02 | 1995-07-17 | Method of making integrated circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4044282A JPH05243487A (ja) | 1992-03-02 | 1992-03-02 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243487A true JPH05243487A (ja) | 1993-09-21 |
Family
ID=12687157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4044282A Withdrawn JPH05243487A (ja) | 1992-03-02 | 1992-03-02 | 集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5677226A (ja) |
| JP (1) | JPH05243487A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0856879A1 (en) * | 1997-01-31 | 1998-08-05 | Texas Instruments Incorporated | Method for fabricating a semiconductor memory capacitor |
| EP0862203A1 (en) * | 1997-01-31 | 1998-09-02 | Texas Instruments Incorporated | Method for fabricating a semiconductor memory capacitor |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5754390A (en) | 1996-01-23 | 1998-05-19 | Micron Technology, Inc. | Integrated capacitor bottom electrode for use with conformal dielectric |
| US6251720B1 (en) * | 1996-09-27 | 2001-06-26 | Randhir P. S. Thakur | High pressure reoxidation/anneal of high dielectric constant materials |
| TW376534B (en) | 1997-04-18 | 1999-12-11 | Pegre Semiconductors Llc | A semiconductor device and thereof |
| GB2326279B (en) * | 1997-06-11 | 2002-07-31 | Hyundai Electronics Ind | Method of forming a capacitor of a semiconductor device |
| KR100371142B1 (ko) * | 1998-12-30 | 2003-03-31 | 주식회사 하이닉스반도체 | 반도체소자의캐패시터형성방법 |
| US6258655B1 (en) * | 1999-03-01 | 2001-07-10 | Micron Technology, Inc. | Method for improving the resistance degradation of thin film capacitors |
| US20050191765A1 (en) * | 2000-08-04 | 2005-09-01 | Cem Basceri | Thin film capacitor with substantially homogenous stoichiometry |
| JP2002076308A (ja) * | 2000-08-31 | 2002-03-15 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| KR100536030B1 (ko) * | 2003-02-25 | 2005-12-12 | 삼성전자주식회사 | 반도체 장치의 커패시터 형성 방법 |
| EP1493835A3 (en) * | 2003-07-03 | 2005-03-02 | Interuniversitair Microelektronica Centrum Vzw | Method for producing patterned thin films |
| JP3913203B2 (ja) * | 2003-08-28 | 2007-05-09 | 松下電器産業株式会社 | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0216763A (ja) * | 1988-07-05 | 1990-01-19 | Toshiba Corp | 半導体装置の製造方法 |
| US5397748A (en) * | 1991-12-28 | 1995-03-14 | Nec Corporation | Method of producing semiconductor device with insulating film having at least silicon nitride film |
| US5401680A (en) * | 1992-02-18 | 1995-03-28 | National Semiconductor Corporation | Method for forming a ceramic oxide capacitor having barrier layers |
| JP2788835B2 (ja) * | 1993-03-17 | 1998-08-20 | 日本電気株式会社 | 薄膜キャパシタおよびその製造方法 |
| US5439840A (en) * | 1993-08-02 | 1995-08-08 | Motorola, Inc. | Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric |
| JP3333325B2 (ja) * | 1993-08-26 | 2002-10-15 | 株式会社東芝 | 半導体装置、半導体装置のシミュレーション方法、及び半導体装置のシミュレータ |
| US5524092A (en) * | 1995-02-17 | 1996-06-04 | Park; Jea K. | Multilayered ferroelectric-semiconductor memory-device |
-
1992
- 1992-03-02 JP JP4044282A patent/JPH05243487A/ja not_active Withdrawn
-
1995
- 1995-07-17 US US08/503,204 patent/US5677226A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0856879A1 (en) * | 1997-01-31 | 1998-08-05 | Texas Instruments Incorporated | Method for fabricating a semiconductor memory capacitor |
| EP0862203A1 (en) * | 1997-01-31 | 1998-09-02 | Texas Instruments Incorporated | Method for fabricating a semiconductor memory capacitor |
| US6294420B1 (en) | 1997-01-31 | 2001-09-25 | Texas Instruments Incorporated | Integrated circuit capacitor |
| US6653676B2 (en) | 1997-01-31 | 2003-11-25 | Texas Instruments Incorporated | Integrated circuit capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| US5677226A (en) | 1997-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3912990B2 (ja) | 集積回路構造およびその製造方法 | |
| Lin et al. | Ta~ 2O~ 5 thin films with exceptionally high dielectric constant | |
| JP3094382B2 (ja) | 窒素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された装置 | |
| US6677254B2 (en) | Processes for making a barrier between a dielectric and a conductor and products produced therefrom | |
| JP3363301B2 (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| US6461931B1 (en) | Thin dielectric films for DRAM storage capacitors | |
| JP2002319583A (ja) | 半導体素子の誘電体膜及びその製造方法 | |
| US6162293A (en) | Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor | |
| JPH05243487A (ja) | 集積回路 | |
| JPH10313097A (ja) | 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子 | |
| JP3109485B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JPH1074898A (ja) | 半導体装置のキャパシタ製造方法 | |
| KR100378276B1 (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
| JP2002343888A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP4573009B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JPH1041486A (ja) | 半導体装置の強誘電体膜及びその形成方法 | |
| KR20020064624A (ko) | 반도체소자의 유전체막 및 그 제조방법 | |
| JPH0745475A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JP2658819B2 (ja) | 薄膜キャパシタ | |
| JP2000228507A (ja) | 半導体素子の高誘電体キャパシタ製造方法 | |
| JPH07273216A (ja) | 金属酸化膜の形成方法 | |
| JPH07263775A (ja) | 強誘電体薄膜と基体との複合構造体 | |
| JPH0380562A (ja) | 薄膜コンデンサの製造方法 | |
| KR19990005439A (ko) | 반도체 장치의 강유전체 캐패시터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |