JPH07263775A - 強誘電体薄膜と基体との複合構造体 - Google Patents

強誘電体薄膜と基体との複合構造体

Info

Publication number
JPH07263775A
JPH07263775A JP6053507A JP5350794A JPH07263775A JP H07263775 A JPH07263775 A JP H07263775A JP 6053507 A JP6053507 A JP 6053507A JP 5350794 A JP5350794 A JP 5350794A JP H07263775 A JPH07263775 A JP H07263775A
Authority
JP
Japan
Prior art keywords
film
thin film
substrate
ferroelectric
ferroelectric thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6053507A
Other languages
English (en)
Other versions
JP3411367B2 (ja
Inventor
Yasuo Tarui
康夫 垂井
Masahiko Hirai
匡彦 平井
Satoshi Tanimoto
谷本  智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Asahi Chemical Industry Co Ltd
Original Assignee
Nissan Motor Co Ltd
Asahi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd, Asahi Chemical Industry Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP05350794A priority Critical patent/JP3411367B2/ja
Publication of JPH07263775A publication Critical patent/JPH07263775A/ja
Application granted granted Critical
Publication of JP3411367B2 publication Critical patent/JP3411367B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Inorganic Insulating Materials (AREA)
  • Non-Volatile Memory (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】Siの拡散を抑制した良好な特性のPb系強誘
電体とSi系基体との複合構造体を提供する。 【構成】シリコンを含有する基板または薄膜からなる基
体上に、鉛を含有する強誘電体薄膜を載置した強誘電体
薄膜と基体との複合構造体において、上記強誘電体薄膜
(例えばPbTiO3強誘電体膜)3と上記基体(例え
ばSi基板)1との間に、化学量論組成からはずれて鉛
が不足しているチタン酸鉛層〔例えばPbxTiO
x+2(x<1)〕もしくはジルコンを主元素とする酸化
物層(例えばZrO2)からなる誘電体薄膜2を挾持し
たことを特徴とする強誘電体薄膜と基体の複合構造体。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はSi(シリコン)を含む
基体上に、強誘電体薄膜を形成する技術に関し、特に、
Pt(白金)やRuO2(2酸化ルテニウム)などの導
電体薄膜を介することなく、PbTiO3(チタン酸
鉛)等のPb系強誘電体の薄膜を形成する技術に関す
る。
【0002】
【従来の技術】自発分極を備え、圧電性、焦電性、高誘
電率、キューリー温度相転位性など興味深い物性を有す
る強誘電体は、すでにその特徴を生かして、民生・産業
の分野での様々な応用が期待されている。なかでもPb
TiO3、PZT(チタンジルコン酸鉛)、PLT(チ
タン酸ランタン鉛)、PLZT(チタンジルコン酸ラン
タン鉛)、PBZT(チタンジルコン酸バリウム鉛)な
どのいわゆるPb系強誘電体は、 交番電界を印加した時、良好な自発分極反転特性を示
す、 電気機械結合定数が大きい、 数千にも及ぶ高比誘電率を実現できる、 ドーピングによってキューリー温度を広い範囲で動か
すことができる、などの特性的魅力に加えて、 安価な素材で構成されている、という価格的魅力を兼
備しているため、セラッミック素材を中心に早くから開
発が進められ、色々なディスクリート部品が商品として
世に送り出されている。若干の例を挙げるならば、圧電
式発火素子、大容量コンデンサ、超音波発振子、感温素
子(いわゆるサーミスタ)などが挙げられよう。
【0003】近年、Pb系強誘電体を薄膜化して、Si
半導体基板に搭載しようとする意欲的な試みが活発に行
なわれるようになってきた。これは、上述のごとき強誘
電性(Si材料では充分に達成できない)とSi半導体
の高速演算処理とを合体させて、付加価値の高い集積回
路やスマートデバイスを実現しようとする意図に基づい
ている。現在もっとも脚光を浴びている例は、金属
(M)−絶縁膜(I)−半導体(S)で形成されたMI
SトランジスタのI部分を、強誘電体膜(F)で構成し
たMFS型不揮発性メモリであろう。上記の例から容易
に推察されるように、強誘電体とSiとの複合構造は、
強誘電体と金属との複合構造と共に、伝統的なSi半導
体基板に強誘電体膜を取り込むときに欠かすことのでき
ない基本構造の一つである。この構造を達成するため
に、過去、数々の努力が支払われてきた。しかし、Si
基体上に良好なPb系強誘電体を形成した報告は未だに
ない。
【0004】良好なPb系強誘電体とSiとの複合構造
の実現を阻んでいるのは、Pb系強誘電体の製造工程に
おいて、基板に含まれるSi元素がPb系強誘電体膜へ
拡散することが主原因である。上記のSi拡散が引き起
こす問題とは、 Pb系強誘電体膜をCVDやスパッタ法などでSi上
に気相成長させるとき、大量のSi元素がPb系強誘電
体膜に表面まで急速に拡散してきて、次々に膜成分とし
て取り込まれるので、ペロブスカイト構造を作ることが
できない、 仮にペロブスカイト構造ができたとしても、後の他の
熱処理過程で、膜中にSiが蓄積してきて強誘電特性が
劣化する、 拡散によってSiが抜けた後の基体には欠陥が残され
ることになるので、ここに活性領域(トランジスタのチ
ャネルなどが形成される部分)を形成するのが難しくな
る、などである。 また、上記と同様のSi拡散問題がSiO2、Si
34、シリサイド等のSi基体(以下、これらとSi基
体を含めてSi系基体と称する)でも起こることが確認
されている。例えば「ジャーナル オブ マテリアル
リサーチ」(R. A.Roy and K. F. Etzold,“Journal of
Material Research, Vol.7, 1455 1992”)に記載。
【0005】
【発明が解決しようとする課題】上記のように、従来技
術においては、基板に含まれるSi元素がPb系強誘電
体膜へ拡散することが主原因となって生じる上記〜
のごとき問題があるため、Pb系強誘電体とSi系基体
との複合構造体を実現することは困難である、という問
題があった。
【0006】本発明は、上記のごとき従来技術の問題を
解決するためになされたものであり、Siの拡散を抑制
した良好な特性のPb系強誘電体とSi系基体との複合
構造体を提供することを目的とする。
【0007】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項1に記載の発明は、
シリコンを含有する基板または薄膜からなる基体上に、
鉛を含有する強誘電体薄膜を載置した強誘電体薄膜と基
体との複合構造体において、上記強誘電体薄膜と上記基
体との間に、化学量論組成からはずれて鉛が不足してい
るチタン酸鉛層もしくはジルコンを主元素とする酸化物
層からなる誘電体薄膜を挾持するように構成したもので
ある。上記の化学量論組成からはずれて鉛が不足してい
るチタン酸鉛層もしくはジルコンを主元素とする酸化物
層からなる誘電体薄膜は、常誘電体薄膜であり、これ自
体が強誘電体薄膜となるものではない。なお、上記の化
学量論組成からはずれて鉛が不足しているチタン酸鉛層
を挾持した構成は、例えば後記第1および第2実施例に
相当し、上記のジルコンを主元素とする酸化物層を挾持
した構成は、例えば後記第3実施例に相当する。
【0008】また、請求項2に記載の発明は、請求項1
の誘電体薄膜を、化学気相成長法によって形成された酸
化物薄膜としたものである。なお、化学気相成長法と
は、例えば後記の減圧CVD法やディジタルCVD法に
相当する。また、請求項3に記載の発明は、上記誘電体
薄膜と上記強誘電体薄膜とを、共に化学気相成長法で形
成された薄膜としたものである。また、請求項4に記載
の発明は、上記強誘電体薄膜を、ペロブスカイト(00
1)配向強誘電体薄膜としたものである。また、請求項
5に記載の発明は、上記誘電体薄膜と上記強誘電体薄膜
とを、同一の化学気相成長装置で連続して形成するもの
である。また、請求項6に記載の発明は、上記誘電体薄
膜と上記強誘電体薄膜とを、原料を周期的に導入して数
原子層程度の薄い膜を積層しながら堆積を行なうディジ
タル化学気相成長法で形成するものである。この構成
は、例えば後記第2および第3実施例に相当する。
【0009】
【作用】上記のように、本発明においては、Pb系強誘
電体とSi系基体との間に、化学量論組成からはずれて
鉛が不足しているチタン酸鉛層もしくはジルコンを主元
素とする酸化物層からなる誘電体薄膜を配置することに
より、Siの拡散を抑制し、良好なPb系強誘電体/S
i系基体構造を実現することが出来るようにしたもので
ある。上記のように、化学量論組成からはずれて鉛が不
足しているチタン酸鉛層〔例えば後記実施例で説明する
PbxTiOx+2(x<1)〕のような誘電体膜を、Si
系基体とPb系強誘電体膜との間に挾持することによっ
て、何故Si拡散が抑止されるか、については、現在究
明中であり、未だ確定していないが、これを解くための
いくつかの興味深い現象が明らかになっている。すなわ
ち、本発明者らが最近行なった実験によると、Si系基
体の上にCVD法でPbO(酸化鉛)膜を堆積すると、
基体のSiが激しくPbO膜中に侵入することが判って
いる。さらにxを変数としてPb原料蒸気とTi原料蒸
気との供給量比を制御しながら、種々のx値のPbx
iOx+2膜をSi基板上にCVD法で成膜し、Siの膜
内拡散量を評価してみると、xが1(=化学量論組成)
を超える付近からSiの拡散が急激に増大する。また、
x>1ではPbTiO3膜の中に(x−1)モルの過剰
なPbO膜が混合していると考えられる。上記の2つの
実験事実から、Si系基体の上にPbO成分が形成され
た場合に、Si元素が上部膜に侵入することが理解され
る。このような知見を基に勘案すると、本発明の化学量
論組成からはずれて鉛が不足しているチタン酸鉛層でS
iの侵入が抑止できるのは、この膜中に含まれているP
bは全てPbTiO3成分であり、PbO成分は全く存
在しないためと推察される。
【0010】本来なら化学量論組成x=1を与えるはず
の原料供給比でSiの拡散が起こる理由は、成膜が進ん
でいる最表面では反応器内での気流の乱れなどで原料蒸
気の供給比の瞬時的な変動(時間平均すると0になる)
があり、Pb原料蒸気の供給が過剰になった場合に、過
渡的にPbO成分が形成され、これに向かってSiが侵
入するためである、と予想される。したがって瞬時変動
によるPb蒸気の過剰を見込んで、予めTi原料を過剰
気味(Pb原料を少なめ)に供給してやれば、全ての瞬
間においてPbOが形成される危険が回避される。その
結果として、このような誘電体膜は、本発明の実施例で
示したようなPbxTiOx+2(x<1)膜となるのであ
る。なお、化学量論組成からはずれて鉛が不足している
チタン酸鉛層の代わりに、ジルコンを主元素とする酸化
物層(例えばZrO2)を用いた場合にも、上記とほぼ
同様の効果が得られる。また、請求項2〜請求項6に記
載のように、化学気相成長法を用いて上記誘電体薄膜や
上記強誘電体薄膜を形成することにより、特性が良好で
膜厚の正確な薄膜を容易に形成することが出来る。
【0011】
【実施例】以下、複数の具体的実施例を挙げて本発明を
詳細に説明することにするが、その前に全実施例の説明
に共通する強誘電体膜と基体との複合構造体の代表的断
面構造と誘電体薄膜(あるいは強誘電体も含む)の成膜
装置を説明する。まず、図1は、本発明に係る強誘電体
膜と基体との複合構造体の要部断面図である。図1にお
いて、1はSi系基体を示している。なお、Si系基体
とはSi基板、あるいは任意の基板に形成されたSi元
素を含む薄膜、たとえばポリSi膜、SiO2膜、Si3
4膜、PSG(リンガラス)膜、シリサイド膜などで
ある。後述する具体的実施例では便宜上、Si単結晶
(100)基板をSi系基体の代表として扱うことにす
る。Si系基体1の上部には、化学量論組成からはずれ
て鉛が不足しているチタン酸鉛層もしくはジルコンを主
金属元素とする酸化物層からなる誘電体膜2が置かれ
る。この誘電体膜2は、例えばCVD法によって形成さ
れたものであり、緻密でかつ薄く、本発明において極め
て重要な役割を演じる。さらに誘電体膜2の上には、所
望のPb系強誘電体膜3、例えばPbTiO3、PZ
T、PLT、PLZT、PBZTなどが形成されてい
る。このようなPb系強誘電体膜の形成には、真空蒸着
法、スパッタリング法、ゾルゲル法、CVD法など周知
の如何なる方法を用いても構わないが、表面にミクロン
規模の微細な凹凸がある半導体超高集積回路基板のよう
なものに成膜する場合には、等角写像的な被覆性が得ら
れるCVD法が最も適している。後述する具体的実施例
の説明にあたっては、このPb系強誘電体膜をCVD法
で形成したPbTiO3膜に代表させることにする。し
かし、これは飽くまで便宜上のことであり、他の成膜法
による他のPb系強誘電体膜でも全く同様の作用効果が
得られる。このように本発明にかかる強誘電体膜とSi
系基体との複合構造体は単純な構成をしている。ちなみ
に、本構造をMFS構造にするためには、さらにこの上
に導電膜をスパッタリング蒸着あるいは電子ビーム蒸着
法などで成膜した後、フォトリソグラフィなどで所定の
パタンに形状化してゲート電極(図示せず)を形成す
る。典型的な電極材料はAlやW、Pt、ポリSiであ
る。
【0012】次に、図2は、上記の誘電体膜2の形成法
の説明に用いるコールドウォール型減圧CVD装置の模
式的な要部断面構造図である。なお、装置はコールドウ
ォール型である必要はなく、ホットウォール型でもよ
い。また、この図2は、後述するPb系強誘電体膜の形
成法(CVD法)の説明にも便宜上使用されるが、必ず
しもPb系強誘電体膜の形成に用いるCVD装置が誘電
体膜2の形成に用いるCVD装置と同じである必要はな
い。図2において、10は反応器である。この反応器1
0は、Si系基体1を形成した基板11を機械的に支持
し、かつ所定の温度に保持するサセプタ12と、A原料
蒸気、B原料蒸気、C原料蒸気、D原料蒸気のそれぞれ
の蒸気導入口13、14、15、16と、堆積反応で生
じた生成ガスや過剰な原料蒸気を器外に排出する排気口
17と、を備えている。蒸気導入口13、14、15、
16には、それぞれ蒸気供給バルブ18、19、20、
21を介してA原料蒸気、B原料蒸気、C原料蒸気、D
原料蒸気の輸送管22、23、24、25が接続してい
る。輸送管22、23、24、25の他端は、図には示
していないが、A原料、B原料、C原料、D原料の蒸気
発生器(輸送量調節機能付き)に接続している。また、
排気口17は、排気管26によって真空排気装置(図示
せず)に接続されているが、その途中に、排気主バルブ
27、排気副バルブ28および排気量調節器29が設け
られている。この排気量調節器29は原料導入の際に反
応器内の圧力を必要に応じて所定の値に保持するための
ものであり、この目的に供するものなら方式を問わな
い。上記の蒸気供給バルブ18、19、20、21と排
気主バルブ27ならびに排気副バルブ28の開閉時期や
排気量調節器29の排気量は、開閉時期制御装置30で
統合的に制御される。
【0013】以上、強誘電体膜と基体との複合構造体の
断面構造および成膜装置の説明が終ったところで、次に
図1に示した複合構造体の形成方法の具体的実施例を順
次説明する。なお、すでに断わったように、以下の実施
例ではSi系の基体をSi単結晶基板、Pb系強誘電体
をPbTiO3膜で代表させて例示している。第1実施
例は、図1の複合構造体において、誘電体膜2をPbx
TiOx+2(x<1)とし、これを減圧CVD法で形成
する実施例である。
【0014】まず、本実施例の膜構造を図1を用いて説
明する。1はSi単結晶基板である。2はPbxTiO
x+2(x<1)なる化学式で表わされる厚みTox2の常誘
電体膜で、Pbの組成がPbTiO3に比べて不足する
ようにCVD法で形成する。PbxTiOx+2膜の上には
PbTiO3の強誘電体薄膜3が形成される。
【0015】以下、膜構造の形成法を説明する。まず、
Si単結晶基板11をRCA洗浄(アンモニア水と過酸
化水素水の混合液による第1洗浄と塩酸と過酸化水素水
の混合液による第2洗浄からなる伝統的なSi基板洗浄
法)と希フッ酸エッチング処理とを施した後、超純水で
リンスする。次に、上記のSi単結晶基板11を図2に
示した構造のCVD装置のサセプタ12に乗せ、サセプ
タ12の温度を所定の成膜温度Tsub(成膜条件の詳細
は後述)に昇温すると共に、全ての蒸気供給バルブ18
〜21を閉じ、排気主バルブ27を開けて反応器内を一
旦真空にする。
【0016】CVD原料は、所定のソース温度に保温し
たテトライソプロポチタンTi(i-OC37)4(=A蒸
気)と4エチル鉛Pb(C25)4(=B蒸気)と5mo
l%のオゾンを含む酸素O2+O3(5%)ガス(=D蒸
気)である。Ti(i-OC37)4とPb(C25)4は専
用のステンレス製ソースボトルで気化させ、純窒素N2
をキャリアガスに用いて反応器10まで輸送する。前記
の排気によって反応器10の圧力が10~6Torr以下
となり、サセプタ12の温度(=成膜温度Tsub)が安
定したところで排気主バルブ27を閉じ、排気副バルブ
28を開け、排気量調節器29を作動させると共に、蒸
気供給バルブ18、19、21を開にしてTi(i-OC
37)4とPb(C25)4とO2+O3(5%)を反応器1
0に導入し、PbxTiOx+2膜の減圧CVD法を開始す
る。
【0017】図4は、本発明における誘電体膜成膜の代
表的な条件を示す図表であり、本実施例の成膜条件は図
4の第1実施例と記載された欄に示されている。なお、
これらの成膜条件は、代表的な一例を示したものであ
り、これらの条件に限定されるものではない。なお、図
4において、TsoA、TsoB、TsoCはそれぞれA原料、
B原料、C原料のソースボトル温度、SA、SB、SC
DはそれぞれA蒸気、B蒸気、C蒸気、D蒸気の流量
(キャリアガスを含む)、Tsubは成膜温度(サセプタ
温度)、t1〜t4はデジタルCVD法の周期の第1ゾー
ンの時間、Pは減圧CVD法の成膜圧力、P1〜P4はデ
ジタルCVD法の周期の第1ゾーンの圧力を示す。
【0018】上記の成膜工程によって所定の膜厚Tox2
に達したところで、成膜を停止させることなく、成膜条
件を変更して、今度は強誘電体薄膜PbTiO3の成膜
を開始する。この時、変更される成膜条件は、実質的に
はPb(C25)4原料のキャリアガスの流量だけであ
る。すなわち、前のPbxTiOx+2成膜工程でPb不足
になるように低めに設定されていたキャリアガス流量を
増やし、適正値に調節し直す。このような簡単な操作に
よって成膜をPbxTiOx+2膜からPbTiO3膜に短
時間に切り替えることができる。
【0019】図5は、本発明におけるPbTiO3成膜
の代表的な条件を示す図表であり、本実施例の成膜条件
は図5の第1実施例と記載された欄に示されている。な
お、図5における各符号は前記図4と同様である。ま
た、強誘電性のPbTiO3を得るには、その第1段階
としてソース温度を調節するなどして、膜の組成を化学
量論組成に合わせることが重要である。膜厚は成膜時間
によって制御する。成膜時間は原料を供給する蒸気供給
バルブの開の時間にほぼ等しい。図5に示した条件下で
は、0.35nm/secの堆積速度が得られる。次
に、PbTiO3膜の膜厚が所定の膜厚Tox3になったと
ころで、次のような成膜停止操作を行なう。すなわち、
蒸気供給バルブ18、19、21を閉じると同時に、排
気主バルブ27を開け、排気副バルブ28を閉じ、サセ
プタ12の温度を降温させる。サセプタ12の温度が十
分低くなったところで、反応器10の真空を破り、基板
11を取り出す。
【0020】次に、本発明の第2実施例について説明す
る。第2実施例は、前記第1実施例と同じ構造をディジ
タルCVD法を用いて実現したものであり、前記第1の
実施例で示した強誘電体薄膜と基体との複合構造体(基
体とPbxTiOx+2膜とPbTiO3膜の積層構造)
を、ディジタルCVD法によって一度に形成するもので
ある。なお、ディジタルCVD法については本発明者等
が下記の文献に発表している。「“プロスィーディング
ス オブ シンポジューム オン ドライ プロセス”
(S. Tanimoto et.al, “proceedingsof Symposium on
Dry Process”Tokyo, IEE of japan, p.163, 1992) ディジタルCVD法は、原料を減圧CVD法のように連
続的ではなく、周期的に導入して数原子層程度の薄い膜
を積層しながら堆積を進めて行く方法である。この方法
は、一般に伝統的な減圧CVD法に比べて、(1)平坦
性が優れている、(2)膜厚のコントロールがきめ細か
くできる、(3)極微細な段差での被覆性が格段によ
い、(4)成膜の低温化が図れる、などの利点を有して
る。
【0021】原料の導入の方法には、大別して、異種の
原料蒸気が混じり合わないように順番に導入している方
法と、全蒸気を同時にかつ間欠的に導入する方法とがあ
るが、ここでは本膜構造において相対的に良好な膜が得
られた前者の方法を適用する例で説明する。まず、Si
単結晶基板11をRCA洗浄と希フッ酸エッチング処理
とを施した後、超純水でリンスする。次に、上記のSi
単結晶基板11を図2に示した構造のCVD装置のサセ
プタ12に乗せ、サセプタ12の温度を所定の成膜温度
subに昇温すると共に、全ての蒸気供給バルブ18〜
21を閉じ、排気主バルブ27を開けて反応器内を一旦
真空にする。
【0022】CVD原料は、第1実施例の成膜と同じテ
トライソプロポチタンTi(i-OC37)4(=A蒸気)
と4エチル鉛Pb(C25)4(=B蒸気)と5mol%
のオゾンを含む酸素O2+O3(5%)ガス(=D蒸気)
である。上記の排気によって反応器10の圧力が10~6
Torr以下となり、サセプタ12の温度(=成膜温度
sub)が安定したところで、始めにPbxTiOx+2
(膜厚Tox2)の成膜を、つぎにPbTiO3膜(膜厚T
ox3)の成膜をディジタルCVD法によって連続して行
なう。本実施例におけるディジタルCVD法では、図3
(b)に示すごとき原料供給シーケンスを用いる。な
お、図3はサセプタ12に置かれた基板11が時間の経
過と共に気相から何の蒸気の供給を受けるかを模式図的
に示したものである。
【0023】以下、詳細に説明する。図3(b)に示す
シーケンスは、A蒸気の供給を受けるIaゾーンと、B
蒸気の供給を受けるIbゾーンと、D蒸気の供給を受け
るIdゾーンとからなり、Ia+Id+Ib+Idを1
周期とするシーケンスの連から成っている。Iaゾーン
は原料を供給する蒸気供給バルブのうち蒸気供給バルブ
18のみを開にし、排気主バルブ27を閉、排気副バル
ブ28を開、排気量調節器29を作動させることによっ
て実現する。同様に、Ibゾーンは原料を供給する蒸気
供給バルブのうち蒸気供給バルブ19のみを開にし、I
dゾーンは原料を供給する蒸気供給バルブのうち蒸気供
給バルブ21のみを開にし、排気主バルブ27を閉、排
気副バルブ28を開、排気量調節器29を作動させるこ
とによって実現する。なお、これらバルブの開閉や排気
量調節器作動の指令は開閉時期制御装置30で行なう。
【0024】この場合の代表的な成膜条件を図4の第2
実施例の欄に示す。なお、この成膜条件は代表的な一例
であり、これに限定されるものではない。上記のシーケ
ンスにおいては、Ia+Id+Ib+Idを終える度に
1原子層程度のPbxTiOx+2膜が層状に形成されてい
く。上記と同様のシーケンスで、条件を変えることによ
り、PbTiO3膜を成膜することが出来る。PbxTi
x+2の成膜とPbTiO3の成膜とが異なるところはI
bゾーンの長さ(B蒸気=Pb(C25)4蒸気の供給時
間の長さ)だけである。すなわち、PbxTiOx+2では
Pbを不足気味に造り込むために、Pb(C25)4蒸気
の供給時間を化学量論組成を与える適正値よりも低く設
定している。この場合の蒸気供給バルブの開閉や排気系
バルブ等の操作はプログラミング可能な開閉時期制御装
置30で統合的に行なう。
【0025】図4の第2実施例の欄に示す条件下では、
PbxTiOx+2は0.38nm/cyc、PbTiO3
0.40nm/cycの堆積速度が得られる。上記の成
膜工程において、まず、PbxTiOx+2の成膜を行な
い、その膜厚が所定の膜厚Tox2に達した後、続いてP
bTiO3膜の成膜を行ない、その膜厚が所定の膜厚T
ox3を超えたところで全ての原料供給バルブを閉じ、排
気主バルブ27を開け、排気副バルブ28を閉じ、サセ
プタ12の温度を降温させる。そしてサセプタ12の温
度が十分低くなったところで、排気主バルブ27を閉
じ、反応器10の真空を破って基板11を取り出す。
【0026】次に、本発明の第3実施例を説明する。本
実施例は、図1に示した本発明に共通な強誘電体薄膜/
Si系基板構造において、誘電体薄膜2が二酸化ジルコ
ン(ZrO2)膜の場合である。このZrO2の成膜は通
常の減圧CVD法でもいいし、前記のディジタルCVD
法でも良い。ここでは、原料としてZr(t-OC
494=C蒸気、O2+O3(5%)=D蒸気を用い
て、ディジタルCVD法で成膜する例を説明する。ま
ず、Si単結晶基板をRCA洗浄と希フッ酸エッチング
処理した後、超純水でリンスする。そのSi単結晶基板
11を図2に示した構造を有するCVD装置のサセプタ
12に乗せ、サセプタ12の温度を所定の成膜温度に昇
温すると共に、全ての蒸気供給バルブ18〜21を閉
じ、排気主バルブ27を開けて反応器10内を一旦真空
にしたあと、ディジタルCVDに入る。
【0027】図1に示した膜構造を造るために、本ディ
ジタルCVDでは、図3に示すごとき2つの周期的原料
供給シーケンスを連続して用いる。図3において、
(a)はZrO2を形成するためのものであり、(b)
はPbTiO3を形成するためのものである。以下、詳
細に説明する。(a)は、C蒸気の供給を受けるIcゾ
ーンとD蒸気の供給を受けるIdゾーンとを交互に繰り
返すシーケンスからなり、Ic+Idを終える度に1原
子層程度の極薄のZrO2が層状に形成されていく。I
cゾーンは原料を供給する蒸気供給バルブのうち蒸気供
給バルブ20のみを開にし、排気主バルブ27を閉、排
気副バルブ28を開、排気量調節器29を作動させるこ
とによって実現する。また、Idゾーンは原料を供給す
る蒸気供給バルブのうち蒸気供給バルブ21のみを開に
し、排気主バルブ27を閉、排気副バルブ28を開、排
気量調節器29を作動させることによって実現する。こ
れらバルブの開閉や排気量調節器作動の指令は開閉時期
制御装置30で行なう。
【0028】(b)は、A蒸気=Ti(i-OC37)4
供給するIaゾーンと、B蒸気=Pb(C25)4を供給
するIbゾーンと、D蒸気=O2+O3(5%)を供給す
るIdゾーンとからなり、Ia+Id+Ib+Idを1
周期とするシーケンスの連から成っている。この場合に
は、前半のIa+Idを終えると1原子層程度のTiO
2が形成され、後半のIb+Idを終えるとその前の工
程でできたTiO2の上にやはり1原子層程度のPbO
が積層され、1周期を終えると延べ1分子層程度のPb
TiO3膜が層状に形成される。なお、Iaゾーンは原
料を供給する蒸気供給バルブのうち蒸気供給バルブ18
のみを開にし、排気主バルブ27を閉、排気副バルブ2
8を開、排気量調節器29を作動させることによって実
現する。同様に、Ibゾーンは蒸気供給バルブ19のみ
を開にして行なう。これらバルブの開閉や排気量調節器
作動の指令は開閉時期制御装置30で行なう。
【0029】本実施例においては、まず図3(a)のシ
ーケンスでZrO2膜を成膜し、ZrO2が所望の膜厚T
ox2になったところで図3(b)のシーケンスに切り換
え、PbTiO3の成膜を行なう。そしてPbTiO3
所定の膜厚Tox3になったところで、成膜を停止し、基
板11を反応器10から取り出す。本実施例におけるZ
rO2の代表的な成膜条件を図4の第3実施例の欄に示
す。また、PbTiO3の成膜条件は、前記第2実施例
と同様である。なお、これらの成膜条件は代表的な一例
であり、この条件に制約されるものではない。
【0030】なお、本実施例においては、ZrO2膜と
PbTiO3膜との両方をディジタルCVD法で形成す
る場合を例示したが、いずれか一方または両方を減圧C
VD法で形成してもよい。例えばPbTiO3膜を減圧
CVD法で形成する場合には、上記図3(a)のシーケ
ンスでZrO2膜を成膜したのち、前記第1実施例に示
した減圧CVD法によってPbTiO3強誘電体膜を堆
積すればよい。その場合の成膜条件は、図5の第1実施
例の欄と同じである。
【0031】以上、第1〜第3実施例の膜構造とその製
造方法を説明したところで、次に各実施例の作用の説明
を行なう。まず、単結晶Si(100)基板の上に、第
1〜第3実施例で示した誘電体薄膜2とPbTiO3
誘電体薄膜3とを積層した構造を、それぞれの実施例に
記載した方法・成膜条件で形成した試料を製造した。そ
してそれらの試料において、 PbTiO3強誘電体薄膜の結晶構造をXRD(X線
回折法)で評価し、 比誘電率(誘電体部をのぞく)を高周波容量測定法
(100kHz、0.1V)で評価し、 膜構造形成後に650℃・60分窒素アニール処理を
施したPbTiO3膜表面に析出するSi量をXPS
(X線光電子分光)装置で定量した。 上記の評価は、次に理由で行なったものである。すな
わち、本発明が解決しようとする課題の欄で説明したよ
うに、従来の膜構造がかかえていた諸問題(〜)は
基体に含まれるSiがPb系強誘電体膜の内部や表面に
拡散してくることによって引き起こされるものであるこ
とから、Siの拡散量の大小が重要なポイントである。
上記はこの点を評価するために行なったものである。
上記の場合において、Si量はSiと、主金属原料T
iとPbの総和量(原子数)との比、すなわちSi/
(Ti+Pb)の値で整理した。
【0032】なお、本発明者らが使用した装置のSiの
検出限界は、Si/(Ti+Pb)=0.005であ
り、以下で使用する記号NDはSi量がこの値未満であ
ることを意味する。また、特に断わりがなければ、試験
に用いた誘電体薄膜の厚みは全て16nm、強誘電体膜
PbTiO3の厚みは、300nm(結晶構造と誘
電率評価)あるいは30nm(Si拡散評価)であ
る。なお、Si拡散評価に使用するPbTiO3膜の膜
厚を30nmと極薄にしたのは、Si量を高感度に検出
するためである。
【0033】図8は、上記の試験の結果を示す図表であ
る。図8において、従来例とはCVD法でPbTiO3
強誘電体薄膜を直接にSi基板上に形成した従来型膜構
造の評価結果であり、少なくともPbとTiの比が1:
1になるように該強誘電体薄膜は作製されている。ま
ず、従来例の結果では、結晶構造が無定形あるいはパイ
ロクロア構造(Pb2Ti26)であり、強誘電性を呈
する正方晶ペロブスカイト構造は得られない。これは非
誘電率がε=32と非常に低い値を示していることから
も確認される。これに対し、本発明の実施例では全ての
場合において正方晶ペロブスカイト構造が形成され、
(101)面、(111)面、(001)面、(10
0)面などが混在する多結晶膜が得られている。実施例
の誘電体膜誘電率はすべてε=100を超え、強誘電体
が形成されていることを裏付けている。
【0034】次に、Si拡散量においては、従来例では
Si/(Ti+Pb)=0.13を示し、強誘電体の主
材料であるTiやPbに比肩し得るほどのSiが表面に
析出している。ところが実施例ではSi拡散量が検出限
界以下(ND)かこれに近い値を与えていることが判
る。このように本発明にかかる実施例を採用すると、成
膜中やその後の熱プロセスで生じる、基体からPb系強
誘電体膜へのSi侵入が著しく抑制され、結果としてS
i基板上に良好な特性を示す強誘電体膜が作製できるこ
とが判る。
【0035】次に、本発明の膜構成からPb系強誘電体
膜とSi系基体との間に挾持された誘電体膜が重要な役
割を担っていることは、理由を述べるまでもなく明かで
ある。このような膜構造を様々なデバイスに適用するた
めに、欠かすことのできない情報の一つはこの誘電体膜
をどこまで薄くできるか、であろう。図6は、第1実施
例および第3実施例で作製し、650℃、60分の熱処
理を施した膜構造のPbTiO3膜(厚み30nm)表
面のSi拡散量Si/(Ti+Pb)を、誘電体膜の厚
みTox2を変数として試験した結果を示す図である。な
お、図3において、●印は第1実施例の特性、□印は第
3実施例の特性を示す。また、すでに説明したように、
第1実施例の誘電体膜はPbxTiOx+2膜、第3実施例
の誘電体膜はZrO2膜である。試験方法は、Tox2の値
を除いて、図8で説明した方法と同じである。
【0036】図6から明らかなように、誘電体膜厚T
ox2の増加と共にSi拡散量が急減少していく様子がわ
かる。なお、図6に示していない第2実施例でもほぼ同
様な傾向である。実施例毎に、減少の速度に多少違いが
認められるが、概ねTox2=6nmを超えると、どの場
合もSi拡散量が0.01以下に下がる。発明者らが第
1〜第3実施例に対してこれまで行なってきた多数の実
験と経験によると、Si拡散量が0.01以下の場合
は、二三の例外を除いて、すべてペロブスカイト構造を
有するPb系強誘電体膜が得られることが判明してい
る。したがって、Tox 2≧6nmが本発明の効果を遺憾
なく発揮するための誘電体の膜厚の目安である。
【0037】次に、基体のSiがPb系強誘電体膜に拡
散することに起こされるもう一つの問題は、基体にSi
抜けによる欠陥が残され、ここに活性領域を形成するの
が難しくなることであった。本発明はこの問題に関して
も、解決を与えている。以下、図7に基づいて説明す
る。図7は、n型単結晶Si(100)基板に本発明の
第1実施例を適用して、PbTiO3強誘電体膜/Pbx
TiOx+2(x<1)誘電体膜/Si構造を形成した
後、PbTiO3強誘電体膜上に白金Ptのゲート電極
を載置した単純MOS構造における高周波(100kH
z)容量−直流バイアス電圧(CV)特性を示す図であ
る。図7において、縦軸のC/Coxは正規化容量を意味
する。この特性は急峻な遷移領域を挾んで低電圧側に低
容量反転領域と高電圧側に高容量蓄積領域を有する、い
わゆる理想的CV特性に近いものである。このことはP
bTiO3強誘電体膜の下に良好な半導体活性領域が形
成されていることを如実に示している。他の実施例でも
ほぼ同様な高周波CV特性が得られた。
【0038】また、図7の特性によると、直流バイアス
を低電圧側から高電圧側に掃引した場合と、この逆に掃
引した場合とで高周波CV特性に遷移領域の位置が移動
する「反時計廻りのヒステリシス」現象が現れているこ
とが判る。このような現象はPbTiO3強誘電体膜の
C軸に沿った極めて強い自発分極が直流バイアスの向き
と大きさによって反転することによって生じる現象であ
る。前記のごとく、MFS型不揮発性半導体メモリは、
強誘電体膜の自発分極反転現象を積極的に応用した素子
であるから、このようなヒステリシス特性を有すること
により、有効なMFS型メモリを実現することが出来
る。
【0039】
【発明の効果】以上説明してきたように、本発明によれ
ば、Pb系強誘電体膜/Si系基体構造において、該P
b系強誘電体と該Si系基体との間に、化学量論組成か
らはずれて鉛が不足しているチタン酸鉛層もしくはジル
コンを主元素とする酸化物層からなる誘電体薄膜を配置
するように構成したことにより、同構造において長年問
題となっていた基体のSi元素が強誘電体膜へ拡散する
という問題を実質的に解決することが出来た。それによ
り、 Si系基体上であってもペロブスカイト構造を有する
良質なPb系強誘電体薄膜が安定に形成できる、 Si侵入が起こらないので、熱処理を施しても強誘電
体薄膜が劣化しない、 Pb系強誘電体薄膜の下部に良好なSi半導体活性層
(したがって半導体素子)を形成できる、という優れた
効果が得られる。
【0040】また、請求項2〜請求項6に記載の発明に
おいては、上記誘電体薄膜がPb系強誘電体薄膜の構成
金属の一部を主原料にCVD法で成膜されるという特徴
があるので、Pb系強誘電体薄膜がCVD法で作製され
る場合には、Pb系強誘電体薄膜用CVD装置を、大規
模な改造を加えることなく、上記誘電体薄膜の成膜装置
として転用できるという特筆すべき利点がある。これは
誘電体薄膜を他の材料や成膜法で形成した場合に得られ
ない効果である。また、請求項6(第2実施例および第
3実施例に相当)においては、誘電体薄膜とPb系強誘
電体薄膜とを共にディジタルCVD法で形成しているの
で、数μmの極微細な凹凸のある基体構造であっても、
平滑でかつ膜厚・膜質の均一な強誘電体/基体構造を達
成することができるという効果が得られる。このような
特長はSi半導体超高集積回路などに適用する際には極
めて好ましい特長である。
【図面の簡単な説明】
【図1】本発明に係る強誘電体膜/基体構造の一実施例
の要部断面図。
【図2】本発明で使用する化学気相成長装置の一実施例
の要部断面図。
【図3】ディジタルCVDの原料供給シーケンスの一実
施例を示す図。
【図4】誘電体膜の成膜条件を示す図表。
【図5】PbTiO3強誘電体膜の成膜条件を示す図
表。
【図6】誘電体膜厚Tox2とPbTiO3膜表面のSi拡
散量との関係を示す特性図。
【図7】第1実施例で作製したMFS構造の高周波容量
対直流バイアス電圧特性を示す特性図。
【図8】PbTiO3強誘電体膜の特性を示す図表。
【符号の説明】
1…Si系基体 2…化学量論組成からはずれて鉛が不足しているチタン
酸鉛層もしくはジルコンを主金属元素とする酸化物層か
らなる誘電体薄膜 3…Pb系強誘電体膜 10…反応器 11…基板(基体) 22〜25…輸送
管 12…サセプタ 26…排気管 13…原料蒸気導入口 27…排気主バル
ブ 14〜16…蒸気導入口 28…排気副バル
ブ 17…排気口 29…排気量調節
器 18〜21…蒸気供給バルブ 30…開閉時期制
御装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 C30B 29/22 8216−4G H01B 3/00 F H01L 21/283 L 21/314 A 21/8247 29/788 29/792 (72)発明者 平井 匡彦 静岡県富士市鮫島2−1 旭化成工業株式 会社内 (72)発明者 谷本 智 神奈川県横浜市神奈川区宝町2番地 日産 自動車株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】シリコンを含有する基板または薄膜からな
    る基体上に、鉛を含有する強誘電体薄膜を載置した強誘
    電体薄膜と基体との複合構造体において、 上記強誘電体薄膜と上記基体との間に、化学量論組成か
    らはずれて鉛が不足しているチタン酸鉛層もしくはジル
    コンを主元素とする酸化物層からなる誘電体薄膜を挾持
    したことを特徴とする強誘電体薄膜と基体との複合構造
    体。
  2. 【請求項2】上記誘電体薄膜は、化学気相成長法によっ
    て形成された酸化物薄膜であることを特徴とする請求項
    1に記載の強誘電体薄膜と基体との複合構造体。
  3. 【請求項3】上記誘電体薄膜と上記鉛を含有する強誘電
    体薄膜とは、共に化学気相成長法で形成された薄膜であ
    ることを特徴とする請求項1に記載の強誘電体薄膜と基
    体との複合構造体。
  4. 【請求項4】上記強誘電体薄膜は、ペロブスカイト(0
    01)配向強誘電体薄膜であることを特徴とする請求項
    1または請求項3に記載の強誘電体薄膜と基体との複合
    構造体。
  5. 【請求項5】上記誘電体薄膜と上記強誘電体薄膜とは、
    同一の化学気相成長装置で連続して形成されたものであ
    る、ことを特徴とする請求項1乃至請求項4のいずれか
    に記載の強誘電体薄膜と基体との複合構造体。
  6. 【請求項6】上記誘電体薄膜と上記強誘電体薄膜とは、
    原料を周期的に導入して数原子層程度の薄い膜を積層し
    ながら堆積を行なうディジタル化学気相成長法で形成さ
    れたものであることを特徴とする請求項1乃至請求項5
    のいずれかに記載の強誘電体薄膜と基体との複合構造
    体。
JP05350794A 1994-03-24 1994-03-24 強誘電体薄膜と基体との複合構造体 Expired - Fee Related JP3411367B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05350794A JP3411367B2 (ja) 1994-03-24 1994-03-24 強誘電体薄膜と基体との複合構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05350794A JP3411367B2 (ja) 1994-03-24 1994-03-24 強誘電体薄膜と基体との複合構造体

Publications (2)

Publication Number Publication Date
JPH07263775A true JPH07263775A (ja) 1995-10-13
JP3411367B2 JP3411367B2 (ja) 2003-05-26

Family

ID=12944742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05350794A Expired - Fee Related JP3411367B2 (ja) 1994-03-24 1994-03-24 強誘電体薄膜と基体との複合構造体

Country Status (1)

Country Link
JP (1) JP3411367B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057156A (ja) * 2000-08-09 2002-02-22 Nec Corp 金属酸化物誘電体膜の気相成長方法
JP2002075989A (ja) * 2000-06-30 2002-03-15 Hynix Semiconductor Inc ジルコニウム酸化膜の製造方法
JP2003318175A (ja) * 2002-04-24 2003-11-07 Nec Electronics Corp 酸化物誘電体膜の気相成長方法
JP2010056582A (ja) * 2009-12-10 2010-03-11 Tokyo Electron Ltd 誘電体膜の形成方法
US7897415B2 (en) 2005-07-28 2011-03-01 Samsung Electronics Co., Ltd. Ferroelectric recording medium and method of manufacturing the same
JP2015133506A (ja) * 2008-11-26 2015-07-23 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075989A (ja) * 2000-06-30 2002-03-15 Hynix Semiconductor Inc ジルコニウム酸化膜の製造方法
JP4704618B2 (ja) * 2000-06-30 2011-06-15 株式会社ハイニックスセミコンダクター ジルコニウム酸化膜の製造方法
JP2002057156A (ja) * 2000-08-09 2002-02-22 Nec Corp 金属酸化物誘電体膜の気相成長方法
JP2003318175A (ja) * 2002-04-24 2003-11-07 Nec Electronics Corp 酸化物誘電体膜の気相成長方法
US7897415B2 (en) 2005-07-28 2011-03-01 Samsung Electronics Co., Ltd. Ferroelectric recording medium and method of manufacturing the same
JP2015133506A (ja) * 2008-11-26 2015-07-23 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP2010056582A (ja) * 2009-12-10 2010-03-11 Tokyo Electron Ltd 誘電体膜の形成方法

Also Published As

Publication number Publication date
JP3411367B2 (ja) 2003-05-26

Similar Documents

Publication Publication Date Title
JP3570472B2 (ja) 高温電極バリアを備えるキャパシタおよびその製造方法並びにFeRAMおよびDRAM
US6300212B1 (en) Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide
JP3480624B2 (ja) 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
JPH08340085A (ja) 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
KR100373079B1 (ko) 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법
JP2004214569A (ja) 強誘電体キャパシタ及びその製造方法、並びに半導体装置
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
JPH09186376A (ja) 強誘電体薄膜、強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜の製造方法
JP2000058525A (ja) 金属酸化物誘電体膜の気相成長方法
US6338970B1 (en) Ferroelectric capacitor of semiconductor device and method for fabricating the same
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
JP3411367B2 (ja) 強誘電体薄膜と基体との複合構造体
KR19990006318A (ko) 강유전체막의 퇴적 방법 및 강유전체 커패시터 소자
JP3952124B2 (ja) 金属酸化物誘電体膜及びその製造方法
US6812510B2 (en) Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory
JPH104181A (ja) 強誘電体素子及び半導体装置
JPH1056140A (ja) 強誘電体メモリ素子及びその製造方法
JP3171246B2 (ja) 金属酸化物誘電体膜の気相成長方法
JP3718943B2 (ja) 強誘電体膜の形成方法
KR19990005439A (ko) 반도체 장치의 강유전체 캐패시터 및 그 제조방법
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
JP2018010934A (ja) 半導体装置及びその製造方法
JPH0982906A (ja) 強誘電体薄膜素子
JPH08335580A (ja) 誘電体薄膜の製造方法及びそれを用いた強誘電体記憶素子の製造方法
JP2001351913A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees