JPH03214774A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03214774A
JPH03214774A JP1021690A JP1021690A JPH03214774A JP H03214774 A JPH03214774 A JP H03214774A JP 1021690 A JP1021690 A JP 1021690A JP 1021690 A JP1021690 A JP 1021690A JP H03214774 A JPH03214774 A JP H03214774A
Authority
JP
Japan
Prior art keywords
crystal
twin
twinning
plane
films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1021690A
Other languages
English (en)
Inventor
Akito Hara
明人 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1021690A priority Critical patent/JPH03214774A/ja
Publication of JPH03214774A publication Critical patent/JPH03214774A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要] 0次元の量子ドットを形成するための素子を備えた半導
体装置に関し、 0次元の量子ドットを半導体層に形成することを目的と
し、 厚み方向に双晶面を有し、絶縁層の上に形成される双晶
膜と、前記双晶面に沿って前記双晶膜の上に形成される
複数の電極とを含み構成する。
〔産業上の利用分野〕
本発明は、半導体装置に関し、より詳しくは、0次元の
電子、正孔系の量子ドッ1・を形成する素子を備えた半
導体装置に関する。
?従来の技術〕 次世代のデバイスとして電子の波動性及び量子効果を利
用した量子デバイスが注目されている。
例えば、2次元電子系を利用した量子デバイスにはHE
MTがあり、既に実用化されている。
また、1次元電子を制御する系における量子効果を利用
する装置として量子細線装置が提案されている。
さらに、0次元の電子、ホール系である量子ドットにつ
いては、第8図に示すように、有効質量の小さいインジ
ウムアンチモン(InSb)基板70の上にSi02膜
71を形成し、この上に微小電極72を形成し、微小電
極72に電圧を印加することによりInSb基板70と
SiO■膜71との界面に点状の電子状態を形成する素
子がPhysical Reviei+ Letter
誌において提案されている。
(発明が解決しようとする課題〕 しかし、この素子はTnSb基板70を使用しているた
めに、シリコン、ゲルマニウムに形成される半導体素子
とモノリシックに形成することが難しくなり、装置の高
密度化が図れないといった不都合がある。
本発明はこのような問題に鑑みてなされたものであって
、0次元の量子ドットを化合物以外の半導体層に形成す
ることができる半導体装置を提供することを目的とする
〔課題を解決するための手段〕
上記した課題は、第1図に例示するように、厚み方向に
双晶面4を有し、絶縁層の上に形成される双晶膜3と、
前記双晶面4に沿って前記双晶膜3の上に形成される複
数の電極5、6とを有することを特徴とする半導体装置
により構成する。
〔作 用〕
本発明によれば、双晶膜3のエネルギーバンドは、第3
図に例示するような特性になり、双晶面4のエネルギー
準位は両側の単結晶膜に比べて低くなり、双晶面4に2
次元電子が蓄積され易い状態になる。
これは、半導体よりなる双晶膜3をCZ法により形成す
る場合に、双晶面4は酸素を多量に含んでいる。これを
窒素雰囲気中で熱処理すると浅いドナーレベルを有する
酸素窒素複合体が発生するためである。
この状態で、双晶膜3上の複数の電極5、6に電圧を印
加すると、第4図に示すように、電極5、6下方の双晶
面4に空乏層が生じる。
この場合、電圧を調整して空乏層の幅を制御して複数の
空乏層に挟まれる領域の幅を数百人にすると、この領域
に電子や正孔が捕捉されて量子ドットが形成されること
になる。
〔実施例〕
そこで、以下に本発明の実施例を図面に基づいて説明す
る。
第1図は、本発明の一実施例を示す装置の斜視図であっ
て、図中符号1は、シリコン等の半導体よりなる基板で
、この上には、二酸化シリコンよりなる絶縁膜2と、後
述する双晶膜3がそれぞれ1μm程度の厚さに形成され
ている。また、双晶膜3には二酸化シリコン等の絶縁膜
7が積層され、この上には2つの電極5、6が双晶面4
に沿って形成され、これらの電極5、6は1μmの間隔
をおいて設けられている。
上記した双晶膜3は、P型シリコンより形成されたもの
で、膜の厚み方向に双晶面(接合面)4を有しており、
第2図に示すように、双晶面4の両側に設けられた単結
晶膜3a、3bの方位は面対象となっており、それぞれ
の結晶の(100)面が上面となるとともに、(001
)面が、双晶面4から例えば10度の傾きとなるように
形成されている。
この実施例において形成された双晶膜3のエネルギーバ
ンドは、第3図に例示するような特性になり、双晶面4
の伝導帯は両側の単結晶膜3a、3bフェルミ準位EF
に比べて低くなり、双晶面4に2次元電子が蓄積され易
い状態になる。
これは、P型のシリコンよりなる双晶膜3をCZ法によ
り形成する場合に、結晶を酸素を含有しており、これを
窒素雰囲気で熱処理を行うと、双晶面4に窒素や酸素が
集まり、その部分に酸素と窒素の複合体からなる浅いド
ナー欠陥が形成されるためである。
この状態で、双晶膜3上の2つの電極5、6にマイナス
電圧を印加すると、第4図に示すように、電極5、6下
方の双晶面4に空乏層8、9が生じる。この場合、電圧
を調整して空乏層8、9の幅を制御して2つの空乏層8
、9に挟まれる双晶面4の幅を100〜200人にする
と、この領域Aに電子が捕捉されて量子ドットが形成さ
れることになる。
ここで、領域Aの光吸収スペクトルと波長の関?を測定
すると、第6図に示すような特性が得られ、量子ドット
内電子が基底状態から第1励起状態に遷移して、領域A
に量子ドットが形成されていることが確かめられた。
次に、上記した装置を形成する方法の一例を第5図に基
づいて説明する。
まず、双晶面を有するP型のシリコン単結晶をCZ法に
より形成し、その結晶をスライシングして双晶面4によ
り中央が仕切られた方形状の双晶ウェハ10を形成する
(第5図(a))。
ついで、その双晶ウエハ10を熱酸化してその周囲に二
酸化シリコン(SiO■)膜11を形成する(第5図(
b))。
そして、別のシリコン基板12の上に形成したSi02
膜13に双晶ウェハ10を貼付けて、SiO。膜11、
13同士を接合させる(第5図(C))。この場合、双
晶うエハ10の双晶面4をシリコン基板12の上面に対
して垂直な向きにする。
この後に、双晶ウェハ10をボリシングにより上面から
薄層化して1μm程度又は、それ以下の厚さにし、これ
を第1図に示した双晶膜3として使用する(第5図(d
))。その後、窒素雰囲気中で1200“C以上で熱処
理後、500〜700”Cで120分以下の熱処理をし
て、浅いエネルギー準位を有する酸素窒素複合体ドナー
を形成する。
さらに、双晶膜3の」二面に膜厚200人程度のSin
2よりなる絶縁膜7を形成し、この上に図示しないアル
ミニウム膜を積層し、このアルミニうム膜をフォトリソ
グラフィー法によりバターニングし、アルミニウムより
なる2つの電極層5、6を1μm程度の間隔をおいて双
晶膜面4に沿わせて形成する(第5図(e),第1図)
これにより、第1図に示すような素子が形成されるが、
これに併せてMOSI−ランジスタ等の半導体素子を双
晶膜3に形成することも可能である。
上記した実施例では、双晶膜3の上に絶縁膜7を介して
電極5、6を形成したが、第7図に示すように、双晶1
1!J3の上に直接アルミニウム電極56を形成してシ
ョットキー接合となるようにし、電極5,6に電圧を印
加することにより、双晶面4に空乏層を発生させること
も可能である。
なお、上記した実施例では、双晶膜3の上面を(100
)としたが、これに限定されるものではなく、(110
)、(111)等にすることもできる。
また、電極材料として、アルミニウムの他に、金、銅等
を用いることもできる。
[発明の効果] 以上述べたように本発明によれば、厚み方向に双晶面を
有する双晶膜を絶縁層の上に設け、双晶面に沿って電極
を形成するようにしたので、その領域に量子ドットを形
成することができる。
この結果、化合物以外の半導体層に量子ドットを形成す
ることが可能になる。
【図面の簡単な説明】
第1図は、本発明の一実施例を示す装置の斜視図、 第2図は、本発明に適用する双晶膜の斜視図、第3図は
、本発明に適用する双晶膜のエネルギー状態を示すエネ
ルギー準位図、 第4図は、本発明の一実施例装置における動作説明図、 第5図は、本発明の一実施例装置を形成する工程を示す
断面図、 第6図は、本発明による量子ドット内電子の遷移状態の
一例を示す波長・光吸収スペクトル特性図、 第7図は、本発明の他の実施例を示す装置の斜視図、 第8図は、従来装置の一例を示す断面図である。 (符号の説明) 1・・・基板、 2・・・絶縁膜、 3・・・双晶膜、 4・・・双晶面、 5、6・・・電極。 出 願 人  富士通株式会社

Claims (1)

  1. 【特許請求の範囲】 厚み方向に双晶面を有し、絶縁層の上に形成される双晶
    膜と、 前記双晶面に沿って前記双晶膜の上に形成される複数の
    電極とを有することを特徴とする半導体装置。
JP1021690A 1990-01-19 1990-01-19 半導体装置 Pending JPH03214774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1021690A JPH03214774A (ja) 1990-01-19 1990-01-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1021690A JPH03214774A (ja) 1990-01-19 1990-01-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH03214774A true JPH03214774A (ja) 1991-09-19

Family

ID=11744075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1021690A Pending JPH03214774A (ja) 1990-01-19 1990-01-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH03214774A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0545255A2 (en) * 1991-11-29 1993-06-09 Fujitsu Limited Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation
US5347140A (en) * 1991-08-27 1994-09-13 Matsushita Electric Industrial Co., Ltd. Resonant electron transfer device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347140A (en) * 1991-08-27 1994-09-13 Matsushita Electric Industrial Co., Ltd. Resonant electron transfer device
EP0545255A2 (en) * 1991-11-29 1993-06-09 Fujitsu Limited Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation
EP0545255A3 (en) * 1991-11-29 1994-05-25 Fujitsu Ltd Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation

Similar Documents

Publication Publication Date Title
US6060743A (en) Semiconductor memory device having multilayer group IV nanocrystal quantum dot floating gate and method of manufacturing the same
JPH0555545A (ja) 量子素子の製造方法
JPH04335538A (ja) 半導体装置およびその製造方法
JP7041337B2 (ja) 赤外線検出器、撮像素子、及び撮像システム
JPH03214774A (ja) 半導体装置
US4883769A (en) Method of making a multidimensional quantum-well array
US8193525B2 (en) Method for producing planar transporting resonance heterostructures
JPH09270508A (ja) 半導体量子ドット素子とその製造方法
JPH05235378A (ja) Si半導体装置とその製造方法
JP2961946B2 (ja) 電子波干渉素子
JP2019039712A (ja) 赤外線検出器及びその製造方法、撮像素子、撮像システム
JP3789179B2 (ja) 量子化機能素子とそれを用いた量子化機能装置、ならびにそれらの製造方法
JPH0194227A (ja) 焦電検出装置とその製造方法
JPH0620040B2 (ja) 半導体素子の製造方法
JPH05190854A (ja) 半導体装置の製造方法
JPS5935480A (ja) 半導体装置
JP2592161B2 (ja) 量子干渉トランジスタ
JP2005012003A (ja) 結晶質半導体膜およびその製造方法
JPS62262471A (ja) 半導体装置の製造方法
JP2003133542A (ja) 金属層を有する量子構造を備えたSi系半導体デバイスおよびその製造方法
JPH0341769A (ja) 光電子集積回路及びその製法
JPS6051263B2 (ja) 半導体装置の製造方法
JPH03265145A (ja) たて型mosトランジスタの製造方法
JPH06310735A (ja) 半導体装置
JPH05343687A (ja) 薄膜トランジスタ