JP2592161B2 - 量子干渉トランジスタ - Google Patents
量子干渉トランジスタInfo
- Publication number
- JP2592161B2 JP2592161B2 JP6367490A JP6367490A JP2592161B2 JP 2592161 B2 JP2592161 B2 JP 2592161B2 JP 6367490 A JP6367490 A JP 6367490A JP 6367490 A JP6367490 A JP 6367490A JP 2592161 B2 JP2592161 B2 JP 2592161B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- layer
- quit
- electron
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、電子のアハラノフ・ボーム（Aharanov−Bo
hm;A−Ｂ）効果を用いた量子干渉トランジスタ（Quantu
m Interference Transistor:QUIT）の特性を改良する構
成に関するものである。
hm;A−Ｂ）効果を用いた量子干渉トランジスタ（Quantu
m Interference Transistor:QUIT）の特性を改良する構
成に関するものである。
＜従来の技術＞ 従来の静電Ａ−Ｂ効果を用いたQUITの構成について、
第５図を参照して説明する。この第５図（ａ）は従来構
造のQUITの平面図であり、第５図（ｂ），（ｃ）はそれ
ぞれ同図（ａ）のＡ−Ａ′,B−Ｂ′断面図である。この
第５図（ｂ）から分るように、ソース電極21とドレイン
電極22の間に形成されたGaAsチャンネル層23は、分離膜
27上に、AlGaAsの分離層24を介した積層構成で２つのチ
ャンネル層23a,23bに分離されている。更に、この分離
層24上に形成したGaAsチャンネル層23の上にAlGaAsの分
離膜25を介してn+GaAsゲート電極26を形成した構成であ
る。
第５図を参照して説明する。この第５図（ａ）は従来構
造のQUITの平面図であり、第５図（ｂ），（ｃ）はそれ
ぞれ同図（ａ）のＡ−Ａ′,B−Ｂ′断面図である。この
第５図（ｂ）から分るように、ソース電極21とドレイン
電極22の間に形成されたGaAsチャンネル層23は、分離膜
27上に、AlGaAsの分離層24を介した積層構成で２つのチ
ャンネル層23a,23bに分離されている。更に、この分離
層24上に形成したGaAsチャンネル層23の上にAlGaAsの分
離膜25を介してn+GaAsゲート電極26を形成した構成であ
る。
以上の構成のQUITの動作は、原理的には次のようにな
っている。このソース電極21からチャンネル層を進行す
る電子波はゲート部で分離層24により２つに分割され、
その一方はゲート電極26による静電ポテンシャルによっ
て電子波の位相が変調され、ドレイン電極付近で２つの
電子波が合流して、干渉するのでその電子波間に位相差
がない同相のときドレイン電流は極大になり、それが逆
相のとき極小になる。
っている。このソース電極21からチャンネル層を進行す
る電子波はゲート部で分離層24により２つに分割され、
その一方はゲート電極26による静電ポテンシャルによっ
て電子波の位相が変調され、ドレイン電極付近で２つの
電子波が合流して、干渉するのでその電子波間に位相差
がない同相のときドレイン電流は極大になり、それが逆
相のとき極小になる。
以上のようにゲート電圧の制御により相互コンダクタ
ンスの変調が可能なことから、上記構成によりトランジ
スタ動作が可能になる。
ンスの変調が可能なことから、上記構成によりトランジ
スタ動作が可能になる。
上記の構成からQUITは、極めて、低い消費電力で高速
動作するデバイスとして期待され、更にその動作の特性
から種々の分野へ応用が考えられている。
動作するデバイスとして期待され、更にその動作の特性
から種々の分野へ応用が考えられている。
＜発明が解決しようとする課題＞ しかし上記のQUITも現在はそのドレイン電流の変調特
性が悪く、ドレイン電流の最大と最小の差がよくても10
％程度にとどまっていた。この変調特性が悪い原因とし
て次のことが考えられる。
性が悪く、ドレイン電流の最大と最小の差がよくても10
％程度にとどまっていた。この変調特性が悪い原因とし
て次のことが考えられる。
即ち、前記のQUITの動作で説明したようにＡ−Ｂ効果
によりドレイン電流を100％近く変調するためには、前
記の２つに分離されたチャンネル中の電子波にそのチャ
ンネル中で、散乱などによる位相の乱れを生じさせない
ことが必要である。
によりドレイン電流を100％近く変調するためには、前
記の２つに分離されたチャンネル中の電子波にそのチャ
ンネル中で、散乱などによる位相の乱れを生じさせない
ことが必要である。
以上のためにチャンネル長も充分短くすると共に、電
子波の横方向への拡がりを押えるため、チャンネル幅も
充分狭くした量子細線化を行ない電子波がチャンネルの
ドレイン方向のみに波動成分をもち、その位相が乱れな
いようにしておく必要がある。
子波の横方向への拡がりを押えるため、チャンネル幅も
充分狭くした量子細線化を行ない電子波がチャンネルの
ドレイン方向のみに波動成分をもち、その位相が乱れな
いようにしておく必要がある。
しかし、この細線化には、加工精度の問題から加工損
傷が避けられない反応性イオンエッチング（RIE）等の
異方性エッチングによる微細加工技術を用いていた。従
って、第５図（ｃ）にQUITのチャンネル方向に対し垂直
な断面を示したチャンネル幅を量子細線化の効果がでる
50nm程度迄RIEで加工すると、そのチャンネルの側面28
a,28bには加工による結晶欠陥ができてその結晶欠陥に
よりチャンネルの電子波が散乱され、位相を乱すことに
なる。従って、チャンネル中の電子波に位相の乱れが生
じるのでドレイン近辺で合流した２つのチャンネルの電
子波は干渉性が低くなり、その結果としてQUITの変調特
性を低くしていた。
傷が避けられない反応性イオンエッチング（RIE）等の
異方性エッチングによる微細加工技術を用いていた。従
って、第５図（ｃ）にQUITのチャンネル方向に対し垂直
な断面を示したチャンネル幅を量子細線化の効果がでる
50nm程度迄RIEで加工すると、そのチャンネルの側面28
a,28bには加工による結晶欠陥ができてその結晶欠陥に
よりチャンネルの電子波が散乱され、位相を乱すことに
なる。従って、チャンネル中の電子波に位相の乱れが生
じるのでドレイン近辺で合流した２つのチャンネルの電
子波は干渉性が低くなり、その結果としてQUITの変調特
性を低くしていた。
本発明は従来のQUITがもつ問題点を解消し静電Ａ−Ｂ
効果による高い変調特性のQUITを提供することを目的と
している。
効果による高い変調特性のQUITを提供することを目的と
している。
＜課題を解決するための手段＞ 本発明では、上記の目的を達成するため、QUITのチャ
ンネル細線化加工によりそのチャンネルの両側面に生じ
た加工での結晶欠陥によるチャンネル中の電子波の散乱
を避けるため、細線化加工をしたチャンネルの両側面に
電極を形成して、その電極にチャンネルの中央に向って
空乏層を拡げる電圧を印加しておくものである。以上で
形成された空乏層によりQUITのチャンネルは細線化され
たチャンネルの中央部のみを電子波が流れることにな
り、その電子波は細線化加工による結晶欠陥の影響は受
けなくなり、チャンネル中の電子波の位相は乱れなくな
る。
ンネル細線化加工によりそのチャンネルの両側面に生じ
た加工での結晶欠陥によるチャンネル中の電子波の散乱
を避けるため、細線化加工をしたチャンネルの両側面に
電極を形成して、その電極にチャンネルの中央に向って
空乏層を拡げる電圧を印加しておくものである。以上で
形成された空乏層によりQUITのチャンネルは細線化され
たチャンネルの中央部のみを電子波が流れることにな
り、その電子波は細線化加工による結晶欠陥の影響は受
けなくなり、チャンネル中の電子波の位相は乱れなくな
る。
＜作 用＞ 以上で説明したように、本発明はチャンネル中の電子
波の位相を乱す主要因であった。チャンネル細線化加工
によって生じた結晶欠陥，表面準位，微小凹凸の影響を
受けないチャンネルの形成ができると共に、チャンネル
を加工精度以上に細くした量子化細線の形成を図ること
ができ、チャンネル中で干渉性が低下しない、特性のよ
いQUITを得ることができる。
波の位相を乱す主要因であった。チャンネル細線化加工
によって生じた結晶欠陥，表面準位，微小凹凸の影響を
受けないチャンネルの形成ができると共に、チャンネル
を加工精度以上に細くした量子化細線の形成を図ること
ができ、チャンネル中で干渉性が低下しない、特性のよ
いQUITを得ることができる。
＜実施例＞ 以下、本発明の実施例を図面を参照して説明する。
第１図に示したのは、本発明による静電Ａ−Ｂ効果の
QUITの基本構造を示す一実施例である。この第１図
（ａ）は実施例のQUITの平面図で、この図のQUITのチャ
ンネルに垂直なＡ−Ａ′断面と、チャンネルに沿ったＢ
−Ｂ′断面図を、この第１図の（ｂ）と（ｃ）に示し
た。この第１図から分るように、本実施例のQUITは、従
来のものと同じ動作原理である。
QUITの基本構造を示す一実施例である。この第１図
（ａ）は実施例のQUITの平面図で、この図のQUITのチャ
ンネルに垂直なＡ−Ａ′断面と、チャンネルに沿ったＢ
−Ｂ′断面図を、この第１図の（ｂ）と（ｃ）に示し
た。この第１図から分るように、本実施例のQUITは、従
来のものと同じ動作原理である。
上記の本発明の実施例のチャンネル沿ったその中央部
の断面図を示した第１図（ｂ）は、従来例で示した第５
図（ｂ）と同じである。この実施例では、第１図（ｃ）
に示した断面構成のように、半絶縁性GaAs基板10に形成
されている。このGaAs基板10にAlGaAs層17、GaAs層13
a、AlGaAs層14、GaAs層13b、AlGaAs層15、及びn+GaAs層
16が順次積層された構成である。但し、以上のうちAlGa
As層14は、第１図（ｂ）に示したように、ゲート電極16
と積層になる部分のみチャンネル部のGaAs層13を２つの
チャンネル層であるGaAs層13a及び13bに分離する埋込み
層になっている。従ってソース電極11からの電子は一度
チャンネル層13aと13bに分割されて通った後、ドレイン
電極12に流れ込む。又、本発明の特徴である空乏層の形
成でチャンネル幅を狭窄して細線化する空乏層電極19a
及び19bは、第１図（ａ），及び（ｃ）に示したように
チャンネルの両側面に形成されている。この空乏層電極
19a及び19bによりチャンネル部の側面から負バイアスを
印加することで、第１図（ａ）又は（ｃ）に示した空乏
層18a及び18bがそれぞれ拡がって、チャンネルの量子細
線がバイアス電圧値により形成されると共に、構造的に
もチャンネル形成の加工での結晶欠陥による電子波の散
乱源には空乏層の形成で電子が流れなくなるので、電子
波の位相が乱されることがなくなり、QUITの特性向上を
図ることになる。
の断面図を示した第１図（ｂ）は、従来例で示した第５
図（ｂ）と同じである。この実施例では、第１図（ｃ）
に示した断面構成のように、半絶縁性GaAs基板10に形成
されている。このGaAs基板10にAlGaAs層17、GaAs層13
a、AlGaAs層14、GaAs層13b、AlGaAs層15、及びn+GaAs層
16が順次積層された構成である。但し、以上のうちAlGa
As層14は、第１図（ｂ）に示したように、ゲート電極16
と積層になる部分のみチャンネル部のGaAs層13を２つの
チャンネル層であるGaAs層13a及び13bに分離する埋込み
層になっている。従ってソース電極11からの電子は一度
チャンネル層13aと13bに分割されて通った後、ドレイン
電極12に流れ込む。又、本発明の特徴である空乏層の形
成でチャンネル幅を狭窄して細線化する空乏層電極19a
及び19bは、第１図（ａ），及び（ｃ）に示したように
チャンネルの両側面に形成されている。この空乏層電極
19a及び19bによりチャンネル部の側面から負バイアスを
印加することで、第１図（ａ）又は（ｃ）に示した空乏
層18a及び18bがそれぞれ拡がって、チャンネルの量子細
線がバイアス電圧値により形成されると共に、構造的に
もチャンネル形成の加工での結晶欠陥による電子波の散
乱源には空乏層の形成で電子が流れなくなるので、電子
波の位相が乱されることがなくなり、QUITの特性向上を
図ることになる。
続いて、上記実施例のQUITの製造工程について説明す
る。先ず第２図に示したように半絶縁性GaAs基板10に、
MBE（分子線成長法）又は、MOCVD（有機金属気相成長
法）などによりアンドープAlGaAs層17を250nm、ｎ−GaA
s層13a（Siドープ、２×1016cm-3）を20nm、アンドープ
AlGaAs層14を20nmの膜厚にして順次積層を成長させる。
る。先ず第２図に示したように半絶縁性GaAs基板10に、
MBE（分子線成長法）又は、MOCVD（有機金属気相成長
法）などによりアンドープAlGaAs層17を250nm、ｎ−GaA
s層13a（Siドープ、２×1016cm-3）を20nm、アンドープ
AlGaAs層14を20nmの膜厚にして順次積層を成長させる。
次に、第３図に示したように、第２図で示した最上層
のAlGaAs層14を選択的にエッチングして電子分離層14を
成形した上、更に、ｎ−GaAs層13b（Siドープ、２×10
16cm-3）を20nm、アンドープAlGaAs層15を50nm、n+−Ga
As層16′（Siドープ、５×1018cm-3）を200nmの膜厚に
して積層して成長させる。続いて、第４図（ａ）に平面
図を示したようにQUITを形成する部分以外は、前記第２
図と第３図で説明した成長層を、RIE等で除去した上、
更に最上層のn+−GaAs層16′をＡ−Ｂ効果の静電ポテン
シャルを印加するゲート電極16の形状に加工している。
この第４図（ａ）のＡ−Ａ′断面図とＢ−Ｂ′断面図
を、それぞれ同図の（ｂ）と（ｃ）に示している。更に
続いて、第１図（ａ）と（ｂ）に示されたソース領域11
とドレイン領域12をSiイオンの選択的注入と、その活性
化熱処理によって形成する。次に、成形したチャンネル
の両側面にAl等のショットキ接合を形成する金属膜を蒸
着し空乏層電極19a及び19bを形成する。最後にソース1
1,ドレイン12及びゲート16に図示しないオーミック接合
を形成するAu−Ge系などの金属の蒸着と合金化熱処理及
びリード線のボンディングなどでQUITの作製が完了す
る。
のAlGaAs層14を選択的にエッチングして電子分離層14を
成形した上、更に、ｎ−GaAs層13b（Siドープ、２×10
16cm-3）を20nm、アンドープAlGaAs層15を50nm、n+−Ga
As層16′（Siドープ、５×1018cm-3）を200nmの膜厚に
して積層して成長させる。続いて、第４図（ａ）に平面
図を示したようにQUITを形成する部分以外は、前記第２
図と第３図で説明した成長層を、RIE等で除去した上、
更に最上層のn+−GaAs層16′をＡ−Ｂ効果の静電ポテン
シャルを印加するゲート電極16の形状に加工している。
この第４図（ａ）のＡ−Ａ′断面図とＢ−Ｂ′断面図
を、それぞれ同図の（ｂ）と（ｃ）に示している。更に
続いて、第１図（ａ）と（ｂ）に示されたソース領域11
とドレイン領域12をSiイオンの選択的注入と、その活性
化熱処理によって形成する。次に、成形したチャンネル
の両側面にAl等のショットキ接合を形成する金属膜を蒸
着し空乏層電極19a及び19bを形成する。最後にソース1
1,ドレイン12及びゲート16に図示しないオーミック接合
を形成するAu−Ge系などの金属の蒸着と合金化熱処理及
びリード線のボンディングなどでQUITの作製が完了す
る。
なお、以上で説明した空層乏電極部にはショットキー
接合を用いたが、pn接合のゲートにしてもよい。即ち、
実施例のチャンネル部の両側面にｐ層をイオン注入法で
形成し、チャンネル部との間にpn接合を形成し、形成し
たｐ層上に作製した電極19a及び19bによって、前記のpn
接合に逆バイアスを印加することでそのpn接合からの空
乏層をチャンネル中央の方向に拡げることで、チャンネ
ルの量子細線化を行なうものである。
接合を用いたが、pn接合のゲートにしてもよい。即ち、
実施例のチャンネル部の両側面にｐ層をイオン注入法で
形成し、チャンネル部との間にpn接合を形成し、形成し
たｐ層上に作製した電極19a及び19bによって、前記のpn
接合に逆バイアスを印加することでそのpn接合からの空
乏層をチャンネル中央の方向に拡げることで、チャンネ
ルの量子細線化を行なうものである。
以上実施例での説明からも分るように、本発明は、チ
ャンネルの微細化加工によって生じた結晶の欠陥部を空
乏層化することで、チャンネル内の電子波に影響させな
い構成にすると共に、チャンネル幅をバイアスの電圧値
によって任意に制御することで、QUITの特性を向上させ
るものである。
ャンネルの微細化加工によって生じた結晶の欠陥部を空
乏層化することで、チャンネル内の電子波に影響させな
い構成にすると共に、チャンネル幅をバイアスの電圧値
によって任意に制御することで、QUITの特性を向上させ
るものである。
＜発明の効果＞ 以上で説明したように、本発明による静電Ａ−Ｂ効果
のQUITはチャンネル形成による結晶欠陥に影響されない
よう空乏層に挟まれて細線化されたチャンネルの中央部
を電子が走行するので、チャンネル中で電子波が散乱さ
れないからドレイン部での電子波の干渉がより完全に行
なわれる。
のQUITはチャンネル形成による結晶欠陥に影響されない
よう空乏層に挟まれて細線化されたチャンネルの中央部
を電子が走行するので、チャンネル中で電子波が散乱さ
れないからドレイン部での電子波の干渉がより完全に行
なわれる。
従って、ドレイン電流変調特性がよいQUITにすること
ができる。
ができる。
第１図は本発明のQUITの基本的な実施例の構成図、第２
図，第３図及び第４図は実施例のQUITの製造工程を示す
図、第５図は従来のQUITの構成図である。 10……基板、11,21……ソース、12,22……ドレイン、1
3,23……チャンネル層、14,24……分離層、15,17,25,27
……分離膜、16,26……ゲート電極、18……空乏層、28
……チャンネル側面、19……空乏層電極。
図，第３図及び第４図は実施例のQUITの製造工程を示す
図、第５図は従来のQUITの構成図である。 10……基板、11,21……ソース、12,22……ドレイン、1
3,23……チャンネル層、14,24……分離層、15,17,25,27
……分離膜、16,26……ゲート電極、18……空乏層、28
……チャンネル側面、19……空乏層電極。
Claims (1)
- 【請求項１】分離層を介した積層構成で２つに分離した
部分のチャンネル部上に、上層のチャンネルの電子波の
位相を制御する静電ポテンシャルを印加するゲート電極
を設けると共に、前記積層構成のチャンネル部の両側面
に電圧印加による空乏層の形成でチャンネル幅を細線化
する空乏層電極を設けたことを特徴とする量子干渉トラ
ンジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6367490A JP2592161B2 (ja) | 1990-03-13 | 1990-03-13 | 量子干渉トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6367490A JP2592161B2 (ja) | 1990-03-13 | 1990-03-13 | 量子干渉トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03263875A JPH03263875A (ja) | 1991-11-25 |
| JP2592161B2 true JP2592161B2 (ja) | 1997-03-19 |
Family
ID=13236142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6367490A Expired - Fee Related JP2592161B2 (ja) | 1990-03-13 | 1990-03-13 | 量子干渉トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592161B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244211A (ja) * | 1993-02-12 | 1994-09-02 | Nec Corp | 半導体装置 |
-
1990
- 1990-03-13 JP JP6367490A patent/JP2592161B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03263875A (ja) | 1991-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753593B1 (en) | Quantum wire field-effect transistor and method of making the same | |
| JP2592161B2 (ja) | 量子干渉トランジスタ | |
| JP2002299637A (ja) | 負性抵抗電界効果素子 | |
| JPH0312769B2 (ja) | ||
| JPH05259193A (ja) | 半導体装置 | |
| US4784967A (en) | Method for fabricating a field-effect transistor with a self-aligned gate | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| US6570194B2 (en) | Compound semiconductor field effect transistor with improved ohmic contact layer structure and method of forming the same | |
| JPH07288258A (ja) | 接合型ｆｅｔ | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JP2652647B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH04369843A (ja) | 半導体装置およびその製造方法 | |
| JP3443034B2 (ja) | 電界効果トランジスタ | |
| JPH03241840A (ja) | 半導体装置及びその製造方法 | |
| JPH0817241B2 (ja) | 細線電界効果トランジスタ及びその製造方法 | |
| JP3295897B2 (ja) | 半導体装置及びその製造方法 | |
| JP2817726B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JP2541280B2 (ja) | 半導体装置 | |
| JP3120611B2 (ja) | ヘテロ接合型電界効果トランジスタ及びその製法 | |
| JP3323008B2 (ja) | 半導体装置 | |
| JPH06151469A (ja) | 化合物半導体装置 | |
| JP2800245B2 (ja) | 半導体装置 | |
| JPH09321316A (ja) | 電界効果トランジスタ，及びその製造方法 | |
| JP2000349279A (ja) | トランジスタおよびその製造方法 | |
| JPS63204660A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20081219 |
|
| LAPS | Cancellation because of no payment of annual fees |