JPH03263875A - 量子干渉トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、電子のアハラノフ・ボーム （Ａｈａｒａｎｏｖ−Ｂｏｈｍ；　Ａ−Ｂ）効果を用い
た量子干渉トランジスタ（Ｑｕａｎ、ｔｕｍ　Ｉｎｔｅ
ｒｆｅｒｅ＋ｎｃｅ　Ｔｒａｎｓｉｓｔｏｒ　：　Ｑ　
Ｕ　Ｉ　Ｔ　）の特性を改良する構成に関するものであ
る。

〈従来の技術〉 従来の静電Ａ−Ｂ効果を用いたＱＵＩＴの構成について
、第５図を参照して説明する。この第５図（ａ）は従来
構造のＱＵＩＴの平崩図であシ、第５図ｆｂ）、　ｆｃ
ｌはそれぞれ同図［ａ）のＡ−Ａ’、Ｂ−Ｂ’断面図で
ある。この第５図＋ｂｌから分るように、ソ分離層２４
を介した積層構成で２つのチャンネルＭ２８ａ、２８ｂ
に分離されている。更に、この分離層２４上に形成した
ＧａＡｓチャンネル層２３の上にＡｆｆｌＧａＡｓの分
離膜２５を介してｎ＋ＧａＡｓゲート電極２６を形成し
た構成である。

以上の構成のＱＵＩＴの動作は、原理的には次のように
なっている。このソース電極２１からチャンネル層を進
行する電子波はゲート部で分離層２４により２つに分割
され、その一方はゲート電極２６による静電ポテンシャ
ルによって電子波の位相が変調され、ドレイン電極付近
で２つの電子波が合流して、干渉するのでその電子波間
に位相差がない同相のときドレイン電流は極大になシ、
それが逆相のとき極小になる。

以上のようにゲート電圧の制御により相互コンダクタン
スの変調が可能なことから、上記構成によるトランジス
タ動作が可能になる。

上記の構成からＱＵＩＴは、極めて、低い消費電力で高
速動作するデバイスとして期待され、更にその動作の特
性から種々の分野へ応用が考えられている。

〈発明が解消しようとする課題〉 しかし上記のＱＵＩＴも現在はそのドレイン電流の変調
特性が悪く、ドレイン電流の最大と最小の差がよくても
１０係程度にとど１っていた。この変調特性が悪い原因
として次のことが考えられる。

即ち、前記のＱＵＩＴの動作で説明したようにＡ−Ｂ効
果によシトレイン電流を１００ダ近く変調するためには
、前記の２つに分離されたチャンネル中の電子波にその
チャンネル中で、散乱などによる位相の乱れを生じさせ
ないことが必要である。

以上のためにチャンネル長も充分短くすると共に、電子
波の横方向への拡がシを押えるため、チャンネル幅も充
分狭くした量子ｆｉｉＢ線化を行ない電子波がチャンネ
ルのドレイン方向のみに波動成分をもち、その位相が乱
れないようにして釦く必要がある。

しかし、この細線化には、加工精度の問題から加工損傷
が避けられない反応性イオンエツチング（ＲＩＥ）等の
異方性エツチングによる微細加工技術を用いていた。従
って、第５図［ｃｌにＱＵＩＴのチャンネル方向に対し
垂直な断面を示したチャンネル幅を量子細線化の効果が
でる５　０　ｎｍ程度迄ＲＩ　Ｅで加工すると、そのチ
ャンネルの側面２８ａ、２８ｂには加工による結晶欠陥
ができてその結晶欠陥によりチャンネルの電子波が散乱
され、位相を乱すことになる。従って、チャンネル中の
電子波に位相の乱れが生じるのでドレイン近辺で合流し
た２つのチャンネｌしの電子波は干渉性が低くなり、そ
の結果としてＱＵＩＴの変調特性を低くしていた。

本発明は従来のＱＵＩＴがもつ問題点を解消し静電Ａ−
Ｂ効果による高い変調特性のＱＵＩＴを提供することを
目的としている。

〈課題を解決するための手段〉 本発明では、上記の目的を達成するため、ＱＵＩＴのチ
ャンネ／ｌ／Ｍ線化加工によジそのチャンネルの両側面
に生じた加工での結晶欠陥によるチャンネル中の電子波
の散乱を避けるため、細線化加工をしたチャンネルの両
側面に電極を形成して、その電極にチャンネルの中央に
向って空乏層を拡げる電圧を印加しておくものである。

以上で形成された空乏層によｐＱＵＩＴのチャンネ／し
は細線化されたチャンネルの中央部のみを電子波が流れ
ることになり、その電子波は細線化加工による結晶欠陥
の影響は受けなくなう、チャンネル中の電子波の位相は
乱れなくなる。

〈作　用〉 以上で説明したように、本発明はチャンネル中の電子波
の位相を乱す主要因であった。チャンネ／ｌ／Ｍ線化加
工によって生じた結晶欠陥１表面率位。

微小凹凸の影響を受けないチャンネルの形成がで、きる
と共に、チャンネルを加工精度以上に細くシた量子化細
線の形成を図ることができ、チャンネル中で干渉性が低
下しない、特性のよいＱＵＩＴを得ることができる。

〈実施例〉 以下、本発明の実施例を図面を参照して説明する。

第１図に示したのは、本発明による静電Ａ−Ｂ効果のＱ
ＵＩＴの基本構造を示す一実施例である。

この第１図（ａ）は実施例のＱＵＩＴの平面図で、この
図のＱＵＩＴのチャンネルに垂直なＡ−Ａ’断何と、チ
ャンネルに沿ったＢ−Ｂ’断面図を、この第１図の（ｂ
）と（ｃ）に示した。この第１図から分るように、本実
施例のＱＵＩＴは、従来のものと同じ動作原理である。

上記の本発明の実施例のチャンネル沿ったその中央部の
断面図を示した第１図［ｂ）は、従来例で示した第５図
（ｂｌと同じである；この実施例では、第１図ｆｃｌに
示した断面構成のように、半絶縁性ＧａＡｓ基板１０に
形成されている。このＧａＡｓ基板１０にＡＪＧａＡｓ
層１７、ＧａＡｓ層１３ａ１ＡＪＧａＡｓ層１４、Ｇａ
Ａｓ層１８　ｂ、　／１ｆｆｌＧａＡｓ層１５、及びｎ
十ＧａＡｓ層１６が順次積層された構成である。但し、
以上のうちＡＪＧａＡｓ層１４を２つのチャンネル層で
あるＧａＡｓ層１８ａ及びｉｓｂに分離する埋込み層に
なっている。従ってソース電極１１からの電子は一度チ
ヤンネル層１８ａと１８ｂに分割されて通った後、ドレ
イン電極１２に流れ込む。又、本発明の特徴である空乏
層の形成でチャンネル幅を狭窄して細線化する空乏層電
極１９ａ及び１９ｂは、第１図（ａｌ、及びｆｃ）に示
したようにチャンネルの両側匍に形成されている。この
空乏層電極１９ａ及び１９ｂによシチャンネル部の側面
から負バイアヌを印加することで、第１図ｆａ）又は（
ｃ）に示した空乏層１８ａ及び１８ｂがそれぞれ拡がっ
て、チャンネルの量子細線がバイアス電圧値により形成
されると共に、構造的にもチャンネル形成の加工での結
晶欠陥による電子波の散乱源には空乏層の形成で電子が
流れなくなるので、電子波の位相が乱されることがなく
な、９、ＱＵＩＴの特性向上を図ることになる。

続いて、上記実施例のＱＵＩＴの製造工程について説明
する。先ず第２図に示したように半絶縁性ＧａＡｓ基板
１０に、ＭＢＥ（分子線成長法）又は、ＭＯＣＶＤ（有
機金属気相成長法）などによシアンドープＡｊ！ＧａＡ
ｓ層１７を２５０ｎｍ。

ｒ）−ＧａＡｓ層１８ａ（Ｓｉ　ドープ、２Ｘ１０”ｃ
ｇｌ−３）を２０　ｎｍ％アンドープＡＪＧ　ａ　Ａ　
ｓ層１４を２０ｎｍの膜厚にして順次積層して成長させ
る。

次に、第３図に示したように、第２図で示した最上層の
Ａ１ＧａＡｓ層１４を選択的にエツチングして電子分離
層１４を成形した上、更に、ｎ−ＧａＡｓ層１８ｂ（Ｓ
ｉドープ、２Ｘ１０１６ｆｉ−３）を２０　ｎｍ１アン
ドープＡｆｆｌＧ　ａ　Ａ　ｓ層１５を５０　ｎｍＳ　
ｎ十−ＧａＡｓ層１６’　　（Ｓｉ　　ドープ、５ｘｘ
ｏｘ”ｍ−３）を２００　ｎｍの膜厚にして積層して成
長させる。続いて、第４図ｔａｌに平面図を示したよう
にＱＵＩＴを形成する部分以外は、前記第２図と第８図
で説明した成長層を、ＲＩＥ等で除去した上、更に最上
層のｎ＋−ＧａＡｓ層１６′をＡ−Ｂ効果の静電ポテン
シャルを印加するゲート電極１６の形状に加工している
。この第４図ｆａＪのＡ−Ａ’断面図とＢ−Ｂ断面図を
、それぞれ同図のｆｂｌと［ｃ）に示している。更に続
いて、第１図ｆａｌとｆｂｌに示されたソース領域１１
とドレイン領域１２をＳｉイオンの選択的注入と、その
活性化熱処理によ−て形成する。次に、成形したチャン
ネルの両側楠にＡ７！等のショットキ接合を形成する金
属膜を蒸着し空乏層電極１９ａ及び１９ｂを形成する。

最後にソース１１．ドレイン１２及びゲート１６に図示
しないオーミ・り接合を形成するＡｕ−Ｇｅ系などの金
属の蒸着と合金化熱処理及びリード線のボンディングな
どでＱＵＩＴの作製が完了する。

な訃、以上で説明した空乏層電極部にはショットキー接
合を用いたが、ｐｎ接合のゲートにしてもよい。即ち、
実施例のチャンネル部の両側面にｐ層をイオン注入法で
形成し、チャンネル部との間にｐｎ接合を形成し、形成
したｐ層上に作製した電極１９ａ及び１９ｂによって、
前記のｐｎ接合に逆バイアスを印加することでそのｐｎ
接合からの空乏層をチャンネル中央の方向に拡げること
で、チャンネルの量子細線化を行なうものである。

以上実施例での説明からも分るように、本発明は、チャ
ンネルの微細化加工によって生じた結晶の欠陥部を空乏
層化することで、チャンネル内の電子波に影響させない
構成にすると共に、チャンネル幅をバイアスの電圧値に
よ−て任意に制御することで、ＱＵＩＴの特性を向上さ
せるものである。

〈発明の効果〉 以上で説明したように、本発明による静電へ−Ｂ効果の
ＱＵＩＴはチャンネル形成による結晶欠陥に影響されな
いよう空乏層に挾筐れて軸線化されたチャンネルの中央
部、を電子が走行するので、チャンネル中で電子波が散
乱されないからドレイン郁での電子波の干渉がよシ完全
に行なわれる。

従って、ドレイン電流変調特性がよいＱＵＩＴにするこ
とができる。

【図面の簡単な説明】

第１図は本発明のＱＵＩＴの基本的な実施例の構成図、
第２図、第８図及び第４図は実施例のＱＵＩＴの製造工
程を示す図、第５図は従来のＱＵＩＴの構成図である。 １０・・・基板、１１．２１・・・ソース、１２゜２２
・・・ドレイン、１８．２８・・・チャンネ１ＶＦｔｌ
、１４゜２４・・・分離層、１５．１７．２５．２７・
・・分離膜、１６．２６・・・ゲート電極、１８・・・
空乏層、２８・・・チャンネル側面、１９・・・空乏層
電極。

Claims (1)

【特許請求の範囲】
1. １分離層を介した積層構成で２つに分離した部分のチャ
   ンネル部上に、上層のチャンネルの電子波の位相を制御
   する静電ポテンシャルを印加するゲート電極を設けると
   共に、前記積層構成のチャンネル部の両側面に電圧印加
   による空乏層の形成でチャンネル幅を細線化する空乏層
   電極を設けたことを特徴とする量子干渉トランジスタ。