JPH08321600A - ヘテロ接合型電界効果トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 リセスゲート構造を有するＨＥＭＴにおい
て、相互コンダクタンスが大きく、ゲート耐圧が高く、
しかもしきい値電圧のウエハ面内あるいはロット間での
変動の小さいＨＥＭＴを得ることである。 【構成】 本発明のデバイスは、半導体基板上に設けら
れたチャネル層（１１０）と、このチャネル層よりも電
子親和力が小さく、かつ不純物が添加された半導体層か
らなり、前記チャネル層とヘテロ接合を形成するキャリ
ア供給層（１２０）と、このキャリア供給層上に設けら
れた、キャリア供給層よりも不純物濃度が低いゲートコ
ンタクト層（１３０）と、このゲートコンタクト層上に
設けられた、ゲートコンタクト層よりも不純物濃度が高
いオーミックコンタクト層（１４０）と、前記オーミッ
クコンタクト層を貫通して前記ゲートコンタクト層の内
部にまで達するリセスエッチング部の底部に接触するゲ
ート電極（１６０）と、このゲート電極の近傍に設けら
れたソース電極およびドレイン電極（１７０，１５０）
とを有している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ヘテロ接合型電界効果
トランジスタ（以下、ＨＥＭＴという）およびその製造
方法に関する。

【０００２】

【従来の技術】ＧａＡｓに代表される化合物半導体は、
高い電子飽和速度を持つ材料であるため、超高速半導体
デバイスおよびＩＣへの応用を目指した研究開発が各所
で行われている。

【０００３】中でも、異なる材料間で形成される接合
（ヘテロ接合）を利用することによりさらに電子飽和速
度を高めたＨＥＭＴは、マイクロ波帯の増幅素子や超高
速のスイッチング素子として期待され、このＨＥＭＴを
用いたＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗ
ａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やＬ
ＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔ）に関する研究開発が盛んに行われて
いる。

【０００４】ＨＥＭＴは、構成材料によってＡｌＧａＡ
ｓのＨＥＭＴ（基板およびチャネル層としてＧａＡｓ、
キャリア供給層としてＡｌＧａＡｓを使用）、 Ｐ（ｐ
ｓｅｕｄｏｍｏｒｐｈｉｃ）‐ＨＥＭＴ（前記ＡｌＧａ
ＡｓＨＥＭＴのうちチャネル層としてＩｎＧａＡｓを使
用した歪み形のＨＥＭＴ）、ＩｎＰのＨＥＭＴ（基板と
してＩｎＰ、チャネル層としてＩｎＧａＡｓ、キャリア
供給層としてＩｎＡｌＡｓを使用）などがある。

【０００５】本明細書では、ＡｌＧａＡｓのＨＥＭＴを
代表例として用いて、以下、技術内容を説明することに
する。

【０００６】ＨＥＭＴの最も基本となる構造が図１４に
示される。

【０００７】このＨＥＭＴは、半絶縁性ＧａＡｓ基板１
０００と、ノンドープのＧａＡｓからなるチャネル層１
１００と、ｎ型のＡｌＧａＡｓからなるキャリア供給層
１２００と、ｎ型のＧａＡｓからなるオーミックコンタ
クト層１３００と、ソース電極１５００およびドレイン
電極１６００と、ショットキーゲート電極１４００とを
具備しており、キャリア供給層１２００とチャネル層１
１００のヘテロ接合近傍のチャネル層内で２次元電子走
行層が形成され、ショットキーゲートの電位によって伝
導度変調を行い、ドレイン電流を制御するようになって
いる。

【０００８】このＨＥＭＴのゲート電極を作製する場
合、オーミックコンタクト層（ｎ‐ＧａＡｓ）１３００
あるいはキャリア供給層（ｎ‐ＡｌＧａＡｓ）１２００
の一部までを、ゲート電極パターンに合わせ部分的にエ
ッチングした上に形成する。このエッチングはリセスエ
ッチングと呼ばれており、リセスエッチングによってで
きあがったこの構造をリセスゲート構造と呼ぶ。一般
に、ＨＥＭＴはこのリセスゲート構造をとる場合が多
い。

【０００９】ここで、オーミックコンタクト層（ｎ‐Ｇ
ａＡｓ）１３００のエッチングは、電流がこの層を通っ
て流れるのを阻止するために行われる。この時、ｎ‐Ｇ
ａＡｓのみ正確にエッチングを行うことは困難で、キャ
リア供給層（ｎ‐ＡｌＧａＡｓ）の一部もエッチングさ
れるため、このキャリア供給層は最初から目標とする厚
さよりも厚いものを準備し、エッチングにより余分な層
厚を取り除き、しきい値電圧を目標値に制御する。

【００１０】

【発明が解決しようとする課題】本願発明の発明者は、
図１４に示されるようなリセスゲート構造をもつＨＥＭ
Ｔのさらなる特性の向上をめざして種々の検討を行った
が、その結果として、以下の事項が明らかとなった。

【００１１】（１）リセスゲート構造をもつＨＥＭＴに
は、主に２つの問題点がある。１つは高い相互コンダク
タンスとゲート耐圧の両立の難しさ、もう１つはしきい
値電圧のウエハ面内あるいはロット間などにおける変動
である。

【００１２】まず、相互コンダクタンスとゲート耐圧の
両立性について述べる。

【００１３】図１４のＨＥＭＴでは、キャリア供給層１
２００は、チャネル層１１００に電子を供給する機能
と、ゲート電極１４００との間で充分な耐圧のショット
キー接合を形成する機能の２つを兼ね備えていなければ
ならないが、現実には両者はトレードオフの関係にあ
る。

【００１４】つまり、図１５に示されるように、キャリ
ア供給層１２００の不純物（シリコン）濃度を上げれば
電子の供給効率が増大して相互コンダクタンスは向上す
るが、その一方で、ショットキー障壁の厚さの減少によ
ってゲート耐圧が低下する。

【００１５】ゲート耐圧の低下に伴うゲートリーク電流
（ゲート電極からドレインあるいはソース電極に流れる
電流）の増加は、たとえば高周波領域におけるノイズ指
数の増加の問題、あるいは入力インピーダンスの不安定
な変化による入力整合回路の整合ずれの問題を引き起こ
す。

【００１６】したがって、図１４のＨＥＭＴでは、キャ
リア供給層（ｎ‐ＡｌＧａＡｓ）の不純物濃度を、相互
コンダクタンスとゲート耐圧のトレードオフにより決定
せざるを得ず、ＨＥＭＴの高耐圧化、高周波での高性能
化には制約がある。

【００１７】（２）そこで、上述の問題点を克服するた
めに本発明者は、本発明前に図１６のような構造につい
て検討した。

【００１８】図１６の構造の特徴は、ゲート耐圧を向上
する構造として、ゲート電極１４００とキャリア供給層
１２１０の間に、ノンドープのバリア層（ｉ‐ＡｌＧａ
Ａｓ）１２２０を設け、ゲート電極下の不純物をなくす
ることにより、ゲート耐圧を高める工夫をしていること
である。

【００１９】本発明者の検討によると、本構造によると
耐圧は確かに向上するのであるが、それでも耐圧は約３
Ｖ程度であり、充分なものではなかった。

【００２０】この構造でゲート耐圧を高めるためには、
バリア層として、さらにバンドギャップの大きいｉ‐Ａ
ｌＧａＡｓを用いることが有効と考えられるが、しか
し、この方法では、オーミック電極から注入される電流
は、バリア層であるｉ‐ＡｌＧａＡｓ層を通過して２次
元電子層に供給されなければならないため、ｉ‐ＡｌＧ
ａＡｓ層の大きな抵抗や、オーミックコンタクト層（ｎ
‐ＧａＡｓ）とバリア層（ｉ‐ＡｌＧａＡｓ）の界面で
生じるエネルギー障壁によって、ソース抵抗が増大して
しまう。ソース抵抗の増加は、相互コンダクタンスの減
少を引き起こすため、この構造を採用した場合、ゲート
耐圧は高くなるものの、高い相互コンダクタンスを得ら
れない点で問題である。

【００２１】以上まとめると、電子の供給能力やゲート
耐圧、さらにはソース抵抗といった各要素をすべて満足
させることは困難である、ということである。

【００２２】（３）次に、もう一つの問題点であるしき
い値電圧の変動について述べる。

【００２３】エッチングによってリセスゲート構造を形
成する方法では、以下に述べる原因によって、キャリア
供給層の層厚がウエハ面内あるいはロット間で変動し、
ＨＥＭＴのしきい値電圧が変動する。

【００２４】ここでは、図１４の構造を例として取り上
げ、説明する。

【００２５】エピタキシャル層厚あるいはエッチング
レートがウエハ面内で分布をもつ場合（ウエハ面内での
変動がある場合。図１８（ａ）） 作製プロセスを終了したＨＥＭＴウエハは、図１７
（ａ）に示すようにチップとして切り出される。たとえ
ば図１７（ｂ）に示すように、結晶成長装置（例えば分
子線エピタキシャル成長装置；ＭＢＥ装置）に固有の何
らかの原因で、エピタキシャル層厚がウエハ面内で分布
をもつ場合、図１８（ａ）に例示されるように、エッチ
ング速度がウエハ面内で均一であったとしても、チップ
を切り出す位置によってＨＥＭＴのゲート電極下におけ
るキャリア供給層の層厚が異なる。

【００２６】したがって、この場合には２次元電子のシ
ートキャリア濃度が異なり、しきい値電圧が異なること
になる。なお、エッチングレートがウエハ面内で異なる
場合も、同様にキャリア供給層の面内分布を引き起こす
ため、しきい値電圧の変動要因となる。

【００２７】ロット間でエッチングレートや層厚の再
現が悪い場合（ロット間のばらつき。図１８（ｂ）） エピタキシャル層がウエハ面内で分布をもたない場合で
も、エッチングレートやエピタキシャル層厚のロット間
での再現性が悪い場合は、図１８（ｂ）に示すように、
リセスエッチング後に残るゲート電極下のｎ‐ＡｌＧａ
Ａｓ層の層厚が目標値から変動するため、しきい値電圧
を制御することは困難である。なお、図１８（ｂ）にお
いて、中央が最適エッチングの場合，左がエッチング過
剰の場合，右がエッチング不足の場合を示している。

【００２８】ＨＥＭＴのしきい値電圧は、理論的にはキ
ャリア供給層の層厚および純物濃度と、下記の式（１）
に示す関係にある（日本物理学“半導体超格子の物理と
応用”：培風館（１９８４），ｐ２０５）。

【００２９】ここで、ｄはキャリア供給層の厚さ、φは
ショットキ障壁の高さ、△Ｅｃはチャネル層とキャリア
供給層の伝導帯不連続量、Ｎ_Dはキャリア供給層の不純
物濃度、εはキャリア供給層の誘電率、Ｖｔｈはしきい
値電圧、ｑは素電荷をそれぞれ表している。

【００３０】

【数１】

【００３１】（１）式より、しきい値電圧Ｖｔｈのキャ
リア供給層ｄに関する依存性は、下記の（２）式で表さ
れる。

【００３２】

【数２】

【００３３】図１４の構造ではキャリア供給層（ｎ‐Ａ
ｌＧａＡｓ）は一定の不純物濃度の層で構成され、前述
のように、ＨＥＭＴの電気的特性を向上させるため高濃
度の不純物が添加されている。すなわち、（２）式のＮ
_Dが大きい状態にある。

【００３４】したがって、エピタキシャル層の層厚ある
いはリセスエッチングの深さの分布によってキャリア供
給層の層厚に変動が生じると、ＨＥＭＴのしきい値電圧
は大きく影響を受ける。これはキャリア供給層からチャ
ネルに供給されるキャリアの量が、キャリア供給層の層
厚変動によって大きく変動するためである。

【００３５】また、図１６の構造では、リセスエッチン
グをバリア層（ｉ‐ＡｌＧａＡｓ）の表面で正確に終端
させるのは現実には困難であり、オーミックコンタクト
層１３００が残存している場合には、この部分が電子供
給層としても働くことになり、図１４の場合と同様にし
きい値電圧が変動することになる。

【００３６】以上の検討結果を総括すると、高い相互コ
ンダクタンス，高いゲート耐圧，しきい値電圧の変動抑
制のすべてを、同時に満足するようなＨＥＭＴ構造がな
いということである。

【００３７】本発明はこのような検討に基づいてなされ
たものであり、その目的は、上記の３つの課題を同時に
満足するデバイスを提供すること、すなわち、リセスゲ
ート構造を有するＨＥＭＴにおいて、相互コンダクタン
スが大きく、ゲート耐圧が高く、しかもしきい値電圧の
ウエハ面内あるいはロット間での変動の小さいＨＥＭＴ
を得ること、ならびに、そのようなデバイスの製造方法
を、提供することにある。

【００３８】特に、しきい値電圧の変動については、従
来はＩＣ製作プロセス技術の改善により抑制することが
検討されていたが、本発明では層構造を工夫することに
よりその変動を抑えるものである。このような観点は、
この技術分野においては従来議論されていない新しい観
点である。

【００３９】

【課題を解決するための手段】本発明は以下の構成を有
する。

【００４０】（１）請求項１に記載の本発明は、半導体
基板上に設けられたチャネル層と、このチャネル層より
も電子親和力が小さく、かつ不純物が添加された半導体
層からなり、前記チャネル層とヘテロ接合を形成するキ
ャリア供給層と、このキャリア供給層上に設けられた、
このキャリア供給層よりも不純物濃度が低いゲートコン
タクト層と、このゲートコンタクト層上に設けられた、
ゲートコンタクト層よりも不純物濃度が高いオーミック
コンタクト層と、前記オーミックコンタクト層を貫通し
て前記ゲートコンタクト層の内部にまで達するリセスエ
ッチング部の底部に接触するゲート電極と、このゲート
電極の近傍に設けられたソース電極およびドレイン電極
とを有することを特徴とする。

【００４１】（２）請求項２に記載の本発明は、請求項
１において、チャネル層とキャリア供給層との間に、不
純物が添加されない半導体層からなるスペーサ層が介在
していることを特徴とする。

【００４２】（３）請求項３に記載の本発明は、請求項
１または２において、ゲートコンタクト層は、キャリア
供給層に比して同等あるいはそれ以下のバンドギャップ
をもつ半導体からなり、かつ、キャリア供給層に比して
不純物濃度が少なくとも２分の１以下に抑制されてなる
ことを特徴とする。

【００４３】（４）請求項４に記載の本発明は、請求項
１〜３において、オーミックコンタクト層は、ゲートコ
ンタクト層に比して同等あるいはそれ以下のバンドギャ
ップをもつ半導体からなることを特徴とする。

【００４４】（５）請求項５に記載の本発明は、請求項
１〜４において、リセスエッチング部の底部は、ゲート
コンタクト層の略中央の深さに位置していることを特徴
とする。

【００４５】（６）請求項６に記載の本発明は、請求項
１に記載のヘテロ接合型電界効果トランジスタの製造方
法であって、半導体基板上に、エピタキシャル成長法に
よって、チャネル層，キャリア供給層，ゲートコンタク
ト層，オーミックコンタクト層を順次に積層する工程
と、前記オーミックコンタクト層上にオーミック電極を
形成してソース電極およびドレイン電極を形成する工程
と、オーミックコンタクト層およびゲートコンタクト層
の一部をエッチングし、前記オーミックコンタクト層を
貫通して前記ゲートコンタクト層の内部にまで達するリ
セスエッチング部を形成する工程と、前記リセスエッチ
ング部の底部において、前記ゲートコンタクト層と接触
するショットキーゲート電極を形成する工程と、を具備
することを特徴とするものである。

【００４６】（７）請求項７に記載の本発明は、請求項
６において、リセスエッチング部を形成するためのエッ
チングの終了時点は、エッチング時間の管理のみによっ
て決定されることを特徴とする。

【００４７】（８）請求項８に記載の本発明は、請求項
６または７において、ウエハ上に、エピタキシャル成長
法によってゲートコンタクト層およびオーミックコンタ
クト層を積層形成する場合における、両層のトータルの
厚みおよびエッチングレートの前記ウエハ上におけるば
らつきの分布をあらかじめ調べてデータ化しておき、こ
のデータを用いて、エッチングによるリセス形成後に残
存するゲートコンタクト層の厚みのばらつきが所定の許
容値内になるように、前記ゲートコンタクト層の厚みと
前記オーミックコンタクト層の厚みの比を求め、求めら
れた比を用いてゲートコンタクト層の厚みを決定してお
き、エピタキシャル成長法によって、決定された厚みの
ゲートコンタクト層を形成することを特徴とする。

【００４８】

【作用】

（１）請求項１に記載の本発明の作用（しきい値電圧の
ウエハ面内あるいはロット間における変動が少なく、ゲ
ート耐圧も大きい上、相互コンダクタンスも高いＨＥＭ
Ｔが得られる理由）を、ＡｌＧａＡｓのＨＥＭＴに本発
明を適用した場合を例として以下、説明する。

【００４９】前述の（１）式よりしきい値電圧Ｖｔｈの
キャリア供給層厚ｄに関する依存性は、Ｎ_Dが小さいほ
ど小さくなる。

【００５０】例えばこの量は、（２）式によればＮ_D＝
２×１０¹⁸ｃｍ^-3、Ｖｔｈ＝０Ｖではｄが０．１ｎｍ変
化することにより７．７ｍＶ変化する。

【００５１】請求項１のデバイスの層構造では、図１に
例示されるように、従来のキャリア供給層を不純物濃度
の異なる２つの層に分割している。つまり、１つは不純
物濃度の高いｎ‐ＡｌＧａＡｓ層であり、おもにチャネ
ル層へキャリアを供給する役割を果たし、もう１つは不
純物濃度の低いｎ‐ＡｌＧａＡｓ層で、ゲート金属との
接触によりショットキー接合を形成する。前者をキャリ
ア供給層とよび、後者をゲートコンタクト層と呼ぶ。

【００５２】ゲートコンタクト層のキャリアの供給に対
する寄与は小さいため、この層でリセスエッチングを停
止することにより、上記（２）式のＮ_Dが小さくなり、
ｎ‐ＡｌＧａＡｓ層厚の変動に対するしきい値電圧の変
動を緩和することができる。

【００５３】また、ゲート電極の接触する層の不純物濃
度が低く迎えられていることから、ゲート耐圧を向上で
きる利点がある（図１５）。

【００５４】また、例えば、ゲート電極をゲートコンタ
クト層のほぼ中央に位置することにより、ゲート逆バイ
アス時に空乏層がドレイン電極およびチャネルの両方向
に対し、距離を確保することができ、これにより、不純
物濃度の高いオーミックコンタクト層およびキャリア供
給層に到達して耐圧を低下させるのを防ぐことができる
（図４（ａ））。

【００５５】一方、ゲートコンタクト層の下のキャリア
供給層は、ゲート耐圧を気にすることなく高めのキャリ
ア濃度に設定でき、チャネル層との界面近傍の不純物濃
度を高めることによって、高い相互コンダクタンスを得
るために十分な濃度の２次元電子ガスを得ることが可能
となる。

【００５６】また、ゲートコンタクト層に適当な量の不
純物を添加していることにより、オーミック電極とチャ
ネルの間のソース抵抗の上昇が抑えられる。

【００５７】（２）請求項２では、キャリア供給層とチ
ャネル層との間に極めて薄いノンドープのスペーサ層を
介在させることにより、キャリア供給層からのクーロン
力により２次元電子が受ける散乱を減少させることがで
き、さらなる高速化を達成できる。

【００５８】（３）請求項３では、請求項１の作用，効
果を奏するのに特に好ましい、ゲートコンタクト層とキ
ャリア供給層との間の物理的関係を明確化している。

【００５９】（４）請求項４によれば、オーミックコン
タクト層とゲートコンタクト層との間のハンドギャップ
の不連続性を緩和できる。

【００６０】（５）請求項５によれば、ゲート電極をゲ
ートコンタクト層のほぼ中央に位置することにより、ゲ
ート逆バイアス時に空乏層がドレイン電極およびチャネ
ルの両方向に対し、距離を確保することができ、これに
より、不純物濃度の高いオーミックコンタクト層および
キャリア供給層に到達して耐圧を低下させるのを防ぐこ
とができる。

【００６１】（６）請求項６の製造方法によれば、ゲー
トコンタクト層の内部にまで達するリセスを形成するこ
とにより、仮に、エッチング後の残存膜厚に変動が生じ
たとしても、ゲートコンタクト層は低ドープのため、キ
ャリア供給に及ぼす影響が小さく、したがって、信頼性
の高いデバイスを製造することが可能となる。

【００６２】（７）請求項７の製造方法によれば、請求
項６の作用，効果の結果として、時間管理のみ（つま
り、リセスエッチング工程においてモニタデバイスを用
いたドレイン電流の検出等を行うことなく）でエッチン
グ終了時点を決めることができ、エッチングプロセスの
管理が容易となる。

【００６３】（８）請求項８の製造方法によれば、ウエ
ハのエピタキシャル層の膜厚およびエッチングレートの
ばらつきを考慮して、リセスエッチングの後に所定の精
度が得られるようにゲートコンタクト層の厚みを決定す
るため、さらに精度の高いデバイスの製造が、可能とな
る。

【００６４】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００６５】（実施例１）図１は本発明のＨＥＭＴの第
１の実施例の構成を示す図である。

【００６６】本実施例は、半絶縁性ＧａＡｓ基板１００
と、この半導体基板１００上に設けられたノンドープの
チャネル層１１０と、このチャネル層よりも電子親和力
が小さく、かつ不純物が添加された半導体層からなるキ
ャリア供給層１２０と、このキャリア供給層上に設けら
れた、キャリア供給層よりも不純物濃度が低いゲートコ
ンタクト層１３０と、このゲートコンタクト層上に設け
られた、ゲートコンタクト層よりも不純物濃度が高いオ
ーミックコンタクト層１４０と、オーミックコンタクト
層を貫通して前記ゲートコンタクト層の内部にまで達す
るリセスエッチング部（以下、単にリセスともいう）の
底部に接触するゲート電極１６０と、このゲート電極の
近傍に設けられたソース電極１７０およびドレイン電極
１５０とを有している。

【００６７】（実施例２）図２は本発明のＨＥＭＴの第
２の実施例の構成を示す図である。本実施例では、図１
の構成に加えて、チャネル層とキャリア供給層との間
に、不純物が添加されない半導体層からなるスペーサ層
１１５を介在させている。

【００６８】（実施例１および２の効果）上述の実施例
１および実施例２によれば、高不純物濃度のキャリア供
給層上に低不純物濃度のゲートコンタクト層を設け、こ
の層内でリセスエッチングを停止するようにすることに
より、エッチング後の層厚の変動に対するしきい値電圧
の変動を緩和することができる。つまり、低不純物濃度
ゆえに、前掲の（１）式よりＶｔｈの変動が小さい。こ
のような効果を得るためには、ゲートコンタクト層の不
純物濃度を少なくともキャリア供給層の１／２以下の濃
度にすることが望ましい。

【００６９】また、ゲート電極の接触する層の不純物濃
度が低く迎えられていることから、充分なショットキー
障壁厚さを確保でき、ゲート耐圧を向上できる。この点
は重要であるので、図３および図４を用いて具体的に説
明する。

【００７０】仮に、図３に示されるように、ゲートリセ
スを、ゲートコンタクト層（低不純物濃度層）１３０に
達することなく、オーミックコンタクト層（高不純物濃
度層）１４０の途中で終端させたとする。この場合、逆
バイアス時には図４（ｂ）に示すように、オーミックコ
ンタクト層（高不純物濃度層）１４０の中にも空乏層が
形成されるため、この空乏層に空乏内部は高電界領域Ａ
となり、この部分で耐圧が低下してしまう。

【００７１】ところが、図１，図２の本実施例では、ゲ
ート電極１６０はゲートコンタクト層（低不純物濃度
層）１３０に接触してしるため、図４（ａ）に示すよう
に、空乏層が伸びやすく、したがって、ゲート耐圧が高
い。

【００７２】また、本実施例では、例えば、ゲート電極
をゲートコンタクト層のほぼ中央に位置することによ
り、ゲート逆バイアス時に空乏層がドレイン電極および
チャネルの両方向に対し、距離を確保することができ、
これにより、不純物濃度の高いオーミックコンタクト層
およびキャリア供給層に空乏層が到達して耐圧を低下さ
せるのを防ぐことができる。

【００７３】一方、ゲートコンタクト層の下のキャリア
供給層は、ゲート耐圧を気にすることなく高めのキャリ
ア濃度に設定でき、チャネル層との界面近傍の不純物濃
度を高めることによって、高い相互コンダクタンスを得
るために十分な濃度の２次元電子ガスを得ることが可能
となる。

【００７４】また、ゲートコンタクト層に適当な量の不
純物を添加していることにより、オーミック電極とチャ
ネルの間のソース抵抗の上昇が抑えられる。

【００７５】また、図２の構成では、スペーサ層１１５
の存在により、２次元電子がキャリア供給層のイオンか
ら受けるクーロン力の影響も低減される。

【００７６】（試作例）図５に示す層構造を有するＨＥ
ＭＴ（ウエハ）を、半絶縁性ＧａＡｓ１００を基板とし
成長温度６００℃にて分子線エピタキシャル成長法によ
り作製した。

【００７７】チャネル層１１０として不純物を添加して
いないＧａＡｓ（ｉ‐ＧａＡｓ）を１μｍ、キャリア供
給層１２０として、Ｓｉを３×１０¹⁸ｃｍ^-3添加したｎ
型のＡｌ_0.25Ｇａ_0.75Ａｓ層を７ｎｍ、ゲートコンタク
ト層１３０として、Ｓｉを７×１０¹⁷ｃｍ^-3添加したＡ
ｌ_0.25Ｇａ_0.75Ａｓ層を積層した。

【００７８】またキャリア供給層とチャネル層の間に
は、キャリア供給層のイオン化不純物によってチャネル
層を走行するキャリアが散乱される効果を低減するため
に、不純物を添加していないスペーサ層（Ａｌ_0.25Ｇａ
_0.75Ａｓ層）１１５を、２ｎｍ挿入した。

【００７９】作製したＨＥＭＴの要求仕様は、しきい値
電圧−０．５Ｖ、ゲート耐圧５Ｖ以上とし、これに基づ
いて本発明の層構造における各層の層厚およびキャリア
濃度を以下の手順で決定した。

【００８０】（１）キャップ層は層厚が厚すぎるとリセ
スエッチング後の層厚分布の原因となるためオーミック
接触抵抗を下げない範囲で薄いほうが望ましい。ここで
は実験的に接触抵抗が十分低いことが確認されている従
来構造と同じ層厚、キャリア濃度（５０ｎｍ、３×１０
¹⁸ｃｍ^-3）とした。

【００８１】（２）ゲートコンタクト層のキャリア濃度
は、低く設定するほど層厚分布に対する影響は小さくな
り、同時にゲート耐圧は高くなる。ゲート耐圧を５Ｖ以
上にするためには、図３よりゲートコンタクト層のキャ
リア濃度として７×１０¹⁷ｃｍ^-3以下である必要があ
る。しかし、一方で濃度を低くしすぎるとソース抵抗が
高くなり、相互コンダクタンスを低下させるため、ここ
ではゲートコンタクト層の不純物濃度を７×１０¹⁷ｃｍ
^-3とした。

【００８２】また、ゲートコンタクト層の層厚は７０ｎ
ｍとした。例えば、エッチングレートの面内分布がな
く、かつエピタキシャル基板の層厚分布が５％以内であ
るとした場合、この層厚（７０ｎｍ）にすることによ
り、リセスエッチング後におけるゲートコンタクト層の
残りの厚さの変動量は、６ｎｍ以内となる（図６）。

【００８３】つまり、図６（ア）に示すように、ウエハ
上に、分子線エピタキシャル法によってゲートコンタク
ト層およびオーミックコンタクト層を積層形成する場合
における、両層のトータルの厚みの前記ウエハ上におけ
るばらつきの分布をあらかじめ調べておく。図６（ア）
では、ウエハ中央Ｐ１からウエハ端Ｐ２に向かって膜厚
が減少していく傾向が見られる。そのようなウエハ面内
での膜厚の変化の割合をｘとする。

【００８４】また、オーミックコンタクト層とゲートコ
ンタクト層の層厚の比をａとする。つまり、オーミック
コンタクト層（キャップ層）１４０の膜厚Ｌ１（＝ｄ）
としたとき、ゲートコンタクト層１３０の膜厚Ｌ２はａ
・ｄとなる。

【００８５】また、リセスエッチング後のゲートコンタ
クト層のウエハ面内の膜厚分布の許容値を△ｄとする。
このような場合、リセスエッチング後の膜厚を許容値内
に納めるためには、次のような関係が成立する必要があ
る。

【００８６】 （ｘ／２）・（１＋ａ）・ｄ≦（△ｄ／２） このような関係を満たす、オーミックコンタクト層とゲ
ートコンタクト層の層厚の比（ａ）は、図６（イ）のよ
うにして求めることができる。

【００８７】図６（イ）は、ウエハ面内での膜厚の変化
の割合（ｘ）と（ａ）との関係において、等しい△ｄが
得られる点を予めピックアップして、グラフ化したもの
である。

【００８８】したがって、このグラフによると、エピタ
キシャル層厚の分布ｘが５％以内で、かつ△ｄを６ｎｍ
以内に納めるためには、ａ＝１．４にすれば、よいこと
がわかる。したがって、オーミックコンタクト層の厚み
ｄを５０ｎｍとすると、ゲートコンタクト層１３０の厚
みは、上述のとおり、７０ｎｍとすればよいことがわか
る。

【００８９】このような手法をとると、ウエハ面内の膜
厚ばらつきとリセスエッチング後の膜厚の関係を考慮し
て、一定の信頼性を保つにたるゲートコンタクト層の膜
厚が簡易に決定でき、信頼性を向上できる。

【００９０】この層厚の変動量に対応するキャリア走行
層のシートキャリア濃度の変動は、本例では、目標とす
るシートキャリア濃度の１割程度であり、十分小さい。
また、リセスエッチングをゲートコンタクト層の中央ま
で行うとすれば、上記の層厚変動量を加味しても、高濃
度不純物添加層であるところのキャリア供給層あるいは
オーミックコンタクト層とゲート電極とは３０ｎｍ程度
の距離があり、耐圧を確保するのに十分である。

【００９１】（３）キャリア供給層の不純物濃度は結晶
性を損なわない範囲で高めに設定し、層厚は目標とする
しきい値電圧を得るために必要なシートキャリア濃度か
ら設定する。ここではＭＢＥでＡｌ_0.25Ｇａ_0.75Ａｓ結
晶において結晶性を損なわずにドーピングできる上限と
考えられる不純物濃度３×１０¹⁸ｃｍ^-3とし、しきい値
電圧‐０．５Ｖに必要なシートキャリア濃度４．５×１
０¹²ｃｍ^-2を得るため層厚を７ｎｍとした。

【００９２】次に、ＨＥＭＴの製造プロセスについて説
明する。図１１は主要な製造工程をフローチャート化し
て示す図である。

【００９３】まず、ウエハを形成し（工程３００）、次
に、素子領域を分離するためのメサエッチングを行い
（工程３１０）、オーミック電極材料（ＡｎＧｅ／Ｎｉ
／Ａｕ）を蒸着し、リフトオフ法により加工して、ソー
ス，ドレイン電極を形成した（工程３２０）。

【００９４】次に、ｎ‐ＧａＡｓ層およびｎ‐ＡｌＧａ
Ａｓ層のリセスエッチングを行う（工程３３０）。この
リセスエッチングは、図１２（ａ）のように、フォトレ
ジスト９００をマスクとして用いて、図１２（ｂ）のよ
うにゲートコンタクト層１３０の略中央にまで達するよ
うに行った。

【００９５】この場合、本発明の試料は、前述のように
ゲートコンタクト層厚に対するしきい値電圧の変動は小
さいので、リセスエッチングを時間で管理することと
し、エッチングレートよりゲートコンタクト層（上側の
ＡｌＧａＡｓ層）のほぼ中央で止まるはずのエッチング
時間を算出して用いた。したがって、従来構造の場合の
ように、数回にわたるステップエッチングを行い、毎回
飽和ドレイン電流をモニタし、目標の電流値に到達した
ことを確認してエッチングを終了するといった複雑な工
程は不要となった。

【００９６】その後、ショットキー金属（Ｔｉ／Ｐｔ／
Ａｕ）を蒸着し、リフトオフ法によりゲート電極を形成
した（工程３４０）。

【００９７】次に、表面保護膜などの役割を果たす絶縁
膜を堆積した後（工程３５０）、コンタクトホールを形
成し（工程３６０）、配線などの役割を果たす金メッキ
の形成を行った（工程３７０）。

【００９８】このような製造プロセスを用いて図５に示
すＨＥＭＴを増巾素子として内蔵する１．５ＧＨｚ帯Ｌ
ＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ） Ｍ
ＭＩＣ （Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の作製を行
った。なお、ＬＮＡ ＭＭＩＣは、ＨＥＭＴを適用した
ＩＣの中では、アナログ高周波用のＩＣの１つとして位
置づけられるものである。

【００９９】このようにして形成された単体のＨＥＭＴ
およびＬＮＡの特性を、図１４の従来構造の特性と比較
したのが、表１である。

【０１００】

【表１】

【０１０１】単体ＨＥＭＴでは、従来構造と比較して、
本発明による構造の方がしきい値電圧分布が小さいこと
がわかる。また、図示はしないが、Ｓパラメータの分布
についても従来構造と比較して４つのいずれのパラメー
タ（Ｓ₁₁，Ｓ₁₂，Ｓ₂₁，Ｓ₂₂）とも１／３程度に狭くな
ることがわかった。

【０１０２】また、ゲート耐圧も２倍以上高耐圧化して
いることが確認された。また、最大相互コンダクタンス
は、従来構造とほぼ同程度であることから、相互コンダ
クタンスを悪化させることなく、ゲート耐圧を向上さ
せ、さらにしきい値電圧の変動を抑制できることが実験
的に確かめられた。

【０１０３】次に、ＬＮＡを作製した結果について述べ
る。

【０１０４】このＬＮＡは、ゲイン９ｄＢ以上、ノイズ
指数１．５ｄＢ以下を目標仕様として設計されている。
ここでノイズ指数とは、増幅器（この場合はＨＥＭＴ）
内部で発生する雑音の大きさを表した性能指数で下記の
（３）式によって定義され、小さいほど低ノイズの増幅
が可能である。

【０１０５】

【数３】

【０１０６】設計仕様を満足するＬＮＡは、表１の下側
に示すように、ウエハ内での歩留まりが従来構造では５
２％であるのに対して、本発明による構造を用いた場合
は７６％と大幅に向上している。

【０１０７】これは以下の効果に起因するものと考えら
れる。まず第１に、単体ＨＥＭＴのＳパラメータの分布
が減少したことに起因し、入出力整合条件が設計と一致
するＩＣが増えたと考えられる。

【０１０８】第２に、大きなゲート逆バイアスがかかる
ドレイン電流の小さい領域では、ゲートリーク電流が減
少したことに起因してノイズ指数ＮＦが向上しているこ
とが上げられる（図７）。

【０１０９】またゲインは図８に示すように維持され、
ＬＮＡが仕様を満足するゲートバイアス条件が広くなっ
ている。これら２つの効果により歩留まりは向上してい
ると考えられる。

【０１１０】また、ＬＮＡのノイズ指数は図７に例示さ
れるようにドレイン電流に対して変化するため、従来は
ゲートバイアス電圧によりドレイン電流を調整して良好
な特性を得ていた。

【０１１１】ところが、本発明の構造によれば、しきい
値電圧の変動が小さくなくなるため、ゲート電圧をある
値に固定した場合のウエハ面内、あるいはロット間のド
レイン電流の変動が小さくなる。これにより、ゲートバ
イアスを無調整化（固定化）できることがわかった。し
たがって、ＩＣ作製上のメリットになる。

【０１１２】実際に、ゲートバイアスを調整してドレイ
ン電流を１０ｍＡで一定とした場合のＬＮＡのゲインの
面内分布と、ゲートバイアスを０Ｖに固定した場合の分
布を調べると、両者の差はほとんど見られないことがわ
かった。ノイズ指数についても同様であった（図１０
（ａ））。

【０１１３】図９にＬＮＡのゲインおよびノイズ指数の
ＨＥＭＴのドレイン電圧依存性を示す。同図（ａ）が本
発明の場合であり、（ｂ）が従来構造の場合である。こ
の図から、本発明のデバイスは、ゲート・ドレイン電極
間の逆バイアスが大きくなるドレイン電圧の高い領域
で、従来構造に比べノイズ指数が向上していることがわ
かる。

【０１１４】これはゲート耐圧の向上に伴って、ゲート
リーク電流が減少した効果と考えられる。従来良好なノ
イズ指数を維持するために、電源電圧が高い場合は図１
０（ｂ）に示す構成により電源電圧降下回路を設け、ド
レイン電圧を制限するといった構成が必要であったが、
本発明によれば、ドレイン電圧の高い領域でノイズ指数
が向上したことによって、高い電源電圧での動作が可能
になり、したがって、図１０（ａ）のように、電源電圧
を低下させる回路が不要になる利点がある。

【０１１５】（実施例３）図１３は本発明の第３の実施
例（Ｐ−ＨＥＭＴ）の構成を示すデバイス断面図であ
る。

【０１１６】本実施例では、キャリア走行層４００とし
てノンドープのＩｎＧａＡｓを用いたＰ‐ＨＥＭＴに本
発明の構造を適用し、前掲の実施例と同様にＰ‐ＨＥＭ
Ｔの作製を行った。

【０１１７】本実施例のゲート耐圧および最大発振周波
数の測定結果を下記の表２に示す。

【０１１８】

【表２】

【０１１９】ゲート耐圧は、Ｐ‐ＨＥＭＴに適用した場
合も実施例１と同程度の値が得られている。また最大発
振周波数の向上も見られ、本構造を採用したＰ‐ＨＥＭ
Ｔの高周波特性も良好と考えられる。

【０１２０】このように、本発明の各実施例のＨＥＭＴ
は、従来にない優れた特性を有している。

【０１２１】つまり、ｎ‐ＡｌＧａＡｓ層厚、すなわち
ゲート・チャネル間の距離の変動によるしきい値電圧の
変動が少ないことから、エッチングレートやエピタキシ
ャル層厚の分布に応じてゲートコンタクト層の厚さを適
切に決定すれば、しきい値電圧のウエハ面内あるいはロ
ット間での変動を抑制することができる。

【０１２２】また、しきい値電圧の変動が少なくなれ
ば、ＨＥＭＴのＳパラメータ（Ｓｃａｔｔｅｒｉｎｇ
Ｐａｒａｍｅｔｅｒ）の分布が少なくなり、マイクロ波
など高周波用のＩＣを作製するうえで、入出力整合のず
れが少なくなるなどのメリットが生まれる。

【０１２３】上記のｎ‐ＡｌＧａＡｓ層の層厚変動に対
するしきい値電圧変動の抑制効果は、プロセス上でもエ
ッチング量を時間で管理できる点で有利である。従来は
リセスエッチング時にモニタ用ＨＥＭＴを用い、エッチ
ング時のドレイン電流をモニタしエッチングの終了点を
決めることによって、ＨＥＭＴ出来上がり時のしきい値
電圧を制御していたが、本構造を採用することによりエ
ッチング量がある範囲内でずれても、しきい値電圧の変
動が小さいため、リセスエッチング量をエッチング時間
によって管理することが可能である。

【０１２４】ゲート耐圧の向上により、ゲート・ソース
間およびゲート・ドレイン間に大きな逆バイアスがかか
るバイアス条件下、すなわちドレイン電流の小さいバイ
アス条件下やドレイン電圧の高いバイアス条件下におい
て、ゲートリーク電流が小さくなるため、ＨＥＭＴのノ
イズ指数は減少する。従って、入力振幅が大きい場合や
電源電圧が高い場合にもノイズ指数が悪化しない利点が
ある。

【０１２５】このゲート耐圧の高いＨＥＭＴを低雑音増
幅器（ＬＮＡ）に適用することにより良好なノイズ性能
をもつ増幅器を構成することができる。

【０１２６】また、ゲートリーク電流の減少は、デジタ
ルＩＣにおける論理振幅の拡大やマイクロ波など高周波
用のＩＣにおける増幅器や発振器を高出力化する上で利
点である。

【０１２７】なお、本発明は上述の実施例に限定される
ものではなく、種々に変形可能である。すなわち、上述
の効果を有する本構造は、ＡｌＧａＡｓのＨＥＭＴに限
らず、ＩｎＧａＡｓのＰ‐ＨＥＭＴ、ＩｎＰのＨＥＭＴ
などのような他の材料系によるヘテロ接合型電界効果ト
ランジスタにも適用可能である。

【０１２８】

【発明の効果】以上説明したように本発明は、デバイス
の層構造の工夫によって以下の効果を得ることができ
る。

【０１２９】（１）請求項１に記載の本発明では、高不
純物濃度のキャリア供給層上に低不純物濃度のゲートコ
ンタクト層を設け、この層内でリセスエッチングを停止
するようにすることにより、エッチング後の層厚の変動
に対するしきい値電圧の変動を緩和することができる。

【０１３０】また、ゲート電極の接触する層の不純物濃
度が低く迎えられていることから、ゲート耐圧を向上で
きる。

【０１３１】また、例えば、ゲート電極をゲートコンタ
クト層のほぼ中央に位置することにより、ゲート逆バイ
アス時に空乏層がドレイン電極およびチャネルの両方向
に対し、距離を確保することができ、これにより、不純
物濃度の高いオーミックコンタクト層およびキャリア供
給層に到達して耐圧を低下させるのを防ぐことができ
る。

【０１３２】一方、ゲートコンタクト層の下のキャリア
供給層は、ゲート耐圧を気にすることなく高めのキャリ
ア濃度に設定でき、チャネル層との界面近傍の不純物濃
度を高めることによって、高い相互コンダクタンスを得
るために十分な濃度の２次元電子ガスを得ることが可能
となる。

【０１３３】また、ゲートコンタクト層に適当な量の不
純物を添加していることにより、オーミック電極とチャ
ネルの間のソース抵抗の上昇が抑えられる。

【０１３４】（２）請求項２では、キャリア供給層とチ
ャネル層との間に極めて薄いノンドープのスペーサ層を
介在させることにより、２次元電子が受けるキャリア供
給層からのクーロン力による散乱を減少させることがで
き、さらなる高速化を達成できる。

【０１３５】（３）請求項３では、請求項１の作用，効
果を奏するのに有効な、ゲートコンタクト層とキャリア
供給層との間の物理的関係が明確化されている。

【０１３６】（４）請求項４によれば、オーミックコン
タクト層とゲートコンタクト層との間の不連続性を緩和
できる。

【０１３７】（５）請求項５によれば、ゲート電極をゲ
ートコンタクト層のほぼ中央に位置することにより、ゲ
ート逆バイアス時に空乏層がドレイン電極およびチャネ
ルの両方向に対し、距離を確保することができ、これに
より、不純物濃度の高いオーミックコンタクト層および
キャリア供給層に到達して耐圧を低下させるのを防ぐこ
とができる。

【０１３８】（６）さらに、請求項６の製造方法によれ
ば、ゲートコンタクト層の内部にまで達するリセスを形
成することにより、仮に、エッチング後の残存膜厚に変
動が生じたとしても、ゲートコンタクト層は低ドープの
ため、キャリア供給に及ぼす影響が小さく、したがっ
て、信頼性の高いデバイスを製造することが可能とな
る。

【０１３９】（７）請求項７の製造方法によれば、請求
項６の作用，効果の結果として、時間管理のみ（つま
り、モニタデバイスを用いたドレイン電流の検出等を行
うことなく）でエッチング終了時点を決めることがで
き、エッチングプロセスの管理が容易となる。

【０１４０】（８）請求項８の製造方法によれば、ウエ
ハのエピタキシャル層の膜厚およびエッチングレートの
ばらつきを考慮して、リセスエッチングの後に所定の精
度が得られるようにゲートコンタクト層の厚みを決定す
るため、さらに精度の高いデバイスの製造が、可能とな
る。

【０１４１】（９）以上により、高性能で信頼性の高い
超高速デバイスを、容易に提供することが可能となる。

【０１４２】

【図面の簡単な説明】

【図１】本発明のＨＥＭＴの第１の実施例の構成を示す
断面図である。

【図２】本発明のＨＥＭＴの第２の実施例の構成を示す
断面図である。

【図３】図１および図２の構成の特徴（特にリセスエッ
チングの特徴）を説明するための比較例を示す図であ
る。

【図４】図１の実施例における、ゲート耐圧向上効果を
説明するための図であり、（ａ）は図１の実施例におけ
る空乏層の広がり状態を示し、（ｂ）は比較例としての
図３の例の場合の空乏層の広がり状態を示す。

【図５】図２の実施例の構造における、キャリア濃度や
膜厚の具体例を示す図である。

【図６】（ア），（イ）は共に、ゲートコンタクト層の
膜厚決定の方法の一例を説明するための図である。

【図７】ローノイズアンプにおけるノイズ指数のドレイ
ン電流依存性について、図５の実施例と従来例とを比較
して示す図である。

【図８】ローノイズアンプにおけるゲイン（増幅度）の
ドレイン電流依存性について、図５の実施例と従来例と
を比較して示す図である。

【図９】ローノイズアンプにおけるゲインおよびノイズ
指数のドレイン電圧依存性について、図５の実施例と従
来例とを比較して示す図であり、（ａ）は本実施例の場
合を示し、（ｂ）は従来例の場合を示す。

【図１０】ＨＥＭＴを用いたＭＭＩＣ（モノリシック・
マイクロウエーブ・インテグレーテッド・サーキット）
を使用する場合の構成を示す図であり、（ａ）は本発明
の場合を示し、（ｂ）は従来例の場合を示す。

【図１１】本発明のＨＥＭＴの製造方法の一例を示す図
である。

【図１２】（ａ），（ｂ）は共に本発明のＨＥＭＴの製
造方法のうちの、リセスエッチング工程を示すデバイス
の断面図である。

【図１３】本発明の第３の実施例（Ｐ（ｐｓｅｕｄｏｍ
ｏｒｐｈｉｃ）‐ＨＥＭＴ，前記ＡｌＧａＡｓＨＥＭＴ
のうちチャネル層としてＩｎＧａＡｓを使用した歪み形
のＨＥＭＴ）の構成例を示すデバイス断面図である。

【図１４】本発明前に、本発明者によって検討されたＨ
ＥＭＴの一例の構造を示す図である。

【図１５】図１４の構造のＨＥＭＴの問題点を説明する
ための図である。

【図１６】本発明前に、本発明者によって検討されたＨ
ＥＭＴの他の例の構造を示す図である。

【図１７】ＭＢＥにより形成されたエピタキシャル層の
ウエハ上での膜厚の分布の例を示す図であり、（ａ）は
平面図，（ｂ）は中央の断面図を示す。

【図１８】リセスエッチング後の残存膜厚のばらつきを
説明するための図であり、（ａ）は、１枚のウエハの異
なる位置から取り出されたデバイスの層構造の一例を示
し、（ｂ）は、異なるロット間におけるデバイスの膜厚
ばらつきの一例を示す図である。

【符号の説明】

１００ ＧａＡｓ半絶縁性基板 １１０ チャネル層 １１５ スペーサ層 １２０ キャリア供給層 １３０ ゲートコンタクト層 １４０ オーミックコンタクト層 １５０ ドレイン電極 １６０ ゲート電極 １７０ ソース電極

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年１０月２６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図９

【補正方法】変更

【補正内容】

【図９】ローノイズアンプにおけるゲインおよびノイズ
指数のドレイン電圧依存性について、図５の実施例と従
来例とを比較して示す図である。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】図１７

【補正方法】変更

【補正内容】

【図１７】ＭＢＥにより形成されたエピタキシャル層の
ウエハ上での膜厚の分布の例を示す図である。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体基板（１００）上に設けられた、
   不純物が添加されない半導体層からなるチャネル層（１
   １０）と、 このチャネル層（１１０）よりも電子親和力が小さく、
   かつ不純物が添加された半導体層からなり、前記チャネ
   ル層（１１０）とヘテロ接合を形成するキャリア供給層
   （１２０）と、 このキャリア供給層（１２０）上に設けられた、このキ
   ャリア供給層（１２０）よりも不純物濃度が低いゲート
   コンタクト層（１３０）と、 このゲートコンタクト層（１３０）上に設けられた、ゲ
   ートコンタクト層（１３０）よりも不純物濃度が高いオ
   ーミックコンタクト層（１４０）と、 前記オーミックコンタクト層（１４０）を貫通して前記
   ゲートコンタクト層（１３０）の内部にまで達するリセ
   スエッチング部の底部に接触するゲート電極（１６０）
   と、 このゲート電極（１６０）の近傍に設けられたソース電
   極およびドレイン電極（１７０，１５０）とを有するこ
   とを特徴とするヘテロ接合型電界効果トランジスタ。
2. 【請求項２】 チャネル層（１１０）とキャリア供給層
   （１２０）との間に、不純物が添加されない半導体層か
   らなるスペーサ層（１１５）が介在していることを特徴
   とする請求項１記載のヘテロ接合型電界効果トランジス
   タ。
3. 【請求項３】 ゲートコンタクト層（１３０）は、キャ
   リア供給層（１２０）に比して同等あるいはそれ以下の
   バンドギャップをもつ半導体からなり、かつ、キャリア
   供給層（１２０）に比して不純物濃度が少なくとも２分
   の１以下に抑制されてなることを特徴とする請求項１ま
   たは２記載のヘテロ接合型電界効果トランジスタ。
4. 【請求項４】 オーミックコンタクト層（１４０）は、
   ゲートコンタクト層（１３０）に比して同等あるいはそ
   れ以下のバンドギャップをもつ半導体からなることを特
   徴とする請求項１〜３のいずれかに記載のヘテロ接合型
   電界効果トランジスタ。
5. 【請求項５】 リセスエッチング部の底部は、ゲートコ
   ンタクト層（１３０）の略中央の深さに位置しているこ
   とを特徴とする請求項１〜４のいずれかに記載のヘテロ
   接合型電界効果トランジスタ。
6. 【請求項６】 請求項１に記載のヘテロ接合型電界効果
   トランジスタの製造方法であって、 半導体基板上に、エピタキシャル成長法によって、チャ
   ネル層，キャリア供給層，ゲートコンタクト層，オーミ
   ックコンタクト層を順次に積層する工程と、 前記オーミックコンタクト層上にオーミック電極を形成
   してソース電極およびドレイン電極を形成する工程と、 オーミックコンタクト層およびゲートコンタクト層の一
   部をエッチングし、前記オーミックコンタクト層を貫通
   して前記ゲートコンタクト層の内部にまで達するリセス
   エッチング部を形成する工程と、 前記リセスエッチング部の底部において、前記ゲートコ
   ンタクト層と接触するショットキーゲート電極を形成す
   る工程と、を具備することを特徴とするヘテロ接合型電
   界効果トランジスタの製造方法。
7. 【請求項７】 リセスエッチング部を形成するためのエ
   ッチングの終了時点は、エッチング時間の管理のみによ
   って決定されることを特徴とする請求項６記載のヘテロ
   接合型電界効果トランジスタの製造方法。
8. 【請求項８】 ウエハ上に、エピタキシャル成長法によ
   ってゲートコンタクト層およびオーミックコンタクト層
   を積層形成する場合における、両層のトータルの厚みお
   よびエッチングレートの前記ウエハ上におけるばらつき
   の分布をあらかじめ調べてデータ化しておき、 このデータを用いて、エッチングによるリセス形成後に
   残存するゲートコンタクト層の厚みのばらつきが所定の
   許容値内になるように、前記ゲートコンタクト層の厚み
   と前記オーミックコンタクト層の厚みの比を求め、求め
   られた比を用いてゲートコンタクト層の厚みを決定して
   おき、 エピタキシャル成長法によって、決定された厚みのゲー
   トコンタクト層を形成することを特徴とする請求項６ま
   たは７記載のヘテロ接合型電界効果トランジスタの製造
   方法。