CN103091555A - 测量超级结深沟槽内硅外延电阻率横向分布的方法 - Google Patents

测量超级结深沟槽内硅外延电阻率横向分布的方法 Download PDF

Info

Publication number
CN103091555A
CN103091555A CN2011103325340A CN201110332534A CN103091555A CN 103091555 A CN103091555 A CN 103091555A CN 2011103325340 A CN2011103325340 A CN 2011103325340A CN 201110332534 A CN201110332534 A CN 201110332534A CN 103091555 A CN103091555 A CN 103091555A
Authority
CN
China
Prior art keywords
groove
resistivity
epitaxy
resistance value
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103325340A
Other languages
English (en)
Inventor
刘继全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2011103325340A priority Critical patent/CN103091555A/zh
Publication of CN103091555A publication Critical patent/CN103091555A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种测量超级结深沟槽内硅外延电阻率横向分布的方法,包括步骤:1)在所述沟槽内分层填充外延,且每填充一层外延,测定一次已填充外延的电阻值,直到沟槽被完全填满;2)根据步骤1)测得的电阻值,分别计算各外延层的电阻值和电阻率。本发明通过在深沟槽内分步填充硅外延,同时分步测量已填充外延的电阻值,实现了SJ深沟槽内硅外延电阻率分布的有效测定,从而确保了SJ产品的性能。

Description

测量超级结深沟槽内硅外延电阻率横向分布的方法
技术领域
本发明涉及半导体领域,特别是涉及超级结深沟槽内硅外延电阻率横向分布的测量方法。
背景技术
超级结(SJ)MOSFET通常采用交替排列的P型和N型硅外延柱层,使器件在截止状态下,P型区和N型区相互耗尽,从而使器件可以承受较高的击穿电压。
对于P型和N型柱的制造工艺,目前比较流行的做法是,在硅外延层上刻蚀深沟槽,再向沟槽内填入反型硅外延。在硅外延层填入沟槽的过程中,由于沟槽的宽度逐渐变小,气体进入沟槽会越来越困难,从而导致沟槽内的硅外延层的电阻率有可能是不均匀的。
SJ产品沟槽内硅外延电阻率的分布情况对产品的BV(击穿电压)等参数具有很大的影响。但是,由于沟槽的宽度是微米级的,因此,用常规的方法(例如,四探针法、汞探针法和扩展电阻法等)均无法有效测定出SJ沟槽内硅外延电阻率的分布。
发明内容
本发明要解决的技术问题是提供一种测量超级结深沟槽内硅外延电阻率横向分布的方法,它可以有效测定出SJ深沟槽内硅外延电阻率的横向分布情况,保证SJ产品的性能。
为解决上述技术问题,本发明的测量超级结深沟槽内硅外延电阻率横向分布的方法,包括步骤:
1)在所述沟槽内分层填充外延,且每填充一层外延,测定一次已填充外延的电阻值,直到沟槽被完全填满;
2)根据步骤1)测得的电阻值,分别计算各外延层的电阻值和电阻率。
本发明通过在深沟槽内分步填充硅外延,同时分步测量沟槽内已填充外延层的电阻值,实现了SJ深沟槽内硅外延电阻率分布的有效测定,从而确保了SJ产品的性能。
附图说明
图1是本实施例的方法流程图。
图2是本实施例中,用开尔文法测定P型外延层电阻值的方法示意图。
图中附图标记说明如下:
1:硅衬底
2:沟槽
3:N型外延层
4:P型外延层
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解,现结合图示的实施方式,详述如下:
本实施例采用分步填充沟槽和分步测量沟槽内外延层的电阻值的方法来测定沟槽内电阻率的分布,具体测试步骤为:
步骤1,在N型外延层3上刻蚀出深沟槽2,如图1(1)所示。沟槽2的宽度w为1~8μm,深度h为10~50μm。
步骤2,在沟槽2内生长第1层厚度为d的P型外延层4,如图1(2)所示。测定该P型外延层4的电阻值R1
步骤3,第1层P型外延层4上,继续生长第2层厚度为d的P型外延层4,如图1(3)所示。测定此时的P型外延层4(厚度为2d)的电阻值R1+2
步骤4,重复进行P型外延层4的生长,并且每生长一层厚度为d的P型外延层4,就测定一次P型外延层4的电阻值R1+2+。。。+k(k为生长P型外延层4的次数),直至沟槽2被完全填满,如图1(n-1)、(n)所示,测定最终P型外延层4的电阻值R1+2+…n
步骤5,利用并联电阻的计算方法,计算出每一层P型外延层4的电阻值R2,R3,…,Rn-1,Rn。计算公式为:
Rk=(R1+2+…+k-1×R1+2+…+k)/(R1+2+…+k-1-R1+2+…+k),其中,2≤k≤n。
例如,R1+2的电阻值等于第1层P型外延层电阻值R1和第2层P型外延层电阻值R2并联的电阻值,因此,第2层P型外延层的电阻值R2=(R1×R1+2)/(R1-R1+2)。
步骤6,根据电阻值计算公式:R=(ρ×L)/S,其中,ρ为电阻率,L为待测区域的长度(本实施例中,L为50~100000μm),S为待测区域的截面积,推算出每层P型外延层4的电阻率ρ。计算公式为:
ρk=Rk×S/L=Rk×(2h+w)×d/L
例如,第1层P型外延层的电阻率为:
ρ1=R1×(2h+w)×d/L
根据计算出的各P型外延层4的电阻率,就可以得到沟槽2内P型外延层4电阻率的横向分布情况。
上述电阻值的测定,可以采用开尔文结构法。如图2所示,在待测沟槽的左、右两端和下方两个临近的区域分别进行P型重掺杂注入(重掺杂注入的目的是为了减小硅和测试针之间的接触电阻),让待测沟槽连接左、右两块P型重掺杂注入区,另外再用两个沟槽分别把待测沟槽和下方的两个P型重掺杂注入区连接起来,然后以上述四个P型重掺杂注入区作为测试针的扎针区域,在待测沟槽的水平方向上通入电流I,并让电流经过P型重掺杂注入区的某些位置流到沟槽内,然后,在沟槽下方的两个端点测定电压,则可以计算出待测沟槽的电阻值为:R=IV。

Claims (3)

1.测量超级结深沟槽内硅外延电阻率横向分布的方法,其特征在于,包括步骤:
1)在所述沟槽内分层填充外延,且每填充一层外延,测定一次已填充外延的电阻值,直到沟槽被完全填满;
2)根据步骤1)测得的电阻值,分别计算各外延层的电阻值和电阻率。
2.根据权利要求1所述的方法,其特征在于,所述沟槽的宽度为1~8μm,深度为10~50μm。
3.根据权利要求1所述的方法,其特征在于,步骤1)中,采用开尔文结构法测定所述电阻值。
CN2011103325340A 2011-10-28 2011-10-28 测量超级结深沟槽内硅外延电阻率横向分布的方法 Pending CN103091555A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103325340A CN103091555A (zh) 2011-10-28 2011-10-28 测量超级结深沟槽内硅外延电阻率横向分布的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103325340A CN103091555A (zh) 2011-10-28 2011-10-28 测量超级结深沟槽内硅外延电阻率横向分布的方法

Publications (1)

Publication Number Publication Date
CN103091555A true CN103091555A (zh) 2013-05-08

Family

ID=48204366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103325340A Pending CN103091555A (zh) 2011-10-28 2011-10-28 测量超级结深沟槽内硅外延电阻率横向分布的方法

Country Status (1)

Country Link
CN (1) CN103091555A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110456152A (zh) * 2019-07-08 2019-11-15 河北普兴电子科技股份有限公司 一种外延层电阻率的测试方法、系统及终端设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652151A (en) * 1995-04-27 1997-07-29 Nec Corporation Method for determining an impurity concentration profile
CN1630101A (zh) * 2003-12-16 2005-06-22 中国科学院微电子研究所 新结构肖特基毫米波混频二极管
JP2008028217A (ja) * 2006-07-24 2008-02-07 Renesas Technology Corp 半導体装置の製造方法
JP2008060213A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 半導体装置の製造方法
CN101278377A (zh) * 2005-10-06 2008-10-01 胜高股份有限公司 半导体衬底及其制造方法
CN102097326A (zh) * 2009-12-02 2011-06-15 万国半导体股份有限公司 制备电荷平衡的多-纳米壳漂移区的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652151A (en) * 1995-04-27 1997-07-29 Nec Corporation Method for determining an impurity concentration profile
CN1630101A (zh) * 2003-12-16 2005-06-22 中国科学院微电子研究所 新结构肖特基毫米波混频二极管
CN101278377A (zh) * 2005-10-06 2008-10-01 胜高股份有限公司 半导体衬底及其制造方法
JP2008028217A (ja) * 2006-07-24 2008-02-07 Renesas Technology Corp 半導体装置の製造方法
JP2008060213A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 半導体装置の製造方法
CN102097326A (zh) * 2009-12-02 2011-06-15 万国半导体股份有限公司 制备电荷平衡的多-纳米壳漂移区的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
万怡宏等: "采用肖特基二极管测量外延层杂质分布", 《清华北大理工学报》 *
佘云龙: "用扩展电阻法测量杂质分布", 《兵器激光》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110456152A (zh) * 2019-07-08 2019-11-15 河北普兴电子科技股份有限公司 一种外延层电阻率的测试方法、系统及终端设备

Similar Documents

Publication Publication Date Title
JP4696986B2 (ja) スーパージャンクション構造を有する半導体装置の製造方法
CN103730372B (zh) 一种可提高器件耐压的超结制造方法
CN102945841A (zh) Mos晶体管有效沟道长度测试结构及测试方法
US20130161742A1 (en) Semiconductor device and fabricating method thereof
CN101506940A (zh) 超结沟槽器件及方法
CN103066125A (zh) 超结半导体器件
CN101872724A (zh) 超级结mosfet的制作方法
CN102299072A (zh) 沟槽型超级结器件的制作方法及得到的器件
CN103730501A (zh) 介电终止的超结fet
CN105633153B (zh) 超级结半导体器件及其形成方法
CN104409334A (zh) 一种超结器件的制备方法
CN108376713B (zh) 一种具有超结结构的半导体器件及其制作方法
CN103091555A (zh) 测量超级结深沟槽内硅外延电阻率横向分布的方法
CN102479806A (zh) 超级结半导体器件及其制作方法
CN206976353U (zh) 一种优化终端结构的沟槽型半导体器件
CN203288599U (zh) 一种新型结构的vdmos器件
CN106158922A (zh) 一种超结半导体器件的外延片及其制作方法
CN103094124B (zh) 高压结型场效应管的结构及制造方法
CN102403354A (zh) Coo1MOS器件及其制造方法
CN102214561A (zh) 超级结半导体器件及其制造方法
US20150287789A1 (en) Silicon carbide semiconductor device and manufacturing method therefor
CN102751313B (zh) 超级结器件及制造方法
CN205488139U (zh) 沟槽栅超结mosfet器件
CN105529272A (zh) 一种半导体器件制造方法及由该方法制得的半导体器件
CN106206742B (zh) 一种具有错位排列的超结p区的高压mosfet及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130508