CN110456152A - 一种外延层电阻率的测试方法、系统及终端设备 - Google Patents

一种外延层电阻率的测试方法、系统及终端设备 Download PDF

Info

Publication number
CN110456152A
CN110456152A CN201910611206.0A CN201910611206A CN110456152A CN 110456152 A CN110456152 A CN 110456152A CN 201910611206 A CN201910611206 A CN 201910611206A CN 110456152 A CN110456152 A CN 110456152A
Authority
CN
China
Prior art keywords
layer
outer layer
resistance rate
internal layer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910611206.0A
Other languages
English (en)
Other versions
CN110456152B (zh
Inventor
张佳磊
薛宏伟
任丽翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Puxing Electronic Science & Technology Co Ltd Hebei
Original Assignee
Puxing Electronic Science & Technology Co Ltd Hebei
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Puxing Electronic Science & Technology Co Ltd Hebei filed Critical Puxing Electronic Science & Technology Co Ltd Hebei
Priority to CN201910611206.0A priority Critical patent/CN110456152B/zh
Publication of CN110456152A publication Critical patent/CN110456152A/zh
Application granted granted Critical
Publication of CN110456152B publication Critical patent/CN110456152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种外延层电阻率的测试方法、系统及终端设备，方法包括：获取待测外延片的外延层的掺杂浓度；根据所述掺杂浓度，计算所述外延层的标准电阻率；获取外延层中外层的偏压深度和所述外延层中内层的偏压深度；根据外层的偏压深度和标准电阻率，计算测量外层电阻率时所加的外层电压；根据内层的偏压深度和标准电阻率，计算测量内层电阻率时所加的内层电压；利用外层电压测试外层的实际电阻率，利用内层电压测试内层的实际电阻率。本发明能分别准确测量外延层中内层的电阻率和外层的电阻率，保证了芯片的质量。

Description

一种外延层电阻率的测试方法、系统及终端设备
技术领域
本发明属于外延片检测技术领域，尤其涉及一种外延层电阻率的测试方法、系统及终端设备。
背景技术
外延工艺广泛应用于双极集成电路、高压器件和CMOS集成电路。批量生产中的核心问题是产品参数控制的稳定性，为了监控参数的稳定性需要定期监控外延层的关键参数电阻率。对于双层外延参数而言，由于里层电阻率也会因为生长过程中外延炉的工艺波动导致电阻率变化从而引起里层电阻率偏离，所以既要监控外层电阻率又要监控里层电阻率。
常规测试工艺无法测试到里层电阻率，目前为了降低生产成本后续只监控和调整外层电阻率，由于里层电阻率无法监测，里层电阻率的变化轻则引起产品电压偏离，重则引起电压超限产品报废，产品质量差。
发明内容
有鉴于此，本发明实施例提供了一种外延层电阻率的测试方法、系统及终端设备，以解决目前由于对外延层电阻率监测不准确，造成芯片质量差的问题。
本发明实施例的第一方面提供了一种外延层电阻率的测试方法，包括：
获取待测外延片的外延层的掺杂浓度；
根据所述掺杂浓度，计算所述外延层的标准电阻率；
获取外延层中外层的偏压深度和所述外延层中内层的偏压深度，其中，所述偏压深度为所述外延片加电压后所测试的深度；
根据所述外层的偏压深度和所述标准电阻率，计算测量外层电阻率时所加的外层电压；
根据所述内层的偏压深度和所述标准电阻率，计算测量内层电阻率时所加的内层电压；
利用所述外层电压测试所述外层的实际电阻率，利用所述内层电压测试所述内层的实际电阻率。
本发明实施例的第二方面提供了一种系统，包括：
第一获取模块，用于获取待测外延片的外延层的掺杂浓度；
标准电阻率计算模块，用于根据所述掺杂浓度，计算所述外延层的标准电阻率；
第二获取模块，用于获取外延层中外层的偏压深度和所述外延层中内层的偏压深度，其中，所述偏压深度为所述外延片加电压后所测试的深度；
外层电压计算模块，用于根据所述外层的偏压深度和所述标准电阻率，计算测量所述外层电阻率时所加的外层电压；
内层电压计算模块，用于根据所述内层的偏压深度和所述标准电阻率，计算测量所述内层电阻率时所加的内层电压；
实际电阻率计算模块，用于利用所述外层电压测试所述外层的实际电阻率，利用所述内层电压测试所述内层的实际电阻率。
本发明实施例的第三方面提供了一种终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上所述外延层电阻率的测试方法的步骤。
本发明实施例的第四方面提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如上所述外延层电阻率的测试方法的步骤。
本发明通过掺杂浓度计算标准电阻率，，使得标准电阻率更准确，根据标准电阻率和外层的偏压深度计算外层电压，根据标准电阻率和内层的偏压深度计算内层电压，最后分别用内层电压和外层电压测量内层的实际电阻率和外层的实际电阻率，由于标准电阻率准确，所以计算的外层电压和内层电压也比较准确，本发明能准确测量外延层的电阻率，保证了芯片的质量。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的一个实施例提供的外延层电阻率的测试方法的实现流程示意图；
图2是本发明的一个实施例提供的系统的结构示意图；
图3是本发明的一个实施例提供的终端设备的示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
本发明的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形，是指“包括但不限于”，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
实施例1：
图1示出了本发明一实施例所提供的外延层电阻率的测试方法的实现流程图，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
如图1所示，本发明实施例所提供的一种外延层电阻率的测试方法，包括：
S101，获取待测外延片的外延层的掺杂浓度。
S102，根据所述掺杂浓度，计算所述外延层的标准电阻率。
S103，获取外延层中外层的偏压深度和所述外延层中内层的偏压深度，其中，所述偏压深度为所述外延片加电压后所测试的深度。
S104，根据所述外层的偏压深度和所述标准电阻率，计算测量外层电阻率时所加的外层电压。
S105，根据所述内层的偏压深度和所述标准电阻率，计算测量内层电阻率时所加的内层电压。
S106，利用所述外层电压测试所述外层的实际电阻率，利用所述内层电压测试所述内层的实际电阻率。
在本实施例中，由于外延片在制作过程中无法测量外延层中内层的电阻率，或测量的外延片的外延层的电阻率是内层和外层的平均电阻率，导致芯片质量差，采用本方法可以分别测量外延层的内层的电阻率和外层的电阻率，能更准确的判断外延片的质量，从而提高芯片的质量。
在本发明的实施例中，在S102之前还包括：
S1201，获取所述外延层的掺杂材料信息。
相应的，所述根据所述掺杂浓度，计算所述外延层的标准电阻率为：
根据所述掺杂浓度和所述掺杂材料信息，计算所述外延层的标准电阻率。
在本实施例中，掺杂的材料不同，计算外延层的标准电阻率的公式不同，不同的掺杂材料需要选择不同的计算公式，所以需要先确定掺杂材料的种类，在计算外延层的标准电阻率。
在本发明的实施例中，若所述外延层为掺硼硅片，则所述外延层的标准电阻率为：
其中，N为所述标准电阻率；ρ1为硼的掺杂浓度；
若所述外延层为掺磷硅片，则所述外延层的标准电阻率为：
其中：ρ2为磷的掺杂浓度；A0、A1、A2、A3、B1、B2和B3分别为常数。
在本实施例中，A0＝-3.1083、A1＝3.2626、A2＝-1.2196、A3＝-0.13923、B1＝1.0265、B2＝0.38755和B3＝0.041833。
在本发明的实施例中，S103包括：
S301，获取外延层中外层的厚度和内层的厚度。
S302，根据所述外层的厚度，确定外层的偏压深度。
S303，根据所述外层的厚度和所述内层的厚度，确定内层的偏压深度。
在本发明的实施例中，外层的偏压深度为：
X外≤h外×40％；
其中，X外为外层的偏压深度；h外为外层的厚度；
所述内层的偏压深度为：
h外＜X内＜(h外+h内)×40％；
其中，X内为内层的偏压深度；h内为内层的厚度。
作为举例，外延层中外层的厚度为10，外层的偏压深度最大为4，计算的外层电压最大，在测量外层电阻率时所加的电压不超过计算的最大电压即可。
外延层中外层的厚度为10，外延层中内层的厚度为8，内层的偏压深度最大为7.2，内层的偏压深度最小为4，在测量内层电阻率时所加的电压不超过用最大内层的偏压深度计算的最大电压，不小于用最小的内层的偏压深度计算的最小电压。
在本发明的实施例中，外层电压为：
其中，V外为所述外层电压；X外为所述外层的偏压深度；N为所述标准电阻率；q为元电荷所带电量，取值为1.6021892E-19库伦；εs为相对介电常量，取值为11.7；ε0为真空中的电介质常量，取值为8.854187818E-14F/cm。
所述内层电压为：
其中，V内为所述内层电压；X内为所述内层的偏压深度。
在本发明的实施例中，S106包括：
采用汞探针机台，利用所述外层电压测试所述外层的实际电阻率，利用所述内层电压测试所述内层的实际电阻率。
在本实施例中，测试时汞探针与硅片表面相接触，形成一个金属-半导体结构的肖特基结。汞探针和N型硅外延层相接触时，在N型硅外延层一侧形成势垒。在汞金属和硅外延之间加一直流反向偏压时，肖特基势垒宽度向外延层中扩散。如果在直流偏压上叠加一个高频小信号电压，其势垒电容随外加电压的变化而变化，可起到电容的作用。通过电容-电压变化关系，便可找到金属-半导体肖特基势垒在硅外延层一侧的掺杂浓度分布。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
实施例2：
如图2所示，本发明的一个实施例提供的系统100，用于执行图1所对应的实施例中的方法步骤，其包括：
第一获取模块110，用于获取待测外延片的外延层的掺杂浓度；
标准电阻率计算模块120，用于根据所述掺杂浓度，计算所述外延层的标准电阻率；
第二获取模块130，用于获取外延层中外层的偏压深度和所述外延层中内层的偏压深度，其中，所述偏压深度为所述外延片加电压后所测试的深度；
外层电压计算模块140，用于根据所述外层的偏压深度和所述标准电阻率，计算测量外层电阻率时所加的外层电压；
内层电压计算模块150，用于根据所述内层的偏压深度和所述标准电阻率，计算测量内层电阻率时所加的内层电压；
实际电阻率计算模块160，用于利用所述外层电压测试所述外层的实际电阻率，利用所述内层电压测试所述内层的实际电阻率。
在本发明的实施例中，与标准电阻率计算模块120相连的还包括：
第三获取模块，用于获取所述外延层的掺杂材料信息；
相应的，标准电阻率计算模块120为：
根据所述掺杂浓度和所述掺杂材料信息，计算所述外延层的标准电阻率。
在本发明的实施例中，若所述外延层为掺硼硅片，则所述外延层的标准电阻率为：
其中，N为所述标准电阻率；ρ1为硼的掺杂浓度；
若所述外延层为掺磷硅片，则所述外延层的标准电阻率为：
其中：ρ2为磷的掺杂浓度；A0、A1、A2、A3、B1、B2和B3分别为常数。
在本发明的实施例中，第二获取模块130包括：
厚度获取单元，用于获取外延层中外层的厚度和内层的厚度；
第一计算单元，用于根据所述外层的厚度，确定外层的偏压深度；
第二计算单元，用于根据所述外层的厚度和所述内层的厚度，确定内层的偏压深度。
在本发明的实施例中，外层的偏压深度为：
X外≤h外×40％；
其中，X外为外层的偏压深度；h外为外层的厚度；
所述内层的偏压深度为：
h外＜X内＜(h外+h内)×40％；
其中，X内为内层的偏压深度；h内为内层的厚度。
在本发明的实施例中，外层电压为：
其中，V外为所述外层电压；X外为所述外层的偏压深度；N为所述标准电阻率；q为元电荷所带电量；εs为相对介电常量；ε0为真空中的电介质常量；
所述内层电压为：
其中，V内为所述内层电压；X内为所述内层的偏压深度。
在本发明的实施例中，实际电阻率计算模块160包括：
采用汞探针机台，利用所述外层电压测试所述外层的实际电阻率，利用所述内层电压测试所述内层的实际电阻率。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即所述系统的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。实施例中的各功能模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中模块的具体工作过程，可以参考前述方法实施例/实施例1中的对应过程，在此不再赘述。
实施例3：
图3是本发明一实施例提供的终端设备的示意图。如图3所示，该实施例的终端设备3包括：处理器30、存储器31以及存储在所述存储器31中并可在所述处理器30上运行的计算机程序32。所述处理器30执行所述计算机程序32时实现如实施例1中所述的各实施例中的步骤，例如图1所示的步骤S101至S106。或者，所述处理器30执行所述计算机程序32时实现如实施例2中所述的各系统实施例中的各模块/单元的功能，例如图2所示模块110至160的功能。
所述终端设备3是指具有数据处理能力的终端，包括但不限于计算机、工作站、服务器，甚至是一些性能优异的智能手机、掌上电脑、平板电脑、个人数字助理(PDA)、智能电视(Smart TV)等。终端设备上一般都安装有操作系统，包括但不限于：Windows操作系统、LINUX操作系统、安卓(Android)操作系统、Symbian操作系统、Windows mobile操作系统、以及iOS操作系统等等。以上详细罗列了终端设备3的具体实例，本领域技术人员可以意识到，终端设备并不限于上述罗列实例。
所述终端设备可包括，但不仅限于，处理器30、存储器31。本领域技术人员可以理解，图3仅仅是终端设备3的示例，并不构成对终端设备3的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述终端设备3还可以包括输入输出设备、网络接入设备、总线等。
所称处理器30可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器31可以是所述终端设备3的内部存储单元，例如终端设备3的硬盘或内存。所述存储器31也可以是所述终端设备3的外部存储设备，例如所述终端设备3上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器31还可以既包括所述终端设备3的内部存储单元也包括外部存储设备。所述存储器31用于存储所述计算机程序以及所述终端设备3所需的其他程序和数据。所述存储器31还可以用于暂时地存储已经输出或者将要输出的数据。
实施例4：
本发明实施例还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现如实施例1中所述的各实施例中的步骤，例如图1所示的步骤S101至步骤S106。或者，所述计算机程序被处理器执行时实现如实施例2中所述的各系统实施例中的各模块/单元的功能，例如图2所示的模块110至160的功能。
所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。
在上述实施例中，对各个实施例的描述都各有侧重，实施例1至4可以任意组合，组合后形成的新的实施例也在本申请的保护范围之内。某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的实施例中，应该理解到，所揭露的终端设备和方法，可以通过其它的方式实现。例如，以上所描述的系统/终端设备实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种外延层电阻率的测试方法，其特征在于，包括：
获取待测外延片的外延层的掺杂浓度；
根据所述掺杂浓度，计算所述外延层的标准电阻率；
获取外延层中外层的偏压深度和所述外延层中内层的偏压深度，其中，所述偏压深度为所述外延片加电压后所测试的深度；
根据所述外层的偏压深度和所述标准电阻率，计算测量外层电阻率时所加的外层电压；
根据所述内层的偏压深度和所述标准电阻率，计算测量内层电阻率时所加的内层电压；
利用所述外层电压测试所述外层的实际电阻率，利用所述内层电压测试所述内层的实际电阻率。
2.如权利要求1所述的外延层电阻率的测试方法，其特征在于，在所述根据所述掺杂浓度，计算所述外延层的标准电阻率之前还包括：
获取所述外延层的掺杂材料信息；
相应的，所述根据所述掺杂浓度，计算所述外延层的标准电阻率为：
根据所述掺杂浓度和所述掺杂材料信息，计算所述外延层的标准电阻率。
3.如权利要求1所述的外延层电阻率的测试方法，其特征在于，若所述外延层为掺硼硅片，则所述外延层的标准电阻率为：
其中，N为所述标准电阻率；ρ1为硼的掺杂浓度；
若所述外延层为掺磷硅片，则所述外延层的标准电阻率为：
其中： ρ2为磷的掺杂浓度；A0、A1、A2、A3、B1、B2和B3分别为常数。
4.如权利要求1所述的外延层电阻率的测试方法，其特征在于，所述获取外延层中外层的偏压深度和所述外延层中内层的偏压深度，包括：
获取外延层中外层的厚度和内层的厚度；
根据所述外层的厚度，确定外层的偏压深度；
根据所述外层的厚度和所述内层的厚度，确定内层的偏压深度。
5.如权利要求4所述的外延层电阻率的测试方法，其特征在于，所述外层的偏压深度为：
X外≤h外×40％；
其中，X外为外层的偏压深度；h外为外层的厚度；
所述内层的偏压深度为：
h外＜X内＜(h外+h内)×40％；
其中，X内为内层的偏压深度；h内为内层的厚度。
6.如权利要求1所述的外延层电阻率的测试方法，其特征在于，所述外层电压为：
其中，V外为所述外层电压；X外为所述外层的偏压深度；N为所述标准电阻率；q为元电荷所带电量；εs为相对介电常量；ε0为真空中的电介质常量；
所述内层电压为：
其中，V内为所述内层电压；X内为所述内层的偏压深度。
7.如权利要求1所述的外延层电阻率的测试方法，其特征在于，所述利用所述外层电压测试所述外层的实际电阻率，利用所述内层电压测试所述内层的实际电阻率，包括：
采用汞探针机台，利用所述外层电压测试所述外层的实际电阻率，利用所述内层电压测试所述内层的实际电阻率。
8.一种系统，其特征在于，包括：
第一获取模块，用于获取待测外延片的外延层的掺杂浓度；
标准电阻率计算模块，用于根据所述掺杂浓度，计算所述外延层的标准电阻率；
第二获取模块，用于获取外延层中外层的偏压深度和所述外延层中内层的偏压深度，其中，所述偏压深度为所述外延片加电压后所测试的深度；
外层电压计算模块，用于根据所述外层的偏压深度和所述标准电阻率，计算测量外层电阻率时所加的外层电压；
内层电压计算模块，用于根据所述内层的偏压深度和所述标准电阻率，计算测量内层电阻率时所加的内层电压；
实际电阻率计算模块，用于利用所述外层电压测试所述外层的实际电阻率，利用所述内层电压测试所述内层的实际电阻率。
9.一种终端设备，其特征在于，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述外延层电阻率的测试方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述外延层电阻率的测试方法的步骤。
CN201910611206.0A 2019-07-08 2019-07-08 一种外延层电阻率的测试方法、系统及终端设备 Active CN110456152B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910611206.0A CN110456152B (zh) 2019-07-08 2019-07-08 一种外延层电阻率的测试方法、系统及终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910611206.0A CN110456152B (zh) 2019-07-08 2019-07-08 一种外延层电阻率的测试方法、系统及终端设备

Publications (2)

Publication Number Publication Date
CN110456152A true CN110456152A (zh) 2019-11-15
CN110456152B CN110456152B (zh) 2021-04-27

Family

ID=68482428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910611206.0A Active CN110456152B (zh) 2019-07-08 2019-07-08 一种外延层电阻率的测试方法、系统及终端设备

Country Status (1)

Country Link
CN (1) CN110456152B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112986685A (zh) * 2021-02-09 2021-06-18 西安奕斯伟硅片技术有限公司 单晶硅棒电阻率的测量方法及装置
CN113764296A (zh) * 2020-06-01 2021-12-07 嘉兴阿特斯技术研究院有限公司 电池的测试方法和装置、电子设备及计算机可读存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86108395A (zh) * 1985-12-17 1987-09-16 德克萨斯仪器公司 用阳极化硅内层的开槽和氧化形成的半导体隔离
US20070246790A1 (en) * 2006-04-20 2007-10-25 Micrel, Inc. Transistor process using a double-epitaxial layer for reduced capacitance
CN103091555A (zh) * 2011-10-28 2013-05-08 上海华虹Nec电子有限公司 测量超级结深沟槽内硅外延电阻率横向分布的方法
CN103412272A (zh) * 2013-06-17 2013-11-27 上海晶盟硅材料有限公司 用于校正汞探针电阻率量测仪的标准片及校正汞探针电阻率量测仪的方法
JP2014017439A (ja) * 2012-07-11 2014-01-30 Sumitomo Electric Ind Ltd 半導体製造装置および半導体製造方法
CN103996608A (zh) * 2014-06-06 2014-08-20 上海先进半导体制造股份有限公司 改善外延层电阻率均匀性的方法
CN106021667A (zh) * 2016-05-11 2016-10-12 南京邮电大学 绝缘衬底上的硅和体硅横向功率二极管结构参数提取方法
CN106876246A (zh) * 2017-02-14 2017-06-20 河北普兴电子科技股份有限公司 提高外延片片内电阻率均匀性的方法
CN109003884A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 无背面硅单晶的外延片的制备方法、外延片和半导体器件
CN109509819A (zh) * 2018-10-18 2019-03-22 浙江大学 一种基于铒、氟共掺杂ZnO薄膜的电致发光器件及制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86108395A (zh) * 1985-12-17 1987-09-16 德克萨斯仪器公司 用阳极化硅内层的开槽和氧化形成的半导体隔离
US20070246790A1 (en) * 2006-04-20 2007-10-25 Micrel, Inc. Transistor process using a double-epitaxial layer for reduced capacitance
CN103091555A (zh) * 2011-10-28 2013-05-08 上海华虹Nec电子有限公司 测量超级结深沟槽内硅外延电阻率横向分布的方法
JP2014017439A (ja) * 2012-07-11 2014-01-30 Sumitomo Electric Ind Ltd 半導体製造装置および半導体製造方法
CN103412272A (zh) * 2013-06-17 2013-11-27 上海晶盟硅材料有限公司 用于校正汞探针电阻率量测仪的标准片及校正汞探针电阻率量测仪的方法
CN103996608A (zh) * 2014-06-06 2014-08-20 上海先进半导体制造股份有限公司 改善外延层电阻率均匀性的方法
CN106021667A (zh) * 2016-05-11 2016-10-12 南京邮电大学 绝缘衬底上的硅和体硅横向功率二极管结构参数提取方法
CN106876246A (zh) * 2017-02-14 2017-06-20 河北普兴电子科技股份有限公司 提高外延片片内电阻率均匀性的方法
CN109003884A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 无背面硅单晶的外延片的制备方法、外延片和半导体器件
CN109509819A (zh) * 2018-10-18 2019-03-22 浙江大学 一种基于铒、氟共掺杂ZnO薄膜的电致发光器件及制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
J. PRABKET等: "Resistivity profile of epitaxial layer for the new ALICE ITS sensor", 《JOURNAL OF INSTRUMENTATION》 *
R. G. MAZUR等: "A Spreading Resistance Technique for Resistivity Measurements on Silicon", 《JOURNAL OF THE ELECTROCHEMICAL SOCIETY》 *
张志勤等: "8英寸薄层硅外延片的均匀性控制方法", 《半导体技术》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764296A (zh) * 2020-06-01 2021-12-07 嘉兴阿特斯技术研究院有限公司 电池的测试方法和装置、电子设备及计算机可读存储介质
CN113764296B (zh) * 2020-06-01 2023-08-22 嘉兴阿特斯技术研究院有限公司 电池的测试方法和装置、电子设备及计算机可读存储介质
CN112986685A (zh) * 2021-02-09 2021-06-18 西安奕斯伟硅片技术有限公司 单晶硅棒电阻率的测量方法及装置
CN112986685B (zh) * 2021-02-09 2023-11-10 西安奕斯伟材料科技股份有限公司 单晶硅棒电阻率的测量方法及装置

Also Published As

Publication number Publication date
CN110456152B (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
CN110456152A (zh) 一种外延层电阻率的测试方法、系统及终端设备
CN104515955A (zh) 恒定温度状态下电池剩余电量测量方法与系统
CN102508172A (zh) 电池电量的计算方法及装置、终端
CN104535933A (zh) 电池剩余电量测量方法与系统
CN108932217A (zh) 能耗统计的方法及装置
CN106019207A (zh) 一种电能计量校准方法
CN110470995B (zh) 电池剩余放电时间获取方法、系统及终端设备
CN101975920B (zh) 一种电子器件可靠性的检测方法及系统
CN110174633A (zh) 一种器件参数的测量方法、系统及终端设备
Liu et al. Characterization of aging mechanisms and state of health for second-life 21700 ternary lithium-ion battery
CN101907657B (zh) 探针电阻的检测方法
CN114325407A (zh) 电池自放电测试方法、装置、设备及计算机存储介质
WO2022047767A1 (zh) 一种电池电量的检测方法、装置及便携式电子设备
CN110850296A (zh) 一种评估电池健康度的方法和装置
US9310396B2 (en) Apparatus and methods of measuring minority carrier lifetime using a liquid probe
CN116593754A (zh) 一种基于宽频带大量程电流传感器的测量方法及装置
CN113764296B (zh) 电池的测试方法和装置、电子设备及计算机可读存储介质
CN109407039A (zh) 智能电表及其系统、自诊断方法和故障检测方法
CN115656761A (zh) 少子扩散区厚度、反偏漏电的测定方法及相关设备
CN108520909B (zh) 太阳能电池硅片的氧化钝化方法及终端设备
Schütze et al. Extended analysis of capacitance–voltage curves for the determination of bulk dopant concentrations of textured silicon solar cells
CN103424702B (zh) 一种识别厚薄电池的方法及电子设备
CN110068716A (zh) 窃电检测方法及装置
Yang et al. Characterization and Modeling of Zener Diode Breakdown Voltage Mismatch
CN117388626B (zh) 基于分布式电源的配电网多元负荷动态平衡状态检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant