CN86108395A - 用阳极化硅内层的开槽和氧化形成的半导体隔离 - Google Patents

用阳极化硅内层的开槽和氧化形成的半导体隔离 Download PDF

Info

Publication number
CN86108395A
CN86108395A CN86108395.4A CN86108395A CN86108395A CN 86108395 A CN86108395 A CN 86108395A CN 86108395 A CN86108395 A CN 86108395A CN 86108395 A CN86108395 A CN 86108395A
Authority
CN
China
Prior art keywords
mentioned
layer
ground floor
internal layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN86108395.4A
Other languages
English (en)
Other versions
CN1008579B (zh
Inventor
埃尔顿·杰·佐伦斯基
拉尔夫·斯·基恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN86108395A publication Critical patent/CN86108395A/zh
Publication of CN1008579B publication Critical patent/CN1008579B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

制备隔离的半导体材料岛的方法。在N型硅基片10上均匀生长了重掺杂的厚度在0.5～5微米间的N+材料的外延层34在其上生长轻掺杂的N-外延层14，通过该层蚀刻出槽24，26并视第一层的厚度来决定使槽进入重掺杂N+层还是下层基片。用阳极氧化溶液30使槽内重掺杂层阳极氧化并使N+内层变成多孔硅，再使多孔硅内层34氧化为隔离的硅氧化物内层以形成N-外延岛28，通过隔离内层34使垂直向与基片隔离，水平向与其它岛隔离。

Description

本发明有关半导体结构和制造该结构方法的改进，尤其是有关在半导体基片上制备隔离的半导体区域的工艺。
许多在半导体基片上面或内部制造隔离的岛，槽路或者槽的工艺是众所周知的。最近的发展集中于重掺杂半导体内层的阳极氧化以莸得在半导体岛区下面或周围的电隔离。阳极氧化隔离工艺的例子在霍姆斯特朗（R.P.Homstrom）等人在《应用物理通讯》1983年2月15日的第42卷第4册所发表的题为“用氧化的多孔硅的高度选择和自停止生长的完全介质隔离”一文中和卡佐·爱梅（Kazuo    lmai）等人在1981年《国际电子仪器会议》（IEDM）第376页发表的题为“多孔氧化硅的全隔离技术和它在大规模集成方面的应用”一文中描述了。上述两工艺都用离子注入以在基片表面下方形成重掺杂的内层，并且在基片表面和内层之间延伸形成重掺杂的间隔层，以在重掺杂区域内限定是未掺杂或轻掺杂半导体材料的岛。以后的结构的阳极氧化处理使重掺杂间隔层和内层转变成多孔硅，而未受阳极氧化处理影响的其余岛区和硅基片没有变化。阳极氧化处理后，基片被暴露在氧化环境中，使多孔间隔层和内层变成硅氧化物以提供包围和分隔岛区的电隔离。
然而，离子注入方法具有缺点。在注入过程中，内层横断面上形成了一杂质浓度梯度;这就降低了后来的阳极氧化处理的控制，最终导致了内层中生长不均匀孔。更主要的是，因为考虑到能量的情况，很难控制在基片的表面下面的很深处注入高浓度离子的精确度和均匀性。不均匀掺杂材料的氧化导致了氧化物生长的变化，即内层的厚度的变化。这样，能导致基片变形。围绕每个岛区注入的分隔层成为到内层的唯一通道，并进一步限制了可被阳极化或氧化的内层的横向距离。因此，限制了所能获得的隔离内层结构的氧化物的浓度。
克服注入内层的缺点的一种工艺是形成埋层，即先在基片上生长一重掺杂材料的外延层，然后在重掺杂材料上生长较轻掺杂的附加层半导体材料。因为生长了埋层，而不是注入的，所以可仔细地控制掺杂物的浓度以莸得所需的浓度，从而消除了层中的杂质梯度。这种方法在1984年10月31日同时递交的相关待批美国专利申请号为666，698和666，942中描述了，上述二次申请都转让给了与本案同一个受让人，可作此案背景技术参考。
然而，人们已发现，阳极氧化处理中电流密度的控制在因为侧壁和内层的相对结构大小的其它原因中是很难加以控制的。这导致了后道的氧化处理中，莸得一致孔尺寸很困难，并最终形成围绕岛区的不均匀区域。
根据上面所述并参照本发明，用一个隔离的半导体岛结构和生成该结构的方法，实质上减少或消除了上述的缺点。
根据本发明的一个主要的方面，提供了一种生成隔离半导体区域的方法。该方法首先采用上述申请案666，698和666，942的工艺，在N型硅基片上生长一重掺杂的N+外延层以成为隔离内层，接着在该层上生长一轻掺杂的外延上层。然后，由活性离子蚀刻轻掺杂上层形成一深的孔或槽，该孔或槽至少被蚀刻至重掺杂内层，甚至在某些情况下至基片，以能使内层直接暴露在阳极化处理或氧化处理的环境中。然后该结构被置于电流密度被控制的电介槽中，阳极氧化处理一段时间，足以使重掺杂N+外延层阳极氧化变成具有均匀孔隙的多孔硅。在阳极氧化步骤完成以后，该结构被置于氧化环境中，使多孔内层完全被氧化而变成氧化硅。
在工艺中的此时，在硅氧化物隔离层上已形成轻掺杂外延上层的隔离的岛区，并被槽限定在它们的边缘上。在本发明的最佳实施例中然后用硅氧化物填充槽，以隔离轻掺杂的上层岛区的边缘和其底部。
下面参照附图进一步说明本发明的其它特征和优点，其中：
图1 是在半导体基片上生长有N+重掺杂层的半导体基片的截面图;
图2    是包括一附加轻掺杂上部外延层的图1结构的截面图;
图3 是根据本发明通过轻掺杂的上部外延层和下面部分进入重掺杂N+内层生成的槽的截面图;
图4 是描述由阳极氧化N+内层形成的多孔内层生长的半导体结构的截面图;
图5    是内层被氧化处理后变成二氧化硅的半导体结构的截面图;
图6    是由二氧化硅沉积在槽内具有掩模的半导体结构的截面图;
图7    是平面化处理后半导体结构的截面图。
在各个附图中，同样的参考数字代表同一个或相应部分。同样在图中各部分的大小和尺寸被放大或改变，目的是为了说明的方便。
现参见图1，示出了在其上将生长其它半导体材料层的半导体基片10，基片10可以是根据常用的工艺制备的（100）取向的N型硅单晶基片。重掺杂的N+第一层12是外延生长在基片10上。今后将转变成一个隔离氧化物内层的层12，可通过掺杂产生。例如，用砷，一种N型杂质，其浓度为每立方厘米大约1×1018到1×1019个原子的范围。层12可生长为实际所需的任何深度或者厚度，以达到例如是特殊的击穿电压或者对于本领域技术人员是明显的其它目的。例如，层12的厚度可以是0.5～5微米。
可以理解到，通过外延生长重掺杂N+材料的层12，而不是用注入或扩散工艺，可以获得任何实际需要的厚度，而不会损害杂质浓度的一致性或掺杂梯度。另一个优点是外延工艺在层12和基片10之间产生一具有清晰限定界面13的重掺杂层。
现参见图2，接着在N+内层12上形成第二层14，同样上层14是采用常用的外延生长工艺形成的，其生长的深度足以在其中制备各种半导体器件，例如，制备晶体管，这对于本领域技术人员是显而易见的。上层14可以是用一定浓度的砷生长的，例如用每立方厘米小于5×1016个原子的浓度，以构成轻掺杂的N-层。这样，作为以后形成有源器件（图中没有画出）的基础，上层14具有大约1欧姆-厘米的电阻率。此外，上层14可根据需要生长成厚度大约是0.5～3微米。然而，与现有技术相对比，上层12和14的生成，其厚度可以根据需要而定，而不影响N+内层12的阳极化和氧化处理。一掩横可以包括复合层15和16（如果需要），其在N-外层14上形成，使下面将要阐述的槽、孔可形成在结构中。掩模结构和工艺对于本领域的人来说是熟知的，在此就不详细说明了。
现参见图3，然后槽24和26被蚀刻通过上部N+外延层14进入N+内层12。另一方面，孔（图中没画）用同样效能可以在上层14中形成，并延伸进入内层12。形成槽24和26的一种工艺是把暴露的区域20和22进行本行业众所周知的活性离子蚀刻（RIE）工艺，该工艺非均质地除去直接在无掩模的区域20和22下面的N-上层14。现已经发现活性离子蚀刻处理对于湿蚀刻工艺时较好，因为轻掺杂的上层14的横向腐蚀没有发生，或者可以被控制，同样，活性离子蚀刻工艺不能显示出湿蚀刻工艺的均质特性。活性离子蚀刻工艺继续进行直到碰到重掺杂的N+内层12为止;或者为本技术领域专业人员所理解的，根据层12的厚度，根据对所形成的隔离层的一致孔隙度的应用和需要，正如下面要详细讨论的，蚀刻过程直到遇到基片10才停止。通过仔细控制活性离子蚀刻工艺，形成的槽24和26其具有很小角度或斜度的侧壁，如图所示。
为了在由材料28形成的半导体岛区之间提供足够的介电隔离，槽24和26可以是大约2微米宽。如果需要的话，槽可以制得更窄，以节省半导体基片的空间，并适应大量的隔离的岛。从图3可以看到，由于半导体结构开槽下部进入到重掺杂的N+内层12，内层的侧壁部分被暴露出来。通入重掺杂N+内层12便于进行下面将讨论的阳极氧化工艺。
现参见图4，示出了半导体结构被侵入了电介液30中，根据本发明，槽24和26允许电介液30直接接触N+内层12的暴露的侧壁部分。因为新的电介液能迅速在N+内层12的侧壁部分起作用，因此N+内层12阳极氧化变得更为方便。这是与现有技术半导体阳极氧化处理工艺对比，其中，到达内层的阳极氧化处理溶液首先垂直通过半导体材料形成的岛的侧壁。在与侧壁的硅材料反应后到达内层以前，阳极氧化溶液已是部分或完全耗尽，引起在外延岛区28下面的N+层成为极度多孔，甚至被电解抛光。
电解液30包括氢氟酸和水，已经发现，用重量比为10%到49%的电解液，氢氟酸产生对重掺杂N+内层12合适的阳极氧化。
为了阳极氧化重掺杂的N+内层12，在电解液30中加以电压（图中没画）控制加到溶液30上的电压，以保持在重掺杂区域12内的电流密度基本上为常数。在半导体结构开槽的一边的电解液上加以负电压，而在该结构的基片10的一边的电解液30上加以较大的正电压，由于阳极氧化所加的电压的极性，电流的流向按箭头32的方向。
根据众所周知的半导体阳极氧化的原理，重掺杂的N+内层12变成多孔硅34，并有均匀的孔隙度。但轻掺杂的第二层14和基片10基本上保持未受影响。对于本领域技术人员来说，可以理解到由上述的处理而得到的孔的尺寸将取决于所用电解液的浓度、电流密度和所用材料的掺杂程度。其中，各个因素都可以变化，取决于所需的用途和结构。还可以理解到，因为电解液30接近于区域26下面的区域，正如下讨论的，电流密度在阳极氧化处理过程中可以很容易地控制，使之成为常数，这是因为电解液不会耗尽。阳极氧化的区域因而可被设计成为相对恒定的截面区域。
通过对阳极氧化工艺的控制，所以大约45%～55%的N+内层12保留是N+硅材料，留下的体积包括根据阳极氧化电流方向纵向排成的孔36，一般取向按图4中所示的方向。因为重掺杂N+内层12的电阻率既低于轻掺杂的第二层14的电阻率或基片10的电阻率，所以电流集中在内层12中。于是，重掺杂的N+内层12直接在槽下方和水平沿内层12完全阳极氧化。与现有技术的对比，根据槽24和26的位置和尺寸，阳极氧化的层12的截面区域可以加以控制。这样，例如现有技术中的阳极氧化先是从侧壁开始到N-层26的下面的区域，其横截面是变化的，从而引起电流密度变化，所以电流密度难以控制。这个困难在电解液与侧壁材料反应以后圆角（rounding the corner）到底层区以前电解液耗尽而加重。通过提供槽24和26，新的电解液被引入同材料接触起反应，并控制截面区域，因此，在阳极氧化处理过程中能够精确控制电流密度。
现参见图5，它表示在多孔硅34被氧化以形成隔离的内层38后的半导体结构。为制成这种结构，通过在该领域内公知的氧化环境中暴露多孔硅内层34，而使其转变成二氧化硅隔离层38，因为多孔硅具有较高的表面区域，所以多孔硅内层34的氧化率远高于无孔的N-外延岛28。外延岛28的上表面根据需要用氧化物掩模层16保护，防止氧化作用。因为在氧化处理中，N+多孔硅34被消耗掉并且其体积膨胀进入上面图4所描述的孔36内。由于阳极氧化处理去掉了内层12中大约45%-55%N+硅，留下的N+硅在氧化中被消耗掉并完全以二氧化硅38充填内层空间。
同样，在内层12的氧化处理过程中，在N-外延第二层14的槽的侧壁上生成氧化物沉积物40，因为块状硅的膨胀率小于多孔硅的膨胀率，所以在接近24和26的开口处，硅氧化物沉积40的横向生长较宽。相应地，因为槽的侧壁是如前面描述的向顶面呈锥形的，在那里硅氧化物的过度生长导致了大体上是具有垂直侧壁的槽，因为二氧化硅对电流具有很高的阻抗，所以内层38在轻掺杂外延岛28和基片10之间提供了极好的隔离。
如图6所示，N-外延岛28的隔离是通过用介电隔离材料最好是二氧化硅41填充槽24和26来实现的。槽氧化物41与侧壁氧化物40（图5所示）合并在一起形成包围岛28的均匀质的隔离。另一方面，可用氧化物回流工艺用电解隔离材料来填充槽24和26，在氧化物回流工艺中，用低压化学气相沉积方法在半导体结构上沉积磷或硼-磷硅氧化物掺杂层。磷层敷形地涂在结构上。接着半导体结构被加热到900℃到1000℃的温度，直到掺杂的氧化物变成粘稠状和流体以充填槽的空隙时。可以理解到槽24和26很容易通过其它众所周知的工艺用其它介电材料填充。例如本领域的技术人员可以理解到的，用多晶硅材料填充槽24和26以提供在N-外延岛28之间的横向隔离。
槽24和26的敷形重填会导致不规则的上表面（图中没画出），如果需用平面化处理以为以后的掩横或金属化图形提供合适的平整表面的话，可用常用的平面化处理工艺。例如用具有同槽氧化物41差不多蚀刻率的光致抗蚀剂，并向下蚀刻上述二材料，直到氧化物平面与N-外延岛的顶部高低一致如图7所示。
图7表示了根据本发明的最后结构，其具有一均匀二氧化硅的内层38和横向包围外延岛28的充填氧化物的侧壁区域41，因为内层38最初就是均匀掺杂的外延层，所以相应的二氧化硅的生长深度和密度也是均匀的。同现有技术的阳极氧化工艺相比这就防止了由于在内层中硅氧化物不均匀构造或膨胀而对上层和基片产生变形和破坏。
因此，根据本发明，通过用半导体材料的外延生长在基片上生成内层，可形成实际上所需的任何厚度的均匀掺杂的内层。此外，不管上部N-层的深度如何，可在重掺杂的内层中生成孔或者槽以适于横向阳极氧化至以前不能达到的程度。
尽管已详细说明了本发明的最佳实施例，但可以理解到不同的变形，替换和改造。例如调整多孔层以实现最佳的后道隔离氧化处理。这些如后面的权利要求所限定的不违背本发明的精神和范围的变化，对于本领域技术人员来说，是显而易见的。

Claims (10)

1、一种在基片上制备一隔离的半导体岛的方法，包括下列步骤：
在上述基片上生长第一掺杂的半导体材料外延层；
在上述的第一层上生长第二半导体材料的外延层，上述的第二层的掺杂物浓度小于上述第一层的掺杂物浓度；
通过上述第二层生成一孔，该孔围绕上述第二层的一部分并延伸到所述的第一层；
把第一层暴露在所述的孔中的阳极氧化溶液中，使上述的第一层变成多孔的半导体材料；及
把上述的多孔半导体材料暴露在氧化环境中，使上述多孔的半导体材料变成一隔离材料。
2、如权利要求1所述的方法，其特征在于进一步包括用隔离的材料填充上述的孔。
3、如权利要求2所述的方法，其特征在于上述的孔是被包含硅氧化物的材料填充。
4、如权利要求1所述的方法，其特征在于生长上述的第一外延层的步骤包括生长一重掺杂层。
5、如权利要求4所述的方法，其特征在于上述的第一掺杂层生长的厚度大约0.5～5微米。
6、如权利要求1所述的方法，其特征在于生长第二外延层的步骤是通过在上述的第一层上生长一半导体材料的外延层，该第一层具有约每立方厘米5×1018到1×1019原子的掺杂浓度。
7、如权利要求6所述的方法，其特征在于上述的第二掺杂层生长约4微米的厚度。
8、一种在N型硅基片内制备隔离的半导体岛的方法，包括下列步骤;
在上述基片上外延生长一均匀掺杂硅的第一层，上述的第一层具有-N型杂质浓度足以经过阳极氧化作用使该层变成多孔材料。
在第一层上外延生长第二硅层，所述的第二层具有一N型杂质浓度，该浓度不足以通过阳极氧化作用使它变成多孔材料。
穿过所述第二层到第一层形成一槽，所述的槽形成第二层的一个岛;
使阳极氧化液在所述槽中直接直触第一层，以阳极氧化上述的第一层以形成上述第一层材料的均匀孔隙度的多孔硅。
氧化处理上述第一层的多孔硅，上述多孔硅变成硅氧化物以电隔离上述的基片与上述的岛;并
用隔离材料填充上述槽。
9、如权利要求8所述的方法，其特征在于用隔离材料填充上述槽的步骤中包括用硅氧化物填充上述槽。
10、如权利要求9所述的方法，其特征在于生成的第一层的厚度界于0.5～5微米之间。
CN86108395A 1985-12-17 1986-12-08 用阳极化硅内层的开槽和氧化形成的半导体隔离 Expired CN1008579B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US81000185A 1985-12-17 1985-12-17
US810,001 1985-12-17

Publications (2)

Publication Number Publication Date
CN86108395A true CN86108395A (zh) 1987-09-16
CN1008579B CN1008579B (zh) 1990-06-27

Family

ID=25202718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN86108395A Expired CN1008579B (zh) 1985-12-17 1986-12-08 用阳极化硅内层的开槽和氧化形成的半导体隔离

Country Status (4)

Country Link
EP (1) EP0226091A3 (zh)
JP (1) JPS62156832A (zh)
KR (1) KR870006823A (zh)
CN (1) CN1008579B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1103497C (zh) * 1997-10-16 2003-03-19 国际商业机器公司 使用局部选择氧化在绝缘体上形成的体硅和应变硅
CN100391826C (zh) * 2005-09-09 2008-06-04 华东师范大学 一种硅的微通道制作方法
CN100416792C (zh) * 2003-09-30 2008-09-03 国际商业机器公司 一种制造硅绝缘体衬底结构的方法
CN103247516A (zh) * 2012-02-08 2013-08-14 郭磊 一种半导体结构及其形成方法
CN103247724A (zh) * 2012-02-08 2013-08-14 郭磊 一种半导体结构及其形成方法
CN103390575A (zh) * 2013-08-01 2013-11-13 上海集成电路研发中心有限公司 一种全隔离结构的制作方法
CN105609544A (zh) * 2015-12-22 2016-05-25 杭州士兰微电子股份有限公司 绝缘隔离半导体器件及其制造方法
CN110456152A (zh) * 2019-07-08 2019-11-15 河北普兴电子科技股份有限公司 一种外延层电阻率的测试方法、系统及终端设备

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907446A (en) * 1988-02-24 1990-03-13 Mitsubishi Denki Kabushiki Kaisha Flow sensor incorporating a thermoresistor
DE4331798B4 (de) * 1993-09-18 2004-08-26 Robert Bosch Gmbh Verfahren zur Herstellung von mikromechanischen Bauelementen
JPH0864674A (ja) * 1994-08-04 1996-03-08 Lg Semicon Co Ltd 半導体素子の絶縁方法
JP2000058802A (ja) 1998-01-13 2000-02-25 Stmicroelectronics Srl Ｓｏｉウェハの製造方法
EP0957515A1 (en) 1998-05-15 1999-11-17 STMicroelectronics S.r.l. Method for manufacturing an SOI wafer
IT1306182B1 (it) * 1999-08-02 2001-05-30 Shine Spa Procedimento per la anodizzazione selettiva in due fasi di uno stratodi semiconduttore per la formazione di silicio poroso.
IT1306181B1 (it) * 1999-08-02 2001-05-30 Shine Spa Procedimento per la formazione di strutture di diversa conduttivita'presentanti una regione di transizione iperfina, ai fini della
DE69941456D1 (de) 1999-12-31 2009-11-05 St Microelectronics Srl Herstellungsverfahren eines SOI Wafers
AU781761B2 (en) 2000-03-09 2005-06-09 Interuniversitair Micro-Elektronica Centrum (Imec) Method for the formation and lift-off of porous silicon layers
US6964732B2 (en) 2000-03-09 2005-11-15 Interuniversitair Microelektronica Centrum (Imec) Method and apparatus for continuous formation and lift-off of porous silicon layers
EP1132952B1 (en) * 2000-03-10 2016-11-23 Imec Method for the formation and lift-off of porous silicon layers
TW556311B (en) * 2001-07-31 2003-10-01 Infineon Technologies Ag Method for filling trenches in integrated semiconductor circuits
EP2280412A3 (en) * 2002-11-29 2011-02-16 STMicroelectronics S.r.l. Semiconductor substrate comprising at least a buried insulating cavity
BE1025681B1 (fr) * 2018-03-23 2019-05-28 Universite Catholique De Louvain Procédé de traitement d'un substrat et dispositif de circuit intégré
WO2020254499A1 (en) * 2019-06-21 2020-12-24 Infineon Technologies Austria Ag Method of manufacturing semiconductor chips having a side wall sealing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3954523A (en) * 1975-04-14 1976-05-04 International Business Machines Corporation Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation
JPS58192344A (ja) * 1982-05-07 1983-11-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
FR2564241B1 (fr) * 1984-05-09 1987-03-27 Bois Daniel Procede de fabrication de circuits integres du type silicium sur isolant
EP0225519A3 (en) * 1985-12-06 1989-12-06 Texas Instruments Incorporated High definition anodized sublayer boundary

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1103497C (zh) * 1997-10-16 2003-03-19 国际商业机器公司 使用局部选择氧化在绝缘体上形成的体硅和应变硅
CN100416792C (zh) * 2003-09-30 2008-09-03 国际商业机器公司 一种制造硅绝缘体衬底结构的方法
CN100391826C (zh) * 2005-09-09 2008-06-04 华东师范大学 一种硅的微通道制作方法
CN103247516A (zh) * 2012-02-08 2013-08-14 郭磊 一种半导体结构及其形成方法
CN103247724A (zh) * 2012-02-08 2013-08-14 郭磊 一种半导体结构及其形成方法
CN103390575A (zh) * 2013-08-01 2013-11-13 上海集成电路研发中心有限公司 一种全隔离结构的制作方法
CN105609544A (zh) * 2015-12-22 2016-05-25 杭州士兰微电子股份有限公司 绝缘隔离半导体器件及其制造方法
CN105609544B (zh) * 2015-12-22 2019-05-03 杭州士兰微电子股份有限公司 绝缘隔离半导体器件及其制造方法
US10297662B2 (en) 2015-12-22 2019-05-21 Hangzhou Silan Microelectronics Co., Ltd. Dielectrically isolated semiconductor device and method for manufacturing the same
CN110456152A (zh) * 2019-07-08 2019-11-15 河北普兴电子科技股份有限公司 一种外延层电阻率的测试方法、系统及终端设备

Also Published As

Publication number Publication date
EP0226091A2 (en) 1987-06-24
EP0226091A3 (en) 1989-09-13
CN1008579B (zh) 1990-06-27
KR870006823A (ko) 1987-07-14
JPS62156832A (ja) 1987-07-11

Similar Documents

Publication Publication Date Title
CN86108395A (zh) 用阳极化硅内层的开槽和氧化形成的半导体隔离
EP0345380B1 (en) Manufacture of a semiconductor device
Kern Chemical etching of silicon, germanium, gallium arsenide, and gallium phosphide
CA1139017A (en) Process for making large area isolation trenches
DE4300806C1 (de) Verfahren zur Herstellung von vertikalen MOS-Transistoren
EP0296348B1 (de) Ätzverfahren zum Erzeugen von Lochöffnungen oder Gräben in n-dotiertem Silizium
KR100192186B1 (ko) 다공성 실리콘 트렌치 및 캐패시터 구조
US4729006A (en) Sidewall spacers for CMOS circuit stress relief/isolation and method for making
US7646061B2 (en) Power semiconductor component with charge compensation structure and method for producing the same
EP0098374B1 (en) Isolated dielectric structure for integrated circuits and method for fabricating such structure
Miller Lateral p‐n junction formation in GaAs molecular beam epitaxy by crystal plane dependent doping
TWI263282B (en) High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation
US4168999A (en) Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques
WO2002099889A9 (en) Trench schottky rectifier
DE2224634A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
Parkhutik et al. Kinetics and mechanism of porous layer growth during n-type silicon anodization in HF solution
DE102017102127A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
US4554059A (en) Electrochemical dielectric isolation technique
KR910009782B1 (ko) 분리 반도체 디바이스 구조 제조방법 및 그 구조
EP0042698A2 (en) Semiconductor device
DE102011010112A1 (de) Struktur und Verfahren zur Formgebung eines Grabenbodens in Silizium nach der Oxidation
WO2024021977A1 (zh) 沟槽栅功率mosfet及其制造方法
CN108336016A (zh) 半导体器件沟槽内场板埋层终端结构及制造方法
US3961353A (en) High power semiconductor device
CN1146827A (zh) 半导体器件及生产工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
C14 Grant of patent or utility model
C17 Cessation of patent right