CN103247516A - 一种半导体结构及其形成方法 - Google Patents
一种半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN103247516A CN103247516A CN2012100278094A CN201210027809A CN103247516A CN 103247516 A CN103247516 A CN 103247516A CN 2012100278094 A CN2012100278094 A CN 2012100278094A CN 201210027809 A CN201210027809 A CN 201210027809A CN 103247516 A CN103247516 A CN 103247516A
- Authority
- CN
- China
- Prior art keywords
- substrate
- semiconductor layer
- crystal semiconductor
- described substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 210
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 156
- 239000000463 material Substances 0.000 claims abstract description 41
- 230000007797 corrosion Effects 0.000 claims abstract description 22
- 238000005260 corrosion Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000013078 crystal Substances 0.000 claims description 105
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000006056 electrooxidation reaction Methods 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 238000009825 accumulation Methods 0.000 claims description 9
- 150000001875 compounds Chemical group 0.000 claims description 9
- YBNMDCCMCLUHBL-UHFFFAOYSA-N (2,5-dioxopyrrolidin-1-yl) 4-pyren-1-ylbutanoate Chemical compound C=1C=C(C2=C34)C=CC3=CC=CC4=CC=C2C=1CCCC(=O)ON1C(=O)CCC1=O YBNMDCCMCLUHBL-UHFFFAOYSA-N 0.000 claims description 8
- 229910004613 CdTe Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 claims description 8
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 229910010093 LiAlO Inorganic materials 0.000 claims description 6
- 229910003465 moissanite Inorganic materials 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 230000012010 growth Effects 0.000 abstract description 43
- 239000010409 thin film Substances 0.000 abstract description 7
- 238000000151 deposition Methods 0.000 abstract description 2
- 230000035882 stress Effects 0.000 description 16
- 239000010408 film Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 229910052984 zinc sulfide Inorganic materials 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 230000008901 benefit Effects 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 206010040844 Skin exfoliation Diseases 0.000 description 6
- 230000035618 desquamation Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 239000002537 cosmetic Substances 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 230000007773 growth pattern Effects 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- 238000006557 surface reaction Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
- Weting (AREA)
Abstract
本发明提出一种半导体结构及其形成方法，该形成方法包括步骤：提供衬底；在衬底之上形成第一单晶半导体层；刻蚀第一单晶半导体层以形成多个开口；从多个开口对第一单晶半导体层刻蚀以形成多个孔或槽，多个孔或槽延伸至衬底顶部表面或内部；通过多个孔或槽对衬底进行腐蚀处理以使衬底的顶部形成多孔结构；以及淀积单晶半导体材料，以在第一单晶半导体层之上形成第二单晶半导体层。该方法能够降低单晶半导体的位错密度，避免热失配导致龟裂，提高薄膜生长质量，有利于降低成本和后期衬底剥离。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
近年来，随着半导体技术的发展，把不同种类的异质材料集成到一个衬底上越来越引起关注，功率半导体器件，光电器件，高速逻辑器件等不同的应用往往需要不同的半导体材料，如功率半导体器件从击穿电压角度考虑需要大禁带宽度的SiC，GaN材料，光电器件则需要直接禁带半导体的GaAs，GaN等材料，高速逻辑器件则需要用到SiGe等半导体材料，为了能在一个芯片上实现更复杂的功能就需要在同一个衬底上得到高质量的异质半导体材料，而这些材料在很多性质方面与衬底材料有着很大的差别，如晶格结构与晶格常数的差别会造成很高的位错密度，严重影响制备出的器件的性能；热膨胀系数的差别会导致衬底上外延的异质材料膜在生长过程或冷却过程中龟裂，甚至导致整个晶圆碎裂。因此就迫切需要开发一种能在不同衬底上异质外延其他半导体材料的技术。例如在半导体产业普遍使用的Si衬底上异质外延高质量的III-V族和SiC材料，就可以实现高速逻辑电镀路和光电器件以及功率器件的全集成，大大拓宽其应用范围，降低其成本。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。
为此，本发明的一个目的在于提出一种半导体结构的形成方法，该方法具有形成的薄膜质量高、工艺简单易于实现的优点。
本发明的另一个目的在于提出一种半导体结构，该半导体结构具有位错密度小、成本较低的优点。
本发明提出的一种半导体结构的形成方法，包括以下步骤：提供衬底；在所述衬底之上形成第一单晶半导体层；刻蚀所述第一单晶半导体层以形成多个开口；从所述多个开口对所述第一单晶半导体层刻蚀以形成多个孔或槽，所述多个孔或槽延伸至所述衬底顶部表面或内部；通过所述多个孔或槽对所述衬底进行腐蚀处理以使所述衬底的顶部形成多孔结构；以及淀积单晶半导体材料，以在所述第一单晶半导体层之上形成第二单晶半导体层。
根据本发明实施例的半导体结构形成方法具有衬底可采用低成本材料(比如硅片)、可释放热失配形成的应力，薄膜质量高、工艺简单易于实现等优点。在该实施例中，通过多孔结构可以有效地释放由于热失配所引起的应力，从而利于制备大尺寸的单晶半导体材料，例如可以获得厚度很厚(数十微米以上)、直径大(基片尺寸可达8-12英寸甚至18英寸)的第二单晶半导体层。更为重要的是，在本发明的实施例中，多孔结构是在形成第一单晶半导体层之后形成的，避免了直接在多孔结构上外延异质材料的诸多不利因素，因此能够保证多孔结构与第一单晶半导体层之间良好的界面，同时保证第一单晶半导体层的生长质量，在高质量的第一单晶半导体层的基础上，可以外延出高质量的第二单晶半导体层。
在本发明的一个实施例中，所述衬底具有图形化表面。
在本发明的一个实施例中，所述衬底为Si、SiGe、SiC、GaAs、Ge、GaN、GaP、InP、Ga2O3、Al2O3、AlN、ZnO、LiGaO2、LiAlO2中的一种。
在本发明的一个实施例中，当所述衬底为导电衬底时，所述腐蚀处理为电化学腐蚀处理；当所述衬底为不导电衬底时，所述腐蚀处理为湿法腐蚀处理。
在本发明的一个实施例中，还包括：对所述衬底注入不同类型和/或不同浓度的掺杂元素，以在所述衬底顶部形成多个刻蚀阻挡结构。
在本发明的一个实施例中，所述单晶半导体为IV族半导体Ge、SiGe、SiC或III-V族半导体GaN、InGaN、AlN、GaAs、GaP、AlGaInP或II-VI族半导体ZnO、Ga2O3、ZnS、ZnSe、PbSe、CdS、CdTe中的一种或多种组合。
在本发明的一个实施例中，当所述衬底为Si时，还包括：在所述衬底顶部表面形成所述多孔结构后，通入含氧或含氮的气体以使所述多孔结构发生反应变质并形成隔离层。在本发明的优选实施例中，这种隔离层为氧化硅或氮化硅，一方面可以使得单晶的Si变为非晶的氮化硅，而非晶的氮化硅则更利于释放热失配应力，另一方面可以用于在器件制作(比如LED器件)后期将硅片衬底与第一单晶半导体层剥离并对硅片重复利用。
在本发明的一个实施例中，所述第一单晶半导体层为多层复合结构。
在本发明的一个实施例中，还包括：将所述衬底通过刻深槽的方法划分为多个区域以防止大面积范围的应力积累。
本发明提出的一种半导体结构，包括：衬底，所述衬底顶部表面为多孔结构；形成在所述衬底之上的第一单晶半导体层，其中，所述第一单晶半导体层具有多个开口；多个孔或槽，所述多个孔或槽通过所述第一单晶半导体层上的所述多个开口延伸至所述衬底顶部表面或内部；以及形成在所述第一单晶半导体层之上的第二单晶半导体层，其中，所述第二单晶半导体层填充所述多个孔或槽的顶部，且与所述多个孔或槽中所述第一单晶半导体层的暴露部分相连。
根据本发明实施例的半导体结构具有位错密度小、可释放热失配引起的应力、薄膜质量高、成本较低等优点。
在本发明的一个实施例中，所述衬底具有图形化表面。
在本发明的一个实施例中，所述衬底为Si、SiGe、SiC、GaAs、Ge、GaN、GaP、InP、Ga2O3、Al2O3、AlN、ZnO、LiGaO2、LiAlO2中的一种。
在本发明的一个实施例中，当所述衬底为导电衬底时，所述衬底顶部表面的多孔结构由电化学腐蚀处理得到；当所述衬底为不导电衬底时，所述衬底顶部表面的多孔结构由湿法腐蚀处理得到。
在本发明的一个实施例中，所述衬底还包括多个刻蚀阻挡结构，所述多个刻蚀阻挡结构通过对所述导电衬底注入不同类型和/或不同浓度的掺杂元素来实现。在本发明的一个实施例中，所述单晶半导体为IV族半导体Ge、SiGe、SiC或III-V族半导体GaN、InGaN、AlN、GaAs、GaP、AlGaInP或II-VI族半导体ZnO、Ga2O3、ZnS、ZnSe、PbSe、CdS、CdTe中的一种或多种组合。
在本发明的一个实施例中，当所述衬底为Si时，还包括：所述多孔结构与含氧或含氮的气体以使所述多孔结构发生反应变质并形成隔离层。
在本发明的一个实施例中，所述第一单晶半导体层为多层复合结构。
在本发明的一个实施例中，所述衬底还具有多个深槽，所述衬底被划分为多个区域，以防止大面积范围的应力积累。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1-10为本发明实施例的半导体结构形成方法中间状态示意图；
图11为本发明实施例的一个半导体结构的示意图；
图12a为本发明实施例的另一个半导体结构的侧视图；以及
图12b为本发明实施例的另一个半导体结构的俯视图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
本发明提出了一种半导体结构的形成方法，图1-10为半导体结构形成方法的一个实施例的中间状态示意图。
如图1-10所示，一种半导体结构的形成方法包括以下步骤：
步骤S101，如图1所示，提供衬底100。
在本发明的一个实施例中，衬底100具有图形化表面，例如具有图形化结构的Si或具有图形化结构的蓝宝石衬底(PSS)，这种图形化结构有利于降低外延层中的位错密度，也有利于LED的出光。
在本发明的一个实施例中，衬底100可为Si、SiGe、SiC、GaAs、Ge、GaN、GaP、InP、Ga2O3、Al2O3、AlN、ZnO、LiGaO2、LiAlO2中的一种。优选地，衬底100为Si，Si衬底廉价易得，易于掺杂，同时易于发生反应生成异质的隔离层。
可选地，对衬底100进行不同类型和/或不同浓度的掺杂处理，以使衬底100具有多个腐蚀阻挡结构1001。更加优选的，衬底100进行不同类型和/或不同浓度的掺杂处理，以使衬底100顶部形成大面积的被腐蚀区1002。设法形成多个腐蚀阻挡结构1001和被腐蚀区1002，从而使得在后续的腐蚀步骤中，可以以横向腐蚀为主。具体地，如图2所示，以p型Si衬底为例，可以先采用离子注入等方法对衬底100进行局部n型掺杂，以使衬底100顶部表面下方一定深度位置形成多个n型的腐蚀阻挡结构1001；随后在衬底顶部表面较浅位置进行p型重掺杂，形成大面积的被腐蚀区1002；衬底的底部区1000保持不变。需要说明的是，该实施例仅作为示例的方便而非发明的限定，在具体工艺中亦可采用其他不同类型和/或不同浓度的掺杂方法，只需要使不同区域在腐蚀处理时，其被腐蚀速率V满足“V1002＞V1000≥V1001”条件即可。
步骤S102，如图3所示，在衬底100上形成第一单晶半导体层200。
在本发明的一个实施例中，第一单晶半导体层200可为IV族半导体Ge、SiGe、SiC或III-V族半导体GaN、InGaN、AlN、GaAs、GaP、AlGaInP或II-VI族半导体ZnO、Ga2O3、ZnS、ZnSe、PbSe、CdS、CdTe中的一种或多种组合，比如AlN/GaN、GaAs/AlGaAs等多层组合。
在本发明的一个实施例中，第一单晶半导体层200可为多层复合结构。在本发明的实施例中，多层复合结构可为超晶格结构，或者呈现组分梯度分布(逐渐增大)的复合结构，比如Ge含量梯度分布的SiGe，或者GaN和AlN交替分布结构。
步骤S103，如图4所示，通过光刻和刻蚀工艺处理第一单晶半导体层200以形成多个开口，多个开口的位置应当与多个腐蚀阻挡结构1001在垂直方向上一一对应，然后这样原本整体的第一单晶半导体层200变多个第一单晶半导体结构(标号仍记200)。
步骤S104，如图5所示，从多个第一单晶半导体结构200之间的多个开口对衬底100进行刻蚀以形成多个孔或槽。可选地，各个孔或槽的深度大于该孔或槽的宽度。
步骤S105，如图6所示，通过多个孔或槽对衬底100进行腐蚀处理，以使衬底100的顶部表面形成多孔结构。
在本发明的一个实施例中，当衬底100为导电衬底时，腐蚀处理可为电化学腐蚀处理；或者，当衬底100为非导电衬底时，腐蚀处理可为湿法腐蚀处理。例如，对于Si衬底，可用电化学腐蚀获得多孔结构，腐蚀液为氢氟酸，通过控制Si衬底和第一单晶半导体层的电阻率，利用电阻率越低腐蚀越严重，使Si表面成为多孔结构而对第一单晶半导体层几乎没有腐蚀作用。为防止电化学腐蚀过深，可通过对衬底100的顶部表层不同区域进行不同类型和/或不同浓度的掺杂处理的方式，在被腐蚀区域底部形成一个腐蚀阻挡层，腐蚀阻挡层具有与腐蚀区域不同的导电类型和/或具有高的电阻率，可诱导电化学腐蚀横向扩展以在整个衬底表面形成多孔结构。对于非导电衬底用湿法腐蚀处理形成多孔结构时，可以先用离子注入、金属钝化等方式处理衬底表层，使表层局部区域的晶体结构损伤或变性，有助于采用金属辅助化学腐蚀法等方式形成多孔结构。
步骤S106，如图7所示，其中箭头表示通入反应气体。当所述衬底100为Si时，在腐蚀处理形成多孔结构之后，在高温条件下或者在较高温度的等离子体辅助处理环境中，通入含氧或含氮的气体，例如O2、H2O、NH3、N2、臭氧及等离子体氧或氮中的一种或多种，以使暴露在气体表面的多孔Si或SiGe发生反应变质为氧化硅或氮化硅，优选通NH3与底下的多孔Si或SiGe反应生成非晶的氮化硅，而上面的单晶氮化物半导体GaN、AlN等则不受影响，从而衬底100顶部的多孔结构变为异质的隔离层。需要说明的是步骤S106为可选步骤，当衬底100不为Si或SiGe时可以省略该步骤。该步骤生成的隔离层和衬底的材料不同，且为非晶态，一方面使得单晶的Si或SiGe变为非晶的氮化硅，而非晶的氮化硅则更利于释放热失配应力，另一方面这一层可以作为衬底剥离时的剥离层，方便地实现外延薄膜的转移和衬底的重复利用。
步骤S107，如图8-10所示，淀积单晶半导体材料，通过在多个孔或槽中第一单晶半导体层200的暴露部分进行横向生长，一段时间后，单晶半导体就会填充多个孔或槽，其后继续外延生长，最终在第一单晶半导体层200之上形成新淀积的第二单晶半导体层300。图中上方朝下的粗箭头表示沉积单晶半导体材料，下方半导体结构中的细箭头表示单晶半导体材料在半导体结构上的生长方向。本步骤淀积的第二单晶半导体层300同样可为IV族半导体Ge、SiGe、SiC或III-V族半导体GaN、InGaN、AlN、GaAs、GaP、AlGaInP或II-VI族半导体ZnO、Ga2O3、ZnS、ZnSe、PbSe、CdS、CdTe中的一种或多种组合。可选地，第二单晶半导体层300可为多层复合结构。
对于金刚石结构的半导体Ge、SiGe、SiC或闪锌矿结构的半导体GaAs、GaP等材料来说，如图10所示，可以直接沉积单晶半导体材料，通过较厚的外延层覆盖多个开口，形成相应的连为整体的第二单晶半导体层300。
对于纤锌矿结构的半导体GaN、InGaN、AlN等材料来说，如图8-10所示，可以利用其横向生长速度大于垂直方向生长速度的特性来生长形成相应的第二单晶半导体层300。具体地，沉积纤锌矿结构的半导体GaN、InGaN、AlN等材料时，由于材料的横向生长特性，沉积在多个孔或槽中的部分首先进行生长，一段时间后，单晶半导体填充多个孔或槽。在该实施例中，单晶半导体在填充了多个孔或槽之后，会先纵向生长，然后持续地横向生长，从而在第一单晶半导体层200之上形成第二单晶半导体层300，由于第二单晶半导体层300通过横向生长形成，因此其具有非常低的位错密度。在本发明的实施例中，由于利用了单晶半导体材料的横向生长优先特性，通过在多个孔或槽中第一单晶半导体层200的暴露部分进行横向生长，从而提高第二单晶半导体层300的生长质量。
在本发明的一个实施例中，单晶半导体为GaN，可通过控制生长条件实现氮化物半导体材料的横向生长。GaN的生长模式主要是受生长温度和生长腔气压的影响。温度越高，气压越低，横向生长模式就越是占优势。优选后的生长条件如下：生长温度1100℃，生长腔气压100Torr，通入三甲基镓作为镓源，NH3作为氮源，生长GaN。如果需要对GaN进行掺杂，可以通入一定量的SiH4作为n型GaN掺杂源，一定量的Cp2Mg作为p型GaN的掺杂源。由于GaN在孔或槽中的横向生长速度大于在孔或槽中的垂直生长速度，且孔或槽的深度大于开口的宽度，因此，如图8所示，可以GaN材料先通过横向生长在多个孔或槽的顶部先横向闭合多个孔和槽。淀积一段时间后，如图9所示，在GaN材料闭合多个孔或槽之后，开始在多个孔或槽的顶部外延生长形成多个突起。如图10所示，多个突起在多个第一单晶半导体结构200之上进一步横向外延生长，最终形成整体的半导体薄膜，即形成第二单晶半导体层300。
优选地，在本发明的半导体结构的形成方法的另一实施例中，除步骤S101至S107之外，还进一步包括：通过光刻和刻蚀结合，在衬底100中刻蚀形成深槽以防止大面积范围全局应力的积累。深槽刻蚀步骤可在上述步骤任何一步前完成，优选方案为在步骤S101后与步骤S103、S104同步完成。深槽宽度较宽，第二单晶半导体层在深槽处断开，以降低第二单晶半导体薄膜的应力积累。
根据上述实施例的半导体结构的形成方法具有如下优点：
1、对于具有纤锌矿结构的半导体材料，可以通过横向生长的方式在第一单晶半导体层之上生长第二单晶半导体层(例如GaN、ZnO)，利用材料的的横向生长特性来降低外延薄膜位错密度，提高薄膜质量。更为重要地，第二单晶半导体层是在第一单晶半导体层的基础上横向生长得到的，同为单晶半导体材料，可以进一步提高了第二单晶半导体层的生长质量。
2、多个孔或槽的结构以及衬底表面的多孔结构有利于释放薄膜生长过程中产生的热失配应力，避免了在外延厚度较大时引起的薄膜出现龟裂，提高了薄膜的生长厚度和生长质量，这意味着利用低成本但热失配较大的材料作为衬底成为可能(例如Si)，还更有利于实现LED垂直结构。更为重要地，多个孔或槽的结构以及衬底表面的多孔结构是在形成了第一单晶半导体层之后形成的，因此不会由于多个孔或槽的结构以及衬底表面的多孔结构的表面问题而影响第一单晶半导体层的生长质量，可获得高质量的第一氮化物半导体层，在此基础上，可以形成高质量的第二单晶半导体层。
3、将衬底表面腐蚀成多孔结构，使得到的半导体结构在后期工艺中易于衬底剥离。特别是衬底为Si或SiGe时，多孔结构表面反应生成异质材料的隔离层，将进一步释放应力，且更有助于后期工艺中的衬底剥离。
4、衬底上划深槽分区的方式一方面可防止大面积的应力积累，另一方面有助于器件的切割划块。
5、可采用廉价易得的衬底材料(例如Si)，工艺简单易实现，生产成本较低。
图11为本发明提出的半导体结构的实施例的示意图。
如图11所示，本发明实施例的半导体结构垂直方向上由下至上依次包括衬底100、第一单晶半导体层200、第二单晶半导体层300，以及多个孔或槽。其中，衬底100的顶部表面为多孔结构，该多孔结构是通过腐蚀处理得到，用以降低半导体材料生长过程中热应力；第一单晶半导体层200具有多个开口，多个开口将第一单晶半导体层200划分为多个第一单晶半导体结构(标号仍记200)；多个孔或槽从第一单晶半导体层200延伸至衬底100的顶部表面；第二单晶半导体层300填充所述多个孔或槽的顶部，且与多个孔或槽中第一单晶半导体层200的暴露部分相连。
在本发明的一个实施例中，衬底100为具有图形化表面，例如具有图形化结构的Si或具有图形化结构的蓝宝石衬底(PSS)，这种图形化结构有利于降低外延层中的位错密度，也有利于LED的出光。
在本发明的一个实施例中，衬底100可为Si、SiGe、SiC、GaAs、Ge、GaN、GaP、InP、Ga2O3、Al2O3、AlN、ZnO、LiGaO2、LiAlO2中的一种。
在本发明的一个实施例中，当衬底100为导电衬底时，衬底100顶部表面的多孔结构由电化学腐蚀处理得到；当衬底100为不导电衬底时，衬底100顶部表面的多孔结构由湿法腐蚀处理得到。
在本发明的一个实施例中，第一单晶半导体层200可以为IV族半导体Ge、SiGe、SiC或III-V族半导体GaN、InGaN、AlN、GaAs、GaP、AlGaInP或II-VI族半导体ZnO、Ga2O3、ZnS、ZnSe、PbSe、SnO2、CdS、CdTe中的一种或多种组合。可选的，第一单晶半导体层200可为多层复合结构。
在本发明的一个实施例中，第二单晶半导体层300可以为IV族半导体Ge、SiGe、SiC或III-V族半导体GaN、InGaN、AlN、GaAs、GaP、AlGaInP或II-VI族半导体ZnO、Ga2O3、ZnS、ZnSe、PbSe、SnO2、CdS、CdTe中的一种或多种组合。可选的，第二单晶半导体层300可为多层复合结构。第二单晶半导体层300填充所述多个孔或槽的顶部，且与多个孔或槽中第一单晶半导体层200的暴露部分相连。
优选地，在本发明的一个实施例中，衬底为Si，半导体结构还包括衬底100顶部的异质材料的隔离层。该隔离层是在电化学腐蚀处理步骤后，高温条件下或者较高温度的等离子体辅助处理环境中，对多个孔或槽之通入含氧或含氮的气体，例如O2、H2O、NH3、N2、臭氧及等离子体氧或氮中的一种或多种，由Si衬底顶部表面的多孔结构发生反应生成氧化硅或氮化硅得到。该隔离层有利于后续工序中衬底的剥离。
优选地，在本发明的半导体结构的另一个实施例中，所述衬底100可以具有多个深槽，衬底被多个深槽划分为多个区域。如图12a与图12b所示，分别为本发明的一个具有深槽隔离的半导体结构的侧视图和俯视图。从图12a中可以看出，衬底100被若干个深槽隔离多个区域。从图12b中可以看出，俯视半导体结构时除了最顶层的第二单晶半导体层300之外，还可以看到从深槽处暴露出的衬底100。当衬底为Si并在衬底顶部有异质隔离层时，则深槽底部暴露出异质隔离层。具有深槽隔离的半导体结构可以防止大面积范围全局应力的积累，防止薄膜生长厚度较大时出现龟裂现象，也有利于后续器件的分割。
根据本发明上述实施例的半导体结构具有如下优点：
1、对于具有纤锌矿结构的半导体材料，可以通过横向生长的方式在第一单晶半导体层之上生长第二单晶半导体层(例如GaN、ZnO)，利用材料的的横向生长特性来降低外延薄膜位错密度，提高薄膜质量。更为重要地，第二单晶半导体层是在第一单晶半导体层的基础上横向生长得到的，同为单晶半导体材料，可以进一步提高了第二单晶半导体层的生长质量。
2、多个孔或槽的结构以及衬底表面的多孔结构有利于释放薄膜生长过程中产生的热失配应力，避免了在外延厚度较大时引起的薄膜出现龟裂，提高了薄膜的生长厚度和生长质量，这意味着利用低成本但热失配较大的材料作为衬底成为可能(例如Si)，还更有利于实现LED垂直结构。更为重要地，多个孔或槽的结构以及衬底表面的多孔结构是在形成了第一单晶半导体层之后形成的，因此不会由于多个孔或槽的结构以及衬底表面的多孔结构的表面问题而影响第一单晶半导体层的生长质量，可获得高质量的第一氮化物半导体层，在此基础上，可以形成高质量的第二单晶半导体层。
3、将衬底表面腐蚀成多孔结构，使得到的半导体结构在后期工艺中易于衬底剥离。特别是衬底为Si或SiGe时，多孔结构表面反应生成异质材料的隔离层，将进一步释放应力，且更有助于后期工艺中的衬底剥离。
4、衬底上的深槽一方面可防止大面积的应力积累，另一方面有助于器件的切割划块。
5、衬底可为廉价易得的材料(例如Si)，工艺简单易实现，生产成本小。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (18)
1.一种半导体结构的形成方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底之上形成第一单晶半导体层；
刻蚀所述第一单晶半导体层以形成多个开口；
从所述多个开口对所述第一单晶半导体层刻蚀以形成多个孔或槽，所述多个孔或槽延伸至所述衬底顶部表面或内部；
通过所述多个孔或槽对所述衬底进行腐蚀处理以使所述衬底的顶部形成多孔结构；以及
淀积单晶半导体材料，以在所述第一单晶半导体层之上形成第二单晶半导体层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底具有图形化表面。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底为Si、SiGe、SiC、GaAs、Ge、GaN、GaP、InP、Ga2O3、Al2O3、AlN、ZnO、LiGaO2、LiAlO2中的一种。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，当所述衬底为导电衬底时，所述腐蚀处理为电化学腐蚀处理；当所述衬底为不导电衬底时，所述腐蚀处理为湿法腐蚀处理。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：对所述衬底注入不同类型和/或不同浓度的掺杂元素，以在所述衬底顶部形成多个刻蚀阻挡结构。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述单晶半导体为IV族半导体Ge、SiGe、SiC或III-V族半导体GaN、InGaN、AlN、GaAs、GaP、AlGaInP或II-VI族半导体ZnO、Ga2O3、ZnS、ZnSe、PbSe、CdS、CdTe中的一种或多种组合。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，当所述衬底为Si时，还包括：在所述衬底顶部表面形成所述多孔结构后，通入含氮或含氧气体以使所述多孔结构发生反应变质并形成隔离层。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一单晶半导体层为多层复合结构。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：将所述衬底通过刻深槽的方法划分为多个区域以防止大面积范围的应力积累。
10.一种半导体结构，其特征在于，包括：
衬底，所述衬底顶部表面为多孔结构；
形成在所述衬底之上的第一单晶半导体层，其中，所述第一单晶半导体层具有多个开口；
多个孔或槽，所述多个孔或槽从所述多个开口延伸至所述衬底顶部表面或内部；以及
形成在所述第一单晶半导体层之上的第二单晶半导体层，其中，所述第二单晶半导体层填充所述多个孔或槽的顶部，且与所述多个孔或槽中所述第一单晶半导体层的暴露部分相连。
11.如权利要求10所述的半导体结构，其特征在于，所述衬底具有图形化表面。
12.如权利要求10所述的半导体结构，其特征在于，所述衬底为Si、SiGe、SiC、GaAs、Ge、GaN、GaP、InP、Ga2O3、Al2O3、AlN、ZnO、LiGaO2、LiAlO2中的一种。
13.如权利要求12所述的半导体结构，其特征在于，当所述衬底为导电衬底时，所述衬底顶部表面的多孔结构由电化学腐蚀处理得到；当所述衬底为不导电衬底时，所述衬底顶部表面的多孔结构由湿法腐蚀处理得到。
14.如权利要求10所述的半导体结构的形成方法，其特征在于，所述衬底还包括多个刻蚀阻挡结构，所述多个刻蚀阻挡结构通过对所述导电衬底注入不同类型和/或不同浓度的掺杂元素来实现。
15.如权利要求10所述的半导体结构，其特征在于，所述单晶半导体为IV族半导体Ge、SiGe、SiC或III-V族半导体GaN、InGaN、AlN、GaAs、GaP、AlGaInP或II-VI族半导体ZnO、Ga2O3、ZnS、ZnSe、PbSe、CdS、CdTe中的一种或多种组合。
16.如权利要求13所述的半导体结构，其特征在于，当所述衬底为Si时，还包括：所述多孔结构与含氮或含氧的气体发生反应变质并形成的隔离层。
17.如权利要求10所述的半导体结构，其特征在于，所述第一单晶半导体层为多层复合结构。
18.如权利要求10所述的半导体结构，其特征在于，所述衬底还具有多个深槽，所述衬底被划分为多个区域，以防止大面积范围的应力积累。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210027809.4A CN103247516B (zh) | 2012-02-08 | 2012-02-08 | 一种半导体结构及其形成方法 |
| PCT/CN2013/071398 WO2013117155A1 (en) | 2012-02-08 | 2013-02-05 | Semiconductor structure and method for forming same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210027809.4A CN103247516B (zh) | 2012-02-08 | 2012-02-08 | 一种半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103247516A true CN103247516A (zh) | 2013-08-14 |
| CN103247516B CN103247516B (zh) | 2016-04-06 |
Family
ID=48926947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210027809.4A Active CN103247516B (zh) | 2012-02-08 | 2012-02-08 | 一种半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103247516B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103746051A (zh) * | 2013-12-04 | 2014-04-23 | 南昌大学 | 一种具有边缘隔离结构的硅衬底 |
| CN105206573A (zh) * | 2015-08-20 | 2015-12-30 | 华灿光电(苏州）有限公司 | 一种发光二极管制备方法 |
| CN105762064A (zh) * | 2016-02-06 | 2016-07-13 | 上海新傲科技股份有限公司 | 用于氮化物生长硅衬底实时图形化的方法 |
| CN106373866A (zh) * | 2016-09-22 | 2017-02-01 | 东莞市联洲知识产权运营管理有限公司 | 一种大尺寸硅基GaAs衬底制备方法 |
| CN109950392A (zh) * | 2019-03-13 | 2019-06-28 | 电子科技大学 | 具有沟槽的单晶薄膜制备方法、单晶薄膜及谐振器 |
| CN110277438A (zh) * | 2017-12-26 | 2019-09-24 | 杭州海存信息技术有限公司 | 异质外延输出器件阵列 |
| KR20220074214A (ko) * | 2020-11-27 | 2022-06-03 | 서울대학교산학협력단 | 사파이어 나노 멤브레인 상에서 산화갈륨층을 포함하는 기판의 제조방법 |
| CN116130563A (zh) * | 2023-04-14 | 2023-05-16 | 江西兆驰半导体有限公司 | 一种衬底剥离方法 |
| CN117913017A (zh) * | 2024-01-19 | 2024-04-19 | 江苏宜兴德融科技有限公司 | 一种薄膜半导体芯片制备方法和薄膜半导体芯片制备结构 |
| WO2024093982A1 (zh) * | 2022-11-03 | 2024-05-10 | 华为技术有限公司 | 异质键合结构及其制备方法、电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN86108395A (zh) * | 1985-12-17 | 1987-09-16 | 德克萨斯仪器公司 | 用阳极化硅内层的开槽和氧化形成的半导体隔离 |
| US20060151797A1 (en) * | 2005-01-07 | 2006-07-13 | Park Sung-Soo | Wafer structure and epitaxial growth method for growing the same |
| WO2011030001A1 (en) * | 2009-09-10 | 2011-03-17 | Optogan Oy | A method for reducing internal mechanical stresses in a semiconductor structure and a low mechanical stress semiconductor structure |
| CN102142454A (zh) * | 2010-09-27 | 2011-08-03 | 清华大学 | 半导体器件及其制造方法 |
| US20110260211A1 (en) * | 2010-04-22 | 2011-10-27 | Imec | Method of manufacturing a light emitting diode |
-
2012
- 2012-02-08 CN CN201210027809.4A patent/CN103247516B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN86108395A (zh) * | 1985-12-17 | 1987-09-16 | 德克萨斯仪器公司 | 用阳极化硅内层的开槽和氧化形成的半导体隔离 |
| US20060151797A1 (en) * | 2005-01-07 | 2006-07-13 | Park Sung-Soo | Wafer structure and epitaxial growth method for growing the same |
| WO2011030001A1 (en) * | 2009-09-10 | 2011-03-17 | Optogan Oy | A method for reducing internal mechanical stresses in a semiconductor structure and a low mechanical stress semiconductor structure |
| US20110260211A1 (en) * | 2010-04-22 | 2011-10-27 | Imec | Method of manufacturing a light emitting diode |
| CN102142454A (zh) * | 2010-09-27 | 2011-08-03 | 清华大学 | 半导体器件及其制造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103746051A (zh) * | 2013-12-04 | 2014-04-23 | 南昌大学 | 一种具有边缘隔离结构的硅衬底 |
| CN105206573A (zh) * | 2015-08-20 | 2015-12-30 | 华灿光电(苏州）有限公司 | 一种发光二极管制备方法 |
| CN105206573B (zh) * | 2015-08-20 | 2018-05-22 | 华灿光电(苏州）有限公司 | 一种发光二极管制备方法 |
| CN105762064A (zh) * | 2016-02-06 | 2016-07-13 | 上海新傲科技股份有限公司 | 用于氮化物生长硅衬底实时图形化的方法 |
| CN106373866A (zh) * | 2016-09-22 | 2017-02-01 | 东莞市联洲知识产权运营管理有限公司 | 一种大尺寸硅基GaAs衬底制备方法 |
| CN110277438A (zh) * | 2017-12-26 | 2019-09-24 | 杭州海存信息技术有限公司 | 异质外延输出器件阵列 |
| CN110277438B (zh) * | 2017-12-26 | 2022-07-19 | 杭州海存信息技术有限公司 | 异质外延输出器件阵列 |
| CN109950392A (zh) * | 2019-03-13 | 2019-06-28 | 电子科技大学 | 具有沟槽的单晶薄膜制备方法、单晶薄膜及谐振器 |
| KR20220074214A (ko) * | 2020-11-27 | 2022-06-03 | 서울대학교산학협력단 | 사파이어 나노 멤브레인 상에서 산화갈륨층을 포함하는 기판의 제조방법 |
| WO2024093982A1 (zh) * | 2022-11-03 | 2024-05-10 | 华为技术有限公司 | 异质键合结构及其制备方法、电子设备 |
| CN116130563A (zh) * | 2023-04-14 | 2023-05-16 | 江西兆驰半导体有限公司 | 一种衬底剥离方法 |
| CN117913017A (zh) * | 2024-01-19 | 2024-04-19 | 江苏宜兴德融科技有限公司 | 一种薄膜半导体芯片制备方法和薄膜半导体芯片制备结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103247516B (zh) | 2016-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103247516B (zh) | 一种半导体结构及其形成方法 | |
| US8835988B2 (en) | Hybrid monolithic integration | |
| US10347794B2 (en) | Gallium nitride wafer substrate for solid state lighting devices and associated systems | |
| EP1883103A2 (en) | Deposition of group III-nitrides on Ge | |
| CN113206003B (zh) | 一种在任意自支撑衬底上生长单晶氮化镓薄膜的方法 | |
| US8133803B2 (en) | Method for fabricating semiconductor substrates and semiconductor devices | |
| CN103247724B (zh) | 一种半导体结构及其形成方法 | |
| US20080296626A1 (en) | Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same | |
| CN1996556A (zh) | 一种制备氮化镓单晶衬底的方法 | |
| US20170345972A1 (en) | Light emitting diodes and associated methods of manufacturing | |
| US20110101307A1 (en) | Substrate for semiconductor device and method for manufacturing the same | |
| US11661670B2 (en) | High quality group-III metal nitride seed crystal and method of making | |
| CN104409593B (zh) | 一种制作氮化物外延层、衬底与器件晶圆的方法 | |
| WO2019066789A1 (en) | NANORUBAN III-N EPITAXIAL STRUCTURES FOR MANUFACTURING DEVICES | |
| CN101901759B (zh) | 基于r面Al2O3衬底上非极性a面GaN薄膜的MOCVD生长方法 | |
| CN105122473A (zh) | 光电子半导体芯片及其制造方法 | |
| CN108342773A (zh) | 生长镓氮化物半导体层的方法 | |
| CN103247517B (zh) | 一种半导体结构及其形成方法 | |
| US20140151714A1 (en) | Gallium nitride substrate and method for fabricating the same | |
| CN105762061A (zh) | 一种氮化物的外延生长方法 | |
| CN103247725B (zh) | 一种半导体结构及其形成方法 | |
| KR100834698B1 (ko) | 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판 | |
| KR100793443B1 (ko) | 질화물계 화합물 반도체용 기판 구조체 및 그 제조방법 | |
| CN111341889B (zh) | 半导体照明外延结构形成方法 | |
| Zhang et al. | The InGaN material system and blue/green emitters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190416 Address after: 241000 Floor 18, Building 3, Service Outsourcing Industrial Park, Yijiang District, Wuhu City, Anhui Province Patentee after: Wuhu Dixin Enterprise Management Partnership (L.P.) Address before: 100084 Weiqing Building 807, Department of Electronics, Tsinghua University, Haidian District, Beijing Co-patentee before: Li Yuan Patentee before: Guo Lei |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200409 Address after: 241000 Building 1803, Service Outsourcing Park, Yijiang High-tech Industrial Development Zone, Wuhu City, Anhui Province Patentee after: WUHU QIDI SEMICONDUCTOR Co.,Ltd. Address before: 241000 Floor 18, Building 3, Service Outsourcing Industrial Park, Yijiang District, Wuhu City, Anhui Province Patentee before: Wuhu Dixin Enterprise Management Partnership (L.P.) |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: 241000 1803, building 3, service outsourcing park, Wuhu high tech Industrial Development Zone, Anhui Province Patentee after: Anhui Changfei Advanced Semiconductor Co.,Ltd. Address before: 241000 1803, building 3, service outsourcing park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province Patentee before: WUHU QIDI SEMICONDUCTOR Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: No. 82 Limin East Road, Matang Street, Yijiang District, Wuhu City, Anhui Province 241000 Patentee after: Anhui Changfei Advanced Semiconductor Co.,Ltd. Country or region after: China Address before: 1803, Building 3, Service Outsourcing Park, High tech Industrial Development Zone, Wuhu City, Anhui Province Patentee before: Anhui Changfei Advanced Semiconductor Co.,Ltd. Country or region before: China |