CN103390575A

CN103390575A - 一种全隔离结构的制作方法

Info

Publication number: CN103390575A
Application number: CN2013103326395A
Authority: CN
Inventors: 储佳
Original assignee: Shanghai Integrated Circuit Research and Development Center Co Ltd
Current assignee: Shanghai IC R&D Center Co Ltd
Priority date: 2013-08-01
Filing date: 2013-08-01
Publication date: 2013-11-13

Abstract

一种全隔离结构的制作方法，包括：提供一个硅衬底；对硅衬底进行预处理，形成具有P型或N型中间硅层的复合层硅衬底；采用槽隔离工艺在复合层硅衬底中形成隔离槽，并在隔离槽内填充氧化层；刻蚀隔离槽内的部分氧化层，剩余部分氧化层的上表面与中间硅层顶部齐平；在复合层硅衬底上、剩余部分氧化层的上表面和隔离槽内侧壁形成一层氮化硅层；刻蚀去除剩余部分氧化层的上表面的氮化硅层；刻蚀剩余部分氧化层，直至暴露出中间硅层的侧壁；采用电化学腐蚀法腐蚀中间硅层，使中间硅层形成多孔硅层；进行热氧化工艺，在多孔硅层区域形成绝缘层；经槽隔离工艺，在复合层硅衬底中形成隔离结构。

Description

一种全隔离结构的制作方法

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种全隔离结构的制作方法。

背景技术

绝缘层上的硅（silicon-on-insulator，SOI）是由底层硅/绝缘层/顶层硅构成的。中间的绝缘层通常为二氧化硅，简称埋氧层，用来隔离器件和硅衬底。现在，基于SOI技术的产品已经遍布了微处理器、打印设备、网络和存储设备以及手表和汽车电子等超低功耗产品，这些产品对器件速度、功能性以及低功耗都有着特殊的要求。研究还表明，与基于体硅衬底的器件相比，在相同漏电流下，基于SOI衬底的器件性能得到明显提高，且具有更低的瞬态失效率，瞬态失效方面可以改善5-7倍；基于SOI衬底的器件具有更优的温度敏感性，因此可以在高温环境下工作。此外，由于消除了寄生在场效应晶体管（FET）间的寄生双极器件，因此避免了闩锁效应。SOI技术在加工工艺方面也具有一些优势，不需要繁琐的隔离工艺或注入深度较深的N型或P型沟道离子注入。随着技术进一步等比例缩小，体硅工艺需要在离子注入和浅沟槽隔离工艺(STI)工艺模块中增加额外的工艺步骤，而这些都是SOI技术所不需要的。随着集成电路尺寸的减小，构成电路的器件的排布更加密集，硅衬底上单位面积有源器件的密度越来越重要，所以电路间的有效绝缘隔离也变得更加重要。

目前，体硅全隔离结构的常用制作方法，包括：先采用智能切割(Smartcut)、注氧隔离(SIMOX)等方法制作出SOI衬底，然后采用局部氧化隔离工艺（LOCOS）或STI工艺形成全隔离结构。

采用上述工艺形成全隔离结构需要预先制作出SOI，SOI衬底采用智能切割（Smart cut）、注氧隔离（SIMOX）等方法，制作成本高，而且Smart cut获得的全隔离结构的衬底中埋氧层和表面硅易产生剥落，会影响后续工艺及器件性能。

此外，也有利用标准CMOS兼容工艺，直接在硅衬底上制备全隔离结构，请参阅图1，图1为采用标准CMOS工艺制备全隔离槽工艺方法的流程示意图，采用标准CMOS工艺制备全隔离槽工艺方法包括：

步骤S41：提供一个硅衬底；

步骤S42：采用槽隔离工艺在硅衬底上形成具有氧化层的隔离槽；

步骤S43：刻蚀去除隔离槽内的部分氧化层；

步骤S44：在硅衬底上沉积一层氮化硅；

步骤S45：刻蚀去除隔离槽底部氮化硅和槽内的部分氧化层；

步骤S46：进行热氧化工艺，在底层硅和顶层硅之间形成绝缘层；

步骤S47：经槽隔离工艺，形成全隔离结构。

不可否认，采用标准CMOS兼容工艺具有成本低、可靠性高、易于实现等优点，然而，在标准CMOS兼容工艺中，热氧化工艺会消耗大量的硅，造成有源区厚度不均匀，且制备出的全隔离结构的应力较大。

发明内容

为克服上述问题，本发明的目的在于提供一种全隔离结构的制作方法，能够简化工艺，降低生产成本，以及制备出可靠性更高的全隔离结构。

本发明提供一种全隔离结构的制作方法，包括：

步骤S01：提供一个硅衬底；

步骤S02：对所述硅衬底进行预处理，形成具有P型或N型中间硅层的复合层硅衬底；

步骤S03：采用槽隔离工艺在所述复合层硅衬底中形成隔离槽，并在所述隔离槽内填充氧化层；

步骤S04：刻蚀所述隔离槽内的部分氧化层，所述剩余部分氧化层的上表面与所述中间硅层顶部齐平；

步骤S05：在所述复合层硅衬底上、所述剩余部分氧化层的上表面和所述隔离槽内侧壁形成一层氮化硅层；

步骤S06：刻蚀去除所述剩余部分氧化层的上表面的氮化硅层；

步骤S07：刻蚀所述剩余部分氧化层，直至暴露出所述中间硅层的侧壁；

步骤S08：采用电化学腐蚀法腐蚀所述中间硅层，使所述中间硅层形成多孔硅层；

步骤S09：进行热氧化工艺，在所述多孔硅层区域形成绝缘层；

步骤S10：经槽隔离工艺，在所述复合层硅衬底中形成所述全隔离结构。

优选地，所述步骤S08中，采用含有氢氟酸的混合腐蚀液进行所述电化学腐蚀。

优选地，所述复合层硅衬底的结构为顶层N型硅层/P型硅层/底层N型硅层结构。

优选地，所述的复合层硅衬底的形成采用离子注入法和/或外延生长法，包括：

步骤S11：采用离子注入法，在所述硅衬中形成底层N型硅层；

步骤S12：采用外延生长法，在所述底层N型硅层表面形成所述P型硅层；

步骤S13：采用外延生长法，在所述P型硅层表面形成所述顶层N型硅层。

优选地，所述的复合层硅衬底的形成方法包括：

步骤S21：采用离子注入法，在所述硅衬底中形成N型硅层；

步骤S22：采用离子注入法，在所述N型硅层表面以下形成P型硅层，从而形成顶层N型硅层/P型硅层/底层N型硅层结构。

优选地，所述复合层硅衬底中上层的N型硅层的厚度为50-100nm，所述P型硅层的厚度为5-30nm。

优选地，步骤S06中，采用各向异性刻蚀去除所述剩余的部分氧化层的上表面的氮化硅层。

优选地，所述步骤S07中，刻蚀所述剩余部分氧化层，直至所述剩余部分氧化层的顶部与所述中间硅层底部齐平。

优选地，所述槽隔离工艺包括：

步骤S31：依次在所述复合层硅衬底上沉积垫氧化硅层和氮化硅介质层；

步骤S32：经刻蚀，在所述复合层硅衬底、所述垫氧化硅层和所述氮化硅介质层中形成隔离槽；

步骤S33：在所述隔离槽中填充所述氧化层。

优选地，所述步骤S05中，所述的氮化硅层的厚度为3-30nm。

本发明提供的一种全隔离结构的制作方法，通过在硅衬底中形成N或P型中间硅层，比如形成顶层N型硅层/P型硅层/底层N型硅层结构的复合层硅衬底，利用电化学方法，使P型硅层形成多孔硅；

这里，之所以采用P型或N型中间硅层，是因为经过掺杂的硅能够与腐蚀溶液发生电化学反应的原理，硅在腐蚀溶液中发生阳极腐蚀，阳极腐蚀主要与是硅中的空穴的迁移有关；对于P型硅而言，P型硅本身存在大量的空穴，这样使得P型硅容易发生阳极腐蚀；对于N型硅而言，由于空穴在N型硅中是少子，必须通过外界注入空穴的方法才可以使N型硅进行阳极腐蚀，比如光照，相比之下，P型硅更容易发生电化学的阳极腐蚀，所以，在本发明中，优选地采用P型中间硅层。

由于在热氧化过程中多孔硅中的扩散速率较快，使得在多孔硅中的热氧化反应速率较为均匀，因此形成的绝缘层的成分较为均匀，且应力较低，这样能够进一步使得形成的有源区的成分更均匀且具有更低的应力，从而有效提高器件的性能。

附图说明

图1为采用标准CMOS工艺制备全隔离槽工艺方法的流程示意图

图2为本发明的全隔离结构的制作方法的一个较佳实施例的流程示意图

图3～11是本发明的上述较佳实施例的全隔离结构的制作方法的各制备步骤所形成的截面结构示意图

具体实施方式

以下结合附图和具体实施例对本发明提供的全隔离结构的制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

现结合附图2-11，通过一个具体实施例对本发明的一种全隔离结构的制作方法进一步详细说明。

图2为本发明的全隔离结构的制作方法的一个较佳实施例的流程示意图；图3～11是本发明的上述较佳实施例的全隔离结构的制作方法的各制备步骤所形成的截面结构示意图。

请参阅图2，本发明的本实施例中的全隔离结构的制作方法，包括：

步骤S01：提供一个硅衬底；

在本实施例中，硅衬底可以是单晶硅、多晶硅或非晶硅等。

步骤S02：请参阅图3，对硅衬底进行预处理，形成具有P型或N型中间硅层的复合层硅衬底；

在本发明中，中间硅层相当于复合硅衬底的中间夹层，凡是具有P型或N型中间硅层的复合硅衬底均复合本发明的要求；在本实施例中，较佳地，该复合硅衬底的结构可以为顶层N型硅层3/P型硅层2/底层N型硅层1结构；

这是因为经过掺杂的硅能够与腐蚀溶液发生电化学反应的原理：硅在腐蚀溶液中发生阳极腐蚀，阳极腐蚀主要与是硅中的空穴的迁移有关；对于P型硅而言，P型硅本身存在大量的空穴，这样使得P型硅容易发生阳极腐蚀；对于N型硅而言，由于空穴在N型硅中是少子，必须通过外界注入空穴的方法才可以使N型硅进行阳极腐蚀，比如光照，相比之下，P型硅更容易发生电化学的阳极腐蚀，所以，在本发明的本实施例中，采用P型硅层作为中间硅层；并且N型硅位于P型中间硅层的两侧，这样，在仅采用电化学腐蚀液腐蚀而不采用其它条件的情况下，P型硅层更容易发生电化学腐蚀形成多孔硅，而N型硅层不易被腐蚀，确保了全隔离结构制作工艺过程的稳定性。

在本发明的本实施例中，顶层N型硅层3/P型硅层2/底层N型硅层1结构的复合层硅衬底的形成可以采用离子注入法和/或外延生长法，比如可以仅采用离子注入法，或仅采用外延生长法，或同时采用离子注入法和外延生长法；

在本实施例中，该复合层硅衬底的形成方法包括如下步骤：

步骤S11：采用离子注入法，在硅衬底中形成底层N型硅层1；

这里，可以采用硼等离子注入，离子注入的条件可以根据实际工艺要求来设定，比如离子注入的压强、温度、气流大小等。

步骤S12：采用外延生长法，在底层N型硅层表面形成P型硅层2；

这里，所采用的外延生长法，采用形成P型硅层的原料，比如原料中含有磷等元素，外延生长条件可以根据实际工艺要求来设定，比如外延生长的温度、压强、气流大小等。

步骤S13：采用外延生长法，在P型硅层表面形成顶层N型硅层3；

这里，依然采用外延生长法，采用形成N型硅层的原料，比如原料中含有硼等元素，外延生长条件可以根据实际工艺要求来设定，比如外延生长的温度、压强、气流大小等。

在本实施例中，复合层硅衬底中的顶层N型硅层的厚度为50-100nm，P型硅层的厚度为5-30nm。

当然，本发明的另一较佳实施例中，该复合层硅衬底的形成方法包括：

步骤S21：采用离子注入法，在硅衬底中形成N型硅层；

步骤S22：采用离子注入法，在N型硅层表面以下形成P型硅层，从而形成顶层N型硅层/P型硅层/底层N型硅层结构；

这里，P型硅层形成中N型硅层中且在N型硅层表面以下，这样就相当于在N型硅层中插入了一层P型硅层，即形成顶层N型硅层/P型硅层/底层N型硅层结构的复合层硅衬底。

下面，接着上述步骤S02继续介绍本发明的本实施例的全隔离结构的形成方法：

步骤S03：请参阅图4，采用槽隔离工艺在复合层硅衬底中形成隔离槽，并在隔离槽内填充氧化层4；

这里，本实施例中，氧化层的材料为为氧化硅，隔离槽的深度可以为200-1000nm。本实施例中，槽隔离工艺可以但不限于是STI工艺，包括：

步骤S31：依次在复合层硅衬底上沉积垫氧化硅层5和氮化硅介质层6；

这里，本实施例中，采用但不限于是化学气相沉积法在硅衬底上依次形成垫氧化硅层5和氮化硅介质层6；这里，垫氧化硅层5和氮化硅介质层6的作用是作为刻蚀隔离槽的硬掩膜层；

步骤S32：经刻蚀，在复合层硅衬底、垫氧化硅层5和氮化硅介质层6中形成隔离槽；

这里，本实施例中，采用但不限于是等离子体干法依次刻蚀氮化硅介质层6、垫氧化硅层5和部分硅衬底以形成隔离槽；

步骤S33：在隔离槽中填充氧化层4；

这里，本实施例中，氧化层4的材料为氧化硅，采用但不限于是化学气相沉积法或原子层沉积法在隔离槽和氮化硅表面形成氧化硅层，通过氧化硅层可修复前述工艺中引起的表面缺陷以及缓解应力，然后可以在氧化硅层表面形成绝缘层，接着化学机械研磨去除氮化硅层表面的氧化硅层和绝缘层，这里所说的绝缘层为二氧化硅层，这不用于限制本发明的范围。

填充好氧化硅层之后，垫氧化硅层5和氮化硅介质层6可以不去除，用于后续的刻蚀工艺的掩膜层。

当隔离槽形成之后，继续进行本实施例的全隔离结构的制备：

步骤S04：请参阅图5，刻蚀去除隔离槽内的部分氧化层，剩余的部分氧化层7的上表面与中间硅层2顶部在同一平面；

这里，本实施例中，采用但不限于是等离子体干法刻蚀或湿法刻蚀去除隔离槽内的部分氧化层；刻蚀后的部分氧化层7的顶部至顶层N型硅层的顶部3的距离可以为50-100nm，也即是顶层N型硅层的厚度；所使用的刻蚀气体可以但不限于是Cl₂、HBr或其它气体的混合气体；可通过刻蚀的时间来控制刻蚀的厚度，本发明对此不作任何限制。

步骤S05：请参阅图6，在复合层硅衬底上、剩余部分氧化层7的上表面和隔离槽内侧壁形成一层氮化硅层8；

这里，本实施例中，采用但不限于化学气相沉积或原子层沉积法沉积氮化硅，氮化硅沉积在复合层硅衬底表面的同时，也沉积到隔离槽内以及剩余部分氧化层的上表面。通过控制工艺时间，可以控制所沉积的氮化硅层8的厚度，本实施例中，该氮化硅层的厚度为3-30nm。

步骤S06：请参阅图7，刻蚀去除剩余部分氧化层7的上表面的氮化硅层；

这里，本实施例中，可以采用各向异性刻蚀去除剩余部分氧化层7的上表面的氮化硅层，这里各向异性刻蚀可以采用反应离子刻蚀或高密度等离子体刻蚀法，通过调节压强和气流大小等，利用活性离子对氮化硅表面的物理轰击和化学反应双重作用进行刻蚀，使得在隔离槽中的剩余部分氧化层7的上表面的氮化硅具有较大的刻蚀速率，而在隔离槽两侧壁的氮化硅层具有较小或者几乎可以忽略的刻蚀速率，这样，就可以刻蚀去除隔离槽内部的剩余部分氧化层7上表面的氮化硅层。

步骤S07：请参阅图8，刻蚀剩余部分氧化层7，直至暴露出中间硅层2的侧壁；

这里，可以但不限于采用等离子干法刻蚀或湿法刻蚀剩余部分氧化层7，直至将中间硅层2的侧壁暴漏出来；较佳的，本实施例中，刻蚀使得隔离槽内的剩余部分氧化层7的顶部与中间硅层2也即是P型硅层的底部齐平；由于本实施例中P型硅层2的厚度为5-30nm，因此刻蚀去掉的隔离槽内的剩余部分氧化层7的厚度为5-30nm。

步骤S08：请参阅图9，采用电化学腐蚀法腐蚀中间硅层2，使中间硅层2形成多孔硅层9；

本发明中，电化学腐蚀法所采用的腐蚀溶液可以为氢氟酸水溶液，也可以为氟化氢和有机溶剂混合液、氧化腐蚀混合液等混合腐蚀液，较佳地，本实施例中，采用氢氟酸水溶液来腐蚀中间硅层2，由于本实施例中采用的是P型硅层，P型硅层中的大量空穴可以与氢氟酸水溶液发生有效的电化学反应，从而将P型硅层腐蚀形成过孔硅层9。

步骤S09：请参阅图10，进行热氧化工艺，在多孔硅层9区域形成绝缘层10；

本实施例中，该绝缘层的材料为二氧化硅，所采用的热氧工艺的温度可以但不限于是900℃或1000℃，所使用的气体可以但不限于是氧气或水蒸气等氧化剂气流。在热氧过程中，通过控制合适的工艺时间，随着氧化剂气流在隔离槽内和向隔离槽两侧扩散包括气相扩散和固相扩散，在中间硅层区域形成连通的二氧化硅层；并且，因为尺寸大于90nm的有源区不需要形成全隔离结构，本发明适用于90-14nm技术代的半导体集成电路制造工艺，由于有源区很窄，所以通过以上工艺，合理控制时间，可以在多孔硅层区域形成二氧化硅层以及在隔离槽之间形成连通的二氧化硅层。

步骤S10：请参阅图11，经槽隔离工艺，在复合层硅衬底中形成全隔离结构。

具体地，本实施例中，再次在隔离槽中填充氧化层11，这里氧化层的材料为氧化硅，并经化学机械研磨去除氮化硅层表面的氧化硅层，最终形成全隔离结构。

这里，在全隔离结构形成之后，可以将顶层N型硅层上的垫氧化层5和氮化硅层8去除，以方便进行后续工艺，本发明对此不作限制。

本发明的一种全隔离结构的制作方法，通过在硅衬底中形成N或P型中间硅层，比如形成顶层N型硅层/P型硅层/底层N型硅层结构的复合层硅衬底，利用电化学方法，使P型硅层形成多孔硅；由于在热氧化过程中多孔硅中的扩散速率较快，使得在多孔硅中的热氧化反应速率较为均匀，因此形成的绝缘层的成分较为均匀，且应力较低，这样能够进一步使得形成的有源区的成分更均匀且具有更低的应力，从而有效提高器件的性能。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims

1.一种全隔离结构的制作方法，其特征在于，包括：

步骤S01：提供一个硅衬底；

2.根据权利要求1所述的全隔离结构的制作方法，其特征在于，所述步骤S08中，采用含有氢氟酸的混合腐蚀液进行所述电化学腐蚀。

3.根据权利要求1所述的全隔离结构的制作方法，其特征在于，所述复合层硅衬底的结构为顶层N型硅层/P型硅层/底层N型硅层结构。

4.根据权利要求3所述的全隔离结构的制作方法，其特征在于，所述的复合层硅衬底的形成采用离子注入法和/或外延生长法，包括：

步骤S11：采用离子注入法，在所述硅衬中形成底层N型硅层；

5.根据权利要求4所述的全隔离结构的制作方法，其特征在于，所述的复合层硅衬底的形成方法包括：

步骤S21：采用离子注入法，在所述硅衬底中形成N型硅层；

6.根据权利要求3所述的全隔离结构的制作方法，其特征在于，所述复合层硅衬底中上层的N型硅层的厚度为50-100nm，所述P型硅层的厚度为5-30nm。

7.根据权利要求3所述的全隔离结构的制作方法，其特征在于，步骤S06中，采用各向异性刻蚀去除所述剩余的部分氧化层的上表面的氮化硅层。

8.根据权利要求1所述的全隔离结构的制作方法，其特征在于，所述步骤S07中，刻蚀所述剩余部分氧化层，直至所述剩余部分氧化层的顶部与所述中间硅层的底部齐平。

9.根据权利要求1所述的全隔离结构的制作方法，其特征在于，所述槽隔离工艺包括：

步骤S33：在所述隔离槽中填充所述氧化层。

10.根据权利要求1所述的全隔离结构的制作方法，其特征在于，所述步骤S05中，所述的氮化硅层的厚度为3-30nm。