CN105140107A - 带有电荷陷阱和绝缘埋层衬底的制备方法 - Google Patents

带有电荷陷阱和绝缘埋层衬底的制备方法 Download PDF

Info

Publication number
CN105140107A
CN105140107A CN201510526087.0A CN201510526087A CN105140107A CN 105140107 A CN105140107 A CN 105140107A CN 201510526087 A CN201510526087 A CN 201510526087A CN 105140107 A CN105140107 A CN 105140107A
Authority
CN
China
Prior art keywords
layer
bonding
substrate
charge trap
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510526087.0A
Other languages
English (en)
Other versions
CN105140107B (zh
Inventor
叶斐
陈猛
陈国兴
张峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Simgui Technology Co Ltd filed Critical Shanghai Simgui Technology Co Ltd
Priority to CN201510526087.0A priority Critical patent/CN105140107B/zh
Publication of CN105140107A publication Critical patent/CN105140107A/zh
Application granted granted Critical
Publication of CN105140107B publication Critical patent/CN105140107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种带有电荷陷阱和绝缘埋层衬底的制备方法，包括如下步骤：提供支撑衬底；在所述支撑衬底表面形成多晶层作为电荷陷阱；在所述多晶层表面形成覆盖层，所述覆盖层为非晶绝缘材料；抛光所述覆盖层的表面；以被抛光的表面作为键合面，与一器件衬底键合。本发明的优点在于，采用了非晶绝缘的覆盖层作为键合表面，避免了直接对多晶层实施抛光和键合，降低了抛光和键合的难度。

Description

带有电荷陷阱和绝缘埋层衬底的制备方法
技术领域
本发明涉及半导体材料领域，尤其涉及一种带有电荷陷阱和绝缘埋层衬底的制备方法。
背景技术
现有技术中典型的带有绝缘埋层的衬底结构包括三层，依次是支撑层，支撑层表面的绝缘层，以及绝缘层表面的器件层。
如果将上述衬底用在射频领域，则对衬底的电学性质提出了更为苛刻的要求。射频信号在器件层中的传输会在支撑层中形成寄生电路，因而受到来自于支撑层的串扰。而且随着频率的升高，串扰的作用越来越明显。目前解决该问题的方式是使用高阻的衬底作为支撑层，高阻的支撑层能提高寄生电路的阻抗，降低串扰的效果。但是上述高阻的衬底却带来了表面寄生现象。通常情况下，绝缘层是二氧化硅，支撑层是轻掺的硅。但是在支撑层靠近绝缘层一侧的表面区域，受器件层中射频信号所产生的电场的影响，会形成一层较薄的反型层和累积层。因此，在支撑层和器件层之间会形成寄生电容。寄生电容会致使器件电路信号的损失。并且，支撑层靠近绝缘层一侧的表面区域的反型层仍然可以允许载流子流动，从而削弱了支撑层的高阻特性。
因此，提供一种带有电荷陷阱和绝缘埋层衬底的制备方法，满足射频器件对衬底的电学性质的要求，是现有技术亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种带有电荷陷阱和绝缘埋层衬底的制备方法，能够降低制造成本。
为了解决上述问题，本发明提供了一种带有电荷陷阱和绝缘埋层衬底的制备方法，包括如下步骤：提供支撑衬底；在所述支撑衬底表面形成多晶层作为电荷陷阱；在所述多晶层表面形成覆盖层，所述覆盖层为非晶绝缘材料；抛光所述覆盖层的表面；以被抛光的表面作为键合面，与一器件衬底键合。
可选的，所述覆盖层的材料选自于氧化硅、氮化硅、以及氮氧化硅中的一种。
可选的，所述器件衬底用于键合的表面上具有绝缘层，并通过所述绝缘层与所述覆盖层的被抛光表面进行键合；所述绝缘层与覆盖层的材料相同。
可选的，在形成覆盖层之前，进一步包括抛光所述多晶层的步骤。
本发明的优点在于，采用了非晶绝缘的覆盖层作为键合表面，避免了直接对多晶层实施抛光和键合，降低了抛光和键合的难度。
附图说明
附图1所示是本发明提供的具体实施方式的实施步骤示意图
附图2A至附图2D所示是本发明提供的具体实施方式的工艺示意图。
具体实施方式
下面结合附图对本发明提供的带有电荷陷阱和绝缘埋层衬底的制备方法的具体实施方式做详细说明。
附图1所示是本具体实施方式的实施步骤示意图，包括：步骤S10，提供支撑衬底；步骤S11，在所述支撑衬底表面形成多晶层作为电荷陷阱；步骤S12，在所述多晶层表面形成覆盖层；步骤S13，抛光所述覆盖层的表面；步骤S14，以被抛光的表面作为键合面，与一器件衬底键合。
附图2A至附图2D所示是本具体实施方式的工艺示意图。
附图2A所示，并参考步骤S10，提供支撑衬底200。所述支撑衬底200可以是非掺杂的高阻衬底，也可以是具有掺杂元素的非高阻衬底。对于射频器件的应用，优选为高阻衬底。所述支撑衬底200的材料可以是单晶硅，也可以是其他常见的半导体材料。
附图2B所示，并参考步骤S11，在所述支撑衬底200表面形成多晶层210作为电荷陷阱。所谓电荷陷阱是能够通过晶体内部的缺陷来俘获载流子，达到阻碍电荷流动的结构。多晶材料中大量的悬键可以起到电荷陷阱的作用。多晶材料可以通过外延方式获得。其厚度范围例如可以是0.8μm～2.5μm。
在上述步骤实施完毕后，一种具体实施方式是抛光所述多晶层210的表面。该步骤降低多晶层210表面的粗糙度，其目的在于可以降低后续覆盖层的厚度。因此抛光多晶层210所需的时间远远小于以满足键合表面的要求而进行的抛光所需的时间。如果多晶层210表面的起伏越大，则越需要生长厚的覆盖层才能够满足抛光的要求。如果覆盖层的厚度不够，则会在抛光覆盖层的过程中暴露出多晶层210的表面，导致覆盖层失效。
附图2C所示，并参考步骤S12，在所述多晶层210表面形成覆盖层220。所述覆盖层220采用非晶绝缘材料。多晶层210的表面要用于键合。而直接将多晶层210的表面用于键合的问题在于多晶材料内部具有短程有序的晶格结构，导致其表面粗糙度较大，因此不适于键合。如果进行抛光，则多晶层210内部的晶格也会使抛光工艺较难获得平整表面。而非晶材料则可以克服上述缺陷。又由于后续需要制作绝缘埋层，因此本步骤采用绝缘材料，可以直接与后续绝缘埋层键合，而不会影响到多晶层210的电荷陷阱的特性。本具体实施方式中，所述覆盖层220的材料选自于氧化硅、氮化硅、以及氮氧化硅中的一种。
参考步骤S13，抛光所述覆盖层220的表面。如上面所述，由于覆盖层220是采用非晶材料，因此较容易获得满足键合要求的平整表面。
附图2D所示，并参考步骤S14，以被抛光的表面作为键合面，与一器件衬底290键合。由于已经采用非晶绝缘材料的覆盖层220，因此可以直接将其作为最终衬底的绝缘层。但为了使键合更为顺利，也可以使所述器件衬底290的用于键合的表面上也具有绝缘层(未图示)，并通过所述绝缘层与所述覆盖层220的被抛光表面进行键合。在一种实施方式中，将所述绝缘层与覆盖层220采用相同的材料，同种材料的键合更为容易形成牢固的键合面。
在键合后为了获得符合厚度要求的器件层，可以选择腐蚀的方法对器件衬底290进行减薄。也可以采用键合后剥离的方法实施减薄。剥离可以采用预先注入气泡离子，再采用热剥离或者机械剥离的方法；或者预先形成热应力层，再利用热膨胀系数的差别进行剥离。
上述方法中采用了非晶绝缘的覆盖层220作为键合表面，避免了直接对多晶层210实施抛光和键合，降低了抛光和键合的难度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种带有电荷陷阱和绝缘埋层衬底的制备方法，其特征在于，包括如下步骤：
提供支撑衬底；
在所述支撑衬底表面形成多晶层作为电荷陷阱；
在所述多晶层表面形成覆盖层，所述覆盖层为非晶绝缘材料；
抛光所述覆盖层的表面；
以被抛光的表面作为键合面，与一器件衬底键合。
2.根据权利要求1所述的带有电荷陷阱和绝缘埋层衬底的制备方法，其特征在于，所述覆盖层的材料选自于氧化硅、氮化硅、以及氮氧化硅中的一种。
3.根据权利要求1所述的带有电荷陷阱和绝缘埋层衬底的制备方法，其特征在于，所述器件衬底用于键合的表面上具有绝缘层，并通过所述绝缘层与所述覆盖层的被抛光表面进行键合。
4.根据权利要求3所述的带有电荷陷阱和绝缘埋层衬底的制备方法，其特征在于，所述绝缘层与覆盖层的材料相同。
5.根据权利要求1所述的带有电荷陷阱和绝缘埋层衬底的制备方法，其特征在于，在形成覆盖层之前，进一步包括抛光所述多晶层的步骤。
CN201510526087.0A 2015-08-25 2015-08-25 带有电荷陷阱和绝缘埋层衬底的制备方法 Active CN105140107B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510526087.0A CN105140107B (zh) 2015-08-25 2015-08-25 带有电荷陷阱和绝缘埋层衬底的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510526087.0A CN105140107B (zh) 2015-08-25 2015-08-25 带有电荷陷阱和绝缘埋层衬底的制备方法

Publications (2)

Publication Number Publication Date
CN105140107A true CN105140107A (zh) 2015-12-09
CN105140107B CN105140107B (zh) 2019-03-29

Family

ID=54725413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510526087.0A Active CN105140107B (zh) 2015-08-25 2015-08-25 带有电荷陷阱和绝缘埋层衬底的制备方法

Country Status (1)

Country Link
CN (1) CN105140107B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021559A (zh) * 2018-01-09 2019-07-16 联华电子股份有限公司 半导体元件及其制作方法
CN112750686A (zh) * 2020-12-30 2021-05-04 济南晶正电子科技有限公司 一种多层衬底、电子元器件及多层衬底制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482620A (en) * 1987-09-25 1989-03-28 Toshiba Corp Manufacture of semiconductor device
CN1200561A (zh) * 1997-05-26 1998-12-02 哈里公司 对半导体器件的改进
US20020079537A1 (en) * 2000-12-20 2002-06-27 Houston Theodore W. Semiconductor on insulator device architecture and method of construction
CN1436369A (zh) * 2000-06-16 2003-08-13 S.O.I.硅绝缘体技术公司 制备衬底的方法以及使用该方法获得的衬底
US20040217438A1 (en) * 2003-04-29 2004-11-04 Ray Chien SOI single crystalline chip structure with multi-thickness silicon layer
CN1856873A (zh) * 2003-09-26 2006-11-01 卢万天主教大学 制造具有降低的欧姆损耗的多层半导体结构的方法
CN102640278A (zh) * 2009-12-04 2012-08-15 Soitec公司 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构
CN102903664A (zh) * 2011-07-28 2013-01-30 Soitec公司 将单晶半导体层转移到支承衬底上的方法
CN103339710A (zh) * 2011-02-02 2013-10-02 信越化学工业株式会社 制备soi晶片的方法
CN103390593A (zh) * 2013-08-05 2013-11-13 苏州远创达科技有限公司 一种半导体衬底及其制造方法
CN103946970A (zh) * 2011-11-30 2014-07-23 Soitec公司 限制缺陷形成的制备异质结构的工艺

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482620A (en) * 1987-09-25 1989-03-28 Toshiba Corp Manufacture of semiconductor device
CN1200561A (zh) * 1997-05-26 1998-12-02 哈里公司 对半导体器件的改进
CN1436369A (zh) * 2000-06-16 2003-08-13 S.O.I.硅绝缘体技术公司 制备衬底的方法以及使用该方法获得的衬底
US20020079537A1 (en) * 2000-12-20 2002-06-27 Houston Theodore W. Semiconductor on insulator device architecture and method of construction
US20040217438A1 (en) * 2003-04-29 2004-11-04 Ray Chien SOI single crystalline chip structure with multi-thickness silicon layer
CN1856873A (zh) * 2003-09-26 2006-11-01 卢万天主教大学 制造具有降低的欧姆损耗的多层半导体结构的方法
CN102640278A (zh) * 2009-12-04 2012-08-15 Soitec公司 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构
CN103339710A (zh) * 2011-02-02 2013-10-02 信越化学工业株式会社 制备soi晶片的方法
CN102903664A (zh) * 2011-07-28 2013-01-30 Soitec公司 将单晶半导体层转移到支承衬底上的方法
CN103946970A (zh) * 2011-11-30 2014-07-23 Soitec公司 限制缺陷形成的制备异质结构的工艺
CN103390593A (zh) * 2013-08-05 2013-11-13 苏州远创达科技有限公司 一种半导体衬底及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
钱振型: "《固体电子学中的等离子体技术》", 31 December 1987 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021559A (zh) * 2018-01-09 2019-07-16 联华电子股份有限公司 半导体元件及其制作方法
CN110021559B (zh) * 2018-01-09 2021-08-24 联华电子股份有限公司 半导体元件及其制作方法
CN112750686A (zh) * 2020-12-30 2021-05-04 济南晶正电子科技有限公司 一种多层衬底、电子元器件及多层衬底制备方法
CN112750686B (zh) * 2020-12-30 2021-12-07 济南晶正电子科技有限公司 一种多层衬底、电子元器件及多层衬底制备方法

Also Published As

Publication number Publication date
CN105140107B (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
CN107430982B (zh) 贴合式半导体晶圆以及贴合式半导体晶圆的制造方法
US20220301847A1 (en) Support for a semiconductor structure
KR101379885B1 (ko) 반도체 온 절연체형 기판을 위한 베이스 기판의 제조 방법
CN100561688C (zh) 单晶外部基极和发射极异质结构双极晶体管及相关方法
US7601614B2 (en) Manufacturing method of silicon on insulator wafer
CN101828260A (zh) 在体半导体晶片中制造局域化绝缘体上半导体(soi)结构的方法
US9331153B2 (en) Methods and structures for forming microstrip transmission lines on thin silicon on insulator (SOI) wafers
KR20100129333A (ko) 고 저항 성질을 가지는 염가의 기판 및 그 제조 방법
KR20140019350A (ko) 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
US9466573B2 (en) RF SOI switch with backside cavity and the method to form it
US20140357051A1 (en) Method for forming radio frequency device
US7276430B2 (en) Manufacturing method of silicon on insulator wafer
KR101903239B1 (ko) Soi 기판 및 제조 방법
CN105140107A (zh) 带有电荷陷阱和绝缘埋层衬底的制备方法
CN105226067A (zh) 带有电荷陷阱和绝缘埋层的衬底及其制备方法
JP2019501524A (ja) 絶縁体上半導体基板
CN105261586A (zh) 带有电荷陷阱和绝缘埋层衬底的制备方法
JP2003174082A (ja) 半導体装置およびその製造方法
US8518798B2 (en) Semiconductor structure and method for making same
CN103066007A (zh) 一种全隔离结构的制作方法
US7476574B2 (en) Method for forming an integrated circuit semiconductor substrate
CN103247568B (zh) 带有图形化绝缘埋层的衬底的制作方法
CN104701148B (zh) 分裂栅的制造方法
CN102437158B (zh) Cmos半导体器件及其制造方法
US9875926B2 (en) Substrates with buried isolation layers and methods of formation thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant