CN102903664A - 将单晶半导体层转移到支承衬底上的方法 - Google Patents

将单晶半导体层转移到支承衬底上的方法 Download PDF

Info

Publication number
CN102903664A
CN102903664A CN2012102603216A CN201210260321A CN102903664A CN 102903664 A CN102903664 A CN 102903664A CN 2012102603216 A CN2012102603216 A CN 2012102603216A CN 201210260321 A CN201210260321 A CN 201210260321A CN 102903664 A CN102903664 A CN 102903664A
Authority
CN
China
Prior art keywords
layer
transferred
support substrate
semiconductor layer
crystal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102603216A
Other languages
English (en)
Other versions
CN102903664B (zh
Inventor
G·戈丹
C·马聚尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102903664A publication Critical patent/CN102903664A/zh
Application granted granted Critical
Publication of CN102903664B publication Critical patent/CN102903664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及将单晶半导体层转移到支承衬底上的方法。这种将单晶半导体层（3）转移到支承衬底（1）上的方法包括以下步骤：a）将物种注入施主衬底（31）；b）将施主衬底（31）键合至所述支承衬底（1）；c）使施主衬底（31）断裂以便将层（3）转移到支承衬底（1）上；以及以下步骤：使待被转移的单晶层（3）的部分（34）变为非晶，而没有打乱所述层（3）的第二部分（35）的晶格，所述部分（34、35）分别为所述单晶层（3）的表面部分和隐埋部分；所述非晶部分（34）在低于500℃的温度下再结晶，所述第二部分（35）的晶格用作再结晶的籽晶。

Description

将单晶半导体层转移到支承衬底上的方法
技术领域
本发明涉及用于将单晶半导体层转移到支承衬底上的方法以及由该方法所获得的结构。
背景技术
Smart CutTM方法是本领域中所熟知的用于将半导体层转移到支承衬底上，尤其是用于加工绝缘体上半导体（SeOI）结构，尤其是绝缘体上硅（SOI）结构的方法。
该结构从它们的底部朝向它们的表面（即，它们的有源部分）依次包括支承衬底、隐埋介电层（通常为隐埋氧化物，或BOX）和从被称为施主衬底的衬底转移的被称为有源层的半导体层。
一般地说，Smart-CutTM方法可以用于将层从施主衬底转移至支承衬底。
Smart-CutTM方法一般包括以下步骤：
1）在施主衬底中形成脆化区，以便对施主衬底中构成待被转移的半导体层的表面层进行限定；
2）将施主衬底键合在支承衬底上；当希望形成SeOI结构时，至少一个所述衬底覆盖有待形成BOX的介电层；
3）将能量提供给施主衬底，以便使它沿脆化区断裂，从而实现将半导体层转移到支承衬底上；
4）必要时，根据其使用通过对被转移半导体进行抛光、腐蚀、退火等来进行精加工。
通常，脆化区通过在施主衬底中注入原子物种来形成。
注入可以仅仅涉及一个物种（例如，氢），但也可以同时或依次注入若干个物种（例如，氢和氦）。
在现有技术的已知方式中，被注入物种根据高斯分布横穿施主衬底的厚度来分布，即峰值与脆化区附近的物种最大值对应。
该注入分布示出在图1中，图中示出了覆盖有氧化层33的施主衬底31，注入通过氧化层33来执行。
通过注入所获得的脆化区32刚好位于与被注入物种的最大值对应的峰值P之下（相对于执行注入的表面）。
待被转移的半导体层3位于氧化层33与脆化区32之间。
在注入峰值P的每一侧上，施主衬底31包括一定量的被注入原子，该被注入原子随着距离峰值的距离而减小。
从用于形成电子器件、光电子器件或光伏器件的角度来看，根据相关应用，被转移半导体层可以为单晶。
此外，所述被转移层可以被掺杂或者包括结，即由具有不同掺杂水平的至少两个相邻层组成的结构。
从而被转移层可以包括p-n结、n-p-n结、p-n-p结和/或用于生成电子器件的任何被掺杂区。
然而，被注入物种具有使待被转移的半导体层3的材料的晶格劣化的效果。
晶格中的这些缺陷特别易于使被转移半导体层的电学性能发生改变。
所述缺陷基本上由点缺陷组成，注入产生打乱晶格的弗仑克尔对（填隙式缺陷加空位缺陷）。掺杂剂原子也离开它们的替代位置，从而失去它们的电活性，被称为失活。
文中的术语“晶体缺陷”指的是这些类型的点缺陷以及在注入期间或后续退火期间因动态退火所形成的扩展缺陷（{311}缺陷、位错环）。
通过与点缺陷（弗仑克尔对、掺杂剂）作用，这些扩展缺陷阻碍再活化处理。
最后，被注入原子（H和/或He）自身构成同样与被转移层的掺杂剂作用的点杂质（填隙原子）或扩展杂质（薄片或{311}缺陷）。
为了避免这些缺点，现有技术中已经知道以下技术，即在将半导体层转移至支承衬底之后，对包括半导体层和支承衬底的结构施加高温（即，大于800℃）热处理。
该加热处理旨在校正结晶缺陷，并且恢复半导体层的结晶质量，以及使所注入的物种的剩余原子扩散到半导体层之外。
然而，在某些情况下，例如当金属键合层插在支承衬底与半导体层之间时，或者当支承衬底被预先处理成包括会因高温热处理的应用而损害的电子器件、互连件、金属区等时，不可能将包括被转移单晶半导体层的结构加热到这样高的温度。
此外，当被转移层包括掺杂区，例如结，还必须使热预算最小化，以避免掺杂剂从形成结的层中扩散。
实际上，该扩散将使掺杂界面不太突变（abrupt），并且通过改变结的电特性将使器件的操作劣化。
文献US 2005/0280155描述了将包括结的层转移到包括电子器件的支承衬底上的方法。
然而，在适中温度即一般低于500℃下应用热处理，不足于恢复被转移半导体层的电性质。
实际上，在执行简单的低温热处理时，因注入处理而出现的剩余氢将阻止掺杂剂再活化。
文献US 2010/0044706披露了将单晶半导体层转移到支承衬底上的方法。
该方法包括以下步骤：
-在不打乱单晶层的表面部分的晶格的情形下，使待从施主衬底转移的单晶半导体的隐埋部分非晶化，
-将物种注入施主衬底中，以便形成脆化区，从而限定待被转移单晶层，
-将施主衬底键合在所述支承衬底上，以及
-使脆化区的施主衬底断裂，从而将单晶层转移到支承衬底上，保持单晶的部分处于与支承衬底的界面处，并且非晶部分处于在转移步骤之后所获得的结构的表面上，
-使被转移单晶层的非晶部分再结晶，保持单晶的下面部分的晶格用作再结晶的籽晶，所述再结晶在550℃与600℃之间的温度下执行。
该非晶部分的再结晶步骤在本领域中被称为固相外延（SPE）。
再结晶具有使包含在非晶部分中的掺杂剂活化的效果。
然而，在该方法中，注入到单晶层内以形成脆化区的物种经过在非晶化步骤期间保持单晶的部分。
结果，所述单晶部分因被注入物种而破坏，尤其使其可能包含的掺杂剂失活。
由于该部分不是非晶而是单晶，因此破坏不会因再结晶步骤修复，并且该部分中掺杂剂不会再活化，除非在高温下执行热处理。
从而，本发明的一个目的是定义以下方法，即将单晶半导体层转移到支承衬底上，其后被转移层不再包括可能因脆化注入而产生的结晶缺陷。
具体而言，本发明的一个目的是，将包括掺杂区的被转移层恢复到其初始电性质，不管因脆化注入所产生的掺杂剂失活与否。
此外，所述方法应该完全能够在适中温度即不超过约500℃下执行。
发明内容
根据本发明，提出一种将单晶半导体层转移到支承衬底上的方法，包括以下连续步骤：
a）将物种注入被称为施主衬底的衬底中，以便在所述施主衬底中形成脆化区，所述脆化区限定待被转移的单晶层；
b）将所述施主衬底键合至所述支承衬底；
c）使所述施主衬底在脆化区断裂，以便将所述层转移到所述支承衬底上；
d）移除所述被转移单晶层的表面部分。
所述方法的特征在于，其还包括以下步骤：
*使所述待被转移的单晶层的第一部分变为非晶，而不用打乱所述单晶层的第二部分的晶格，所述第一和第二部分分别为所述单晶层中相对于注入方向的表面部分和隐埋部分，在执行步骤d）中的移除单晶层的表面部分之后，所述第一部分的厚度大于被转移单晶层的厚度；
*所述单晶层的所述第一非晶部分再结晶，所述第二部分的晶格用作再结晶的籽晶，所述再结晶在低于500℃的温度下执行。
根据本发明方法的第一实施例，在注入步骤a）之前执行所述单晶层的所述第一部分的非晶化。
根据本发明方法的第二实施例，在注入步骤a）之后执行所述单晶层的所述第一部分的非晶化。
根据特定实施例，在转移步骤c）之后执行所述单晶层的所述第一部分的非晶化。
在优选方式中，所述非晶化包括在所述第一部分中注入原子数量大于或等于单晶层的半导体材料的原子数量的原子物种。
根据本发明的特定实施例，所述单晶层的所述半导体材料为硅并且用于所述第一部分的非晶化而注入的物种从硅、锗、氙和/或氩中选出。
例如，被注入物种为硅并且被注入剂量大于或等于5×1012/cm2。
在特别有利的方式中，所述被转移层的第一部分的再结晶通过固相外延（SPE）来执行。
此外，所述施主衬底可以有利地经由键合层而键合至所述支承衬底，所述键合层的材料从金属、硅化物和III-V族半导体中选出，在形成脆化区以及待被转移的单晶层的所述第一部分非晶化之后，将所述键合层沉积在施主衬底上。
沉积所述键合层的温度可以低于所述第一部分开始再结晶的温度。
或者，沉积所述键合层的温度可以位于所述第一部分开始再结晶的温度与执行所述施主衬底断裂步骤时的温度之间。
在断裂之后，移除所述被转移单晶半导体层中因注入而损坏的表面部分。
优选地，在再结晶之后执行所述移除。
根据本发明的有利实施例，所述被转移半导体层包括掺杂区，例如结。
此外，所述支承衬底可以包括电子器件、互连件和/或金属区，因为这些器件不容易被损坏，因为再结晶在低温下执行。
最后，在第一部分再结晶之后，在步骤d）中从被转移层有利地移除单晶层的第二部分，从而剩下因非晶化/再结晶步骤而完全修复和/或再活化的最终的单晶层。
附图说明
参考附图，本发明的其它特征和优点将由以下详细描述得出，其中：
-图1是示出施主衬底中的注入分布的示意图；
-图2A至图2F示出了根据本发明一个实施例的方法的各个步骤；
-图3示出了使脆化区能够形成的物种和使待被转移的单晶层的一部分产生非晶化的物种的注入分布；
-图4A和图4B示出了待被转移的单晶层的一部分的非晶化注入的两个模拟；
-图5示出了在不同的注入能量下作为经历非晶化的区域的深度函数而注入的剂量曲线；
-图6示出了由本发明所获得的结构，其中活性层包括n-p-n结；
-图7A至图7F示出了根据本发明另一个实施例的方法的各个步骤；
-图8示出了用于对比实验的包含PN结的参考SOI衬底；
-图9A示出了在氢注入之前和之后PN结中的SRP分布曲线；
-图9B示出了在氢注入之后PN结中的硼、磷和氢的SIMS分布曲线；
-图10A示出了在转移到支承衬底上之后PN结中的SRP分布曲线；
-图10B示出了在转移到支承衬底上之后PN结中的硼和磷的SIMS分布曲线；
-图11示出了在激光退火之后PN结中的SRP分布曲线；
-图12A示出了在P层的一部分非晶化且再结晶之后PN结中的SRP分布曲线；
-图12B示出了在P层的一部分非晶化且再结晶之后PN结中的硼、磷和氢的SIMS分布曲线。
具体实施方式
待转移的半导体层为半导体材料的单晶层。
在下面将要详细描述的实例中，所述材料为硅，但本发明还应用于任何半导体材料，尤其包括锗、SiGe和III-V族材料，诸如GaN、GaAs、InP等。
单晶半导体层是施主衬底的一部分，其可以是材料与待转移层相同的固体衬底，或者复合衬底，即由不同材料的多层形成，其中一层包括待转移的半导体层。
待转移的半导体层的厚度一般在200nm和800nm之间。
优选地，待转移层至少包括一个掺杂区。
例如，待转移层可能至少包括一个p-n结、一个n-p-n结、一个p-n-p结和/或用于形成电子器件的任何掺杂区。
转移有半导体层的支承衬底可以是任意类型的衬底，半导体或者不是半导体。
支承衬底可以根据其相对于待转移半导体层的硬化特性来专门地选择，所述半导体层的厚度很小，但其还可以具有被选作为与被转移层一起形成的目标结构的函数的电性质和热性质。
在尤其有益的方式中，支承衬底可以包括电子器件、互连件和/或在半导体层转移之前所形成的金属区。
施主衬底的脆化
参考图2A，在施主衬底31中形成对待转移的层3进行限定的脆化区32。
该脆化区32经由预先形成在施主衬底一侧上的层33注入原子物种（箭头所示）来获得。
通常，层33是具有促使施主衬底后续键合到支承衬底上的功能的层。
层33可以通过诸如LPCVD、PECVD或电化学沉积的处理来获得。
根据预期应用，所述层33可以是电绝缘层（例如氧化层）或导电层（例如金属层）。
例如，层33通过施主衬底的热氧化来形成，但可以使用用于形成所述层的任何其它方法。
可以采用单物种（例如氢）来执行脆化区的注入，但也可以采用若干物种（例如氢和氦）顺序注入。
根据待注入物种和待被转移的半导体层的材料，本领域技术人员可以确定适当的注入参数（尤其剂量和能量）。
非晶化
非晶化指的是某区域上晶格的打乱到使该区域失去其所有结晶性质的程度。
参考图2B，经过覆盖施主衬底31的层33通过注入原子物种来使待被转移的层3的部分34变为非晶。
注入条件选择成，变为非晶的部分34为层3中邻近层33的表面部分，并且层3中位于脆化区32附近的隐埋部分35仍为单晶。
换句话说，在半导体中仅仅存在一个位于非晶区与单晶区之间的界面。
已经知道，被转移层3在通过例如腐蚀、抛光等转移之后将变得更薄，变为非晶的部分34具有大于或等于有源层的最终厚度的厚度，所述最终层被称为3’。
为了促成非晶化，注入物种具有大于或等于层3材料的原子数的原子数，并且优选无掺杂。
非晶化注入通常在室温（300K）下执行，但非晶区的厚度可以通过调整温度来改变。例如，温度低于300K时将促进非晶化。
例如，如果层3由硅组成，则优选注入硅离子。然而，也可以采用注入锗、氙或氩。
被注入剂量选择为部分34的期望层厚度和层深度的函数。
例如，如果层3由硅组成，则被注入硅的剂量优选在1×1013/cm2和5×1015/cm2之间。
大于或等于5×1019/cm3的硅浓度能够完全成为非晶部分34。
可选地，注入可以在两个步骤或更多个步骤中依次执行，以便注入期望的总剂量。
为了使非晶部分具有预定厚度，连续注入较之单次注入具有限制被注入剂量的优点。
在该情形下，连续执行至少两次注入，该注入的能量选择为在半导体层3的不同深度处具有峰值。
图4A和图4B示出了对使待被转移的半导体层中具有预定厚度的部分变为非晶所需的剂量进行模拟的两个实例。
这些模拟使用蒙特卡洛法，并且图表示出了作为注入深度p（用埃表示）的函数的被注入浓度（表示为每cm3）。
在深度轴上位于35004
Figure BDA00001929646700071
处的竖直虚线表示脆化注入峰值。
宽箭头指示非晶区。
在图4A中，模拟了硅衬底中两次不同的硅离子注入：第一次注入（直方图H1）在剂量为7×1015/cm2并且能量为160keV的情形下执行，第二次注入（直方图H2）在剂量为1.7×1015/cm2并且能量为20keV的情形下执行。曲线C1表示在这两次连续注入的情形下所获得的注入分布。
图4B中，模拟了硅衬底中三次不同的硅离子注入：第一次注入（直方图H1）在剂量为2×1015/cm2且能量为150keV的情形下执行，第二次注入（直方图H2）在剂量为5×1014/cm2且能量为50keV的情形下执行，以及第三次注入（直方图H3）在剂量为3×1014/cm2且能量为10keV的情形下执行。曲线C2表示在这三次连续注入的情形下所获得的注入分布。
图5示出了在不同能量值下在硅衬底中作为深度p（用
Figure BDA00001929646700072
表示）的函数而注入的氢（用原子/cm2表示）的剂量d。
为了保持单晶部分35（其将用作后续再结晶的籽晶层），注入能量选择为最深的注入峰值的最大深度小于脆化区32的深度。
此外，注意使部分34从层33开始在整个厚度上变为非晶。
实际上，如果保持层33与非晶部分34之间的单晶表面部分，则将存在两个再结晶前面（一个来自所述表面部分而另一个来自部分35），并且将在这两个前面之间的界面上产生晶格失配缺陷。
图3示出了使脆化区32（峰值P）能够形成的物种和使待被转移的半导体层的部分34（峰值P1和P2）能够被非晶化的物种在施主衬底31中的注入分布。
非晶化注入分两步执行，其中最深的P1位于不那么深的峰值P2与脆化峰值P之间。
边界37将非晶部分34与仍为单晶的部分35分离。
最靠近注入峰值P的部分36因脆化注入而被严重损坏。
如下文所示，在将半导体层3转移到支承衬底上之后，该严重损坏的部分36将被有利地移除。
从而，非晶化注入最深的峰值P1优选地应位于严重损坏部分36之外。
根据本发明的具体实施例，在施主衬底脆化步骤之前执行非晶化步骤。
然而，优选地初始执行最深的注入。从而，注入顺序有利地包括脆化注入，接着非晶化注入。
根据实施例，在将半导体层键合并转移到支承衬底之前，执行该非晶化步骤。
该特定顺序可以更精确地控制变为非晶的部分34的位置，并且没有包括使支承衬底损坏的任何风险。
然而，根据优选实施例，在将半导体层转移到支承衬底之后执行非晶化步骤。
在该情形下，注意执行充分精确的非晶化注入，从而一方面不损坏支承衬底（即，避免被注入离子横穿键合界面）并且另一方面保持半导体层的自由表面与接受非晶化注入的部分之间的用作后续再结晶的籽晶的单晶部分。
然而，目前市场上的注入装置能够提供所需精度的注入，并且本领域技术人员能够根据层3的材料、被注入物种和注入深度来确定适当的注入参数。
应该注意，当在被转移层上执行非晶化时，该层中相对于脆化注入方向的表面部分仍必须变为非晶，然而，由于层已经由该表面部分键合至支承衬底，因此在该情形下被转移层中待非晶化的对应部分隐埋在键合结构的键合界面中。
本实施例的方法步骤示出在图7A和图7F上，并且在下文中更详细地描述。
键合
根据实施例，在脆化和非晶化步骤之后，将施主衬底31键合在支承衬底1上。
示出在图2C中的该步骤可以通过所述衬底的任何适当处理（清洁、等离子体活化等）来进行，以便强化键合能量。
根据文中所示具体实施例，经由其来发生脆化和非晶化注入的氧化层33位于两个衬底之间的界面处，并且实现键合层的功能。
或者（未示出），如果希望通过由除经由其来发生脆化和非晶化注入的氧化层33的材料以外材料组成的键合层来执行键合，则通过例如选择性腐蚀、抛光和/或任何其它技术来从施主衬底31上移除所述层33，将由期望材料组成的键合层沉积在施主衬底31上和/或支承衬底1上，并且衬底31和1经由所述键合层结合在一起。
该键合层可以包括例如金属、硅化物或III-V族半导体材料。
所述键合层可以通过任何适当的沉积技术来形，例如通过支承衬底的热氧化来形成或通过诸如PECVD、PVD、ALD、LPCVD、CVD或ECD的技术在施主衬底或支承衬底上沉积来形成。
如果在施主衬底31上执行键合层的沉积，则该沉积优选应该以比半导体层的部分34从单晶部分35开始再结晶的温度低的温度执行，并且以比施主衬底可能沿脆化区32断裂的温度（其本身低于再结晶温度）低的温度执行。
这能够使断裂和再结晶步骤分离。
如果键合层的沉积仅仅能够在高温下执行，即在比半导体层的部分34开始再结晶的温度高的温度下执行，在执行时使该沉积温度仍比施主衬底可能沿脆化区32断裂的温度低，以避免施主衬底的任何早期断裂。
通过将施主衬底和支承衬底结合在一起，必要时通过氧化层33或诸如上述的另外的键合层来执行键合。
键合可以由分子键合、热压或任何其它组装方式构成。
键合能量可以依靠稳定退火来增强。
根据另一个实施例（参见以下参考图7A至图7F所述的方法），在脆化注入之后但在非晶化之前执行键合。
断裂
施主衬底31沿脆化区32的断裂优选通过应用热处理来引发，所述热处理可在上述稳定退火之后执行。
必要时，断裂热能通过机械、化学或其它能量来补充。
在对施主衬底的剩余部分进行分离之后，获得图2D所示的结构。
变为非晶的部分34于键合界面处隐埋在层3中。
保持单晶性质的部分35在其表面处具有因脆化注入而严重损坏的部分36。
所述部分36可以通过例如化学机械抛光（CMP）来从部分35上移除。
如图2E所示，则被转移层包括没有与注入和断裂有关的大多数缺陷的单晶表面部分35’、以及非晶隐埋部分34。
或者，仅仅在隐埋部分34再结晶步骤（其在下文中描述）之后，严重损坏的部分36才可以从被转移层上移除。
有利地，部分36在部分34再结晶之后移除，因为在此时执行化学机械抛光有助于消除在再结晶处理结束时仍在非晶部分与单晶部分之间的界面中的缺陷。
再结晶
再结晶指的是使非晶层部分恢复其单晶性质的处理。
通过固相外延（SPE）来执行部分34的再结晶。
该技术由以下步骤组成：从一堆非晶层和单晶层开始，以使非晶层的晶格基于单晶层的晶格（则其用作籽晶层）重组自身的温度来执行热处理。
对于硅，非晶部分34的再结晶在约300℃处开始，被转移层中保持单晶的部分35用作该再结晶的籽晶。
在被转移层3中仅具有位于非晶部分与单晶部分之间的一个界面37的情形下，仅形成朝向键合界面即朝向被转移层的渐增深度来移动界面37的一个再结晶前面。
在再结晶期间，在非晶部分34和单晶部分35之间的界面37处形成位错环。
这些位错环捕获杂质以及为施主衬底的脆化而注入的原子（例如氢和/或氦的原子）的剩余部分。
此外，这些位错环还捕获由注入而严重损坏的部分36中产生的结晶缺陷。
从而，当该部分36仍出现在层3的表面时，在执行再结晶步骤的情形下，所述缺陷没有在被转移层3的再结晶部分中蔓延。
此外，在再结晶热处理期间，重组出现为脆化而注入的轻的物种所引起的空位缺陷和为产生非晶部分34而注入的重的物种所引起的填隙式缺陷。
该重组导致结晶缺陷比率显著低于在仅仅一个脆化注入之后或在仅仅一个非晶注入之后所得到的结晶缺陷比率。
在断裂热处理期间，有利地启动部分34的再结晶。
必要时，可以在不超过应用所允许的最大温度（例如500℃）的情形下，在断裂之后通过额外热处理诸如快速热退火（RTA）或微波退火（MWA）来补充。
如上所示，部分34的再结晶任选地可以在断裂之前发生或至少被启动。
尤其，当键合层以比部分34能够再结晶的温度大的温度沉积在施主衬底上时更是如此。
精加工-移除被转移层的表面部分
如果因脆化植入而严重损坏的部分36没有在被转移层3再结晶步骤之前移除，则可以在该步骤之后通过任何适当的技术诸如化学机械抛光来移除。
此外，在该最后移除步骤中，被转移层中保持单晶进而没有因非晶化-再结晶而恢复或再活化的部分35也被移除。
其它精加工步骤可任选地应用于被转移层3，以便例如进一步减小其粗糙度。
图2F示出了支承衬底上的精加工层3’，该层3’具有比非晶化部分34的厚度更小的最终厚度。
从而，本发明可以在不应用半导体结构形成温度大于500℃的情形下来校正与被转移半导体层中脆化注入有关的缺陷。
具体而言，所实施的方法能够排出剩余的氢，以便校正被转移层中的结晶缺陷并且当被转移层包括掺杂区例如结时再活化掺杂剂。
图6示出了由本发明方法获得的结构，其中有源层3包括n-p-n结。
图7A至图7F示出了方法的替换实施例的步骤，其中在将层转移到支承衬底上之后执行非晶化。
尽管步骤顺序如此不同，但以上给出的每一步骤的描述仍然有效并且参考以上相应的段落。
图7A示出了脆化步骤。
在施主衬底31中执行用于创建脆化区32的离子注入。
该步骤与参考图2A所述的步骤类似。
图7B示出了键合步骤。
变脆的施主衬底31经由键合层33键合至支承衬底。
待被转移的层3的上部，即其与层3中相对于注入方向的表面部分对应，此时则隐埋在图7B上所示的结构中。
图7C示出了施主衬底的断裂以及将层3转移到支承衬底1上的步骤。
图7D示出了被转移层3的非晶化步骤。
如上所述，由于被转移层3中相对于注入方向的表面部分此时隐埋在键合结构中，因此待非晶化的部分隐埋在结构中直到键合界面，以便被转移层中仅具有一个再结晶前面。
图7E示出了再结晶步骤，用于再结晶的籽晶是层3的上部。
图7B示出了精加工步骤，包括最后移除被转移层中未由非晶化-再结晶处理处理过的部分。
实验结果
为了强调上述方法的效果，在根据常规方法（下文中称为“参考SOI”）所形成的多个SOI衬底样品与对所述参考SOI执行根据本发明的非晶化和再结晶所获得的样品之间进行对比实验。
如图8所示，参考SOI从其基部朝向其表面依次包括硅支承衬底1、隐埋硅氧化层33、以及由PN结组成的有源层3’，所述PN结由在0.4μm厚的N掺杂硅层3b（掺杂剂为磷）上方的0.5μm厚的P+掺杂硅层3a（掺杂剂为硼）而形成。
通过Smart CutTM处理制造该参考SOI的若干个样品。
具体而言，氢离子注入施主衬底中，施主衬底包括位于其表面的0.4μm厚的N层3b（由氧化层33覆盖），其在0.5μm厚的P层3a上方，注入深度为约1.1μm，然后将施主衬底经由氧化层33键合在硅支承衬底1上。
在将有源层转移到硅支承衬底1上之后，对所述层进行化学机械抛光（CMP）。
首先，已经示出，有源层中存在氢（来自脆化注入）将导致PN结的掺杂剂失活。
图9A示出了在氢注入之前（曲线（a））和在氢注入之后但在键合至支承衬底之前（曲线（b））在PN结（N层3b位于施主衬底表面上）上执行SRP测量的曲线，图中示出了在施主衬底内作为深度d的函数的电活性原子的浓度C（用原子/cm3表示）（横坐标0与施主衬底的上表面（N层3b）对应）。
在曲线（a）上，清晰地出现N和P+区。
在曲线（b）上，电活性原子的浓度急剧下降，表示氢注入使形成PN结的掺杂剂失活。
图9B示出了由SIMS测得的施主衬底中硼（B）、磷（P）（左纵轴）和氢（H）（右纵轴）的浓度（用原子/cm3表示）。
然而SRP提供电活性原子的浓度，SIMS提供原子总浓度，而不考虑它们的电活性。
不出所料，在与N层3b对应的上部P浓度更大，而在与P+层3a对应的下部B浓度更大。H峰值浓度对应于脆化区的深度，为大约1.1μm。
图10A示出了在PN结转移至支承衬底1并且执行CMP抛光之后由SRP测得的PN结中电活性原子的浓度。
浓度在整个被转移层3’上大致恒定，从而提供单N层而非PN结。
图10B示出了由SIMS测得的被转移层3’中用原子/cm3表示的B和P的浓度（左纵轴）以及Si和O原子的浓度（数量，右纵轴）。
对比图10A和图10B，表明B和P原子的电活性与它们的实际总浓度不一致。
具体而言，包含硼的上部应该提供P型层而非N型层。
这可以通过重组中心的出现来解释。
关于形成硅中的施主的氢的电性能（其被认定导致重组中心的出现）的更多细节可以在“Theory of Hydrogen-Related Levels in Semiconductors and Oxides”,C.G.Van de Walle,IEEE International Electron Devices Meeting(IEDM)TechnicalDigest,2005,p.400中找到。
为了研究局部加热的效果，进一步对参考SOI的一些样品进行激光退火。
该激光退火在于用激光照射SOI表面，具有使表面上的硅熔化的效果。
图11示出了由SRP测得的激光退火SOI中电活性原子的浓度。
该图示出了即使在SOI表面，剖面也不是P层的剖面，即硼没有被激光退火再活化。
另外，激光退火在SOI的更深入部分中没有任何效果。
为了确认由有源层的再结晶所产生的非晶化的效果，如本发明所述提供的，对一部分有源层进行非晶化。
对于这些测试，仅仅对P+层3a中厚度为0.25μm的表面部分34进行非晶化，有源层3’的其余部分保持单晶。
为此，在剂量为2x1015cm-2，能量为150keV的情形下执行硅原子的注入。
然后，该非晶部分在500℃时在10小时内再结晶。
图12A示出了在非晶部分34的再结晶之后由SRP测得的PN结中电活性原子的浓度。
可以看出，电活性B原子的浓度明显大于将有源层转移到支承衬底之后。
这表明，非晶化-再结晶处理能够再活化被处理层中的掺杂剂。
这进一步由图12B证实，图12B示出了由SIMS测得的被转移层3’中用原子/cm3表示的B、P和H的浓度（左纵轴）以及Si和O原子的浓度（数量，右纵轴）。
该图中，可以看出B原子的总浓度与电活性B原子的浓度大致相似，这表明B原子已再活化。
还可以看出，已非晶化进而再结晶的部分34中的H浓度急剧减小。
实际上，示出在图12A中的H浓度与SIMS器件的检测极限对应。
在非晶化层的再结晶期间因原子重排而导致H原子排出。
从而，图12A和图12B示出了氢的排出对掺杂剂再活化和掺杂层的电活性恢复的直接影响。
应该注意，这些实验结果仅作为本发明效果的示范给出。
当然，本发明不限于以上实施例。

Claims (16)

1.一种将单晶半导体层（3）转移到支承衬底（1）上的方法，包括以下连续步骤：
a）将物种注入被称为施主衬底的衬底（31）中，以便在所述施主衬底（31）中形成脆化区（32），所述脆化区（32）限定待被转移的单晶层（3）；
b）将所述施主衬底（31）键合至所述支承衬底（1）；
c）使所述施主衬底（31）在脆化区（32）断裂，以便将所述层（3）转移到所述支承衬底（1）上；
d）移除被转移单晶层的表面部分；
所述方法的特征在于，其还包括以下步骤：
使所述待被转移的单晶层（3）的第一部分（34）变为非晶，而不用打乱所述单晶层（3）的第二部分（35）的晶格，所述第一部分和第二部分（34、35）分别为所述单晶层（3）中相对于注入方向的表面部分和隐埋部分，在执行步骤d）中的移除单晶层的表面部分之后，所述第一部分（34）的厚度大于被转移单晶层（3’）的厚度；
所述单晶层（3）的所述第一非晶部分（34）再结晶，所述第二部分（35）的晶格用作再结晶的籽晶，所述再结晶在低于500℃的温度下执行。
2.根据权利要求1所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中在注入步骤a）之前执行所述单晶层（3）的所述第一部分（34）的非晶化。
3.根据权利要求1所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中在注入步骤a）之后执行所述单晶层（3）的所述第一部分（34）的非晶化。
4.根据权利要求1所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中在转移步骤c）之后执行所述单晶层（3）的所述第一部分的非晶化。
5.根据权利要求1至4中任一项所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中所述非晶化包括在所述第一部分（34）中注入原子数量大于或等于单晶层（3）的半导体材料的原子数量的原子物种。
6.根据权利要求5所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中所述单晶层（3）的所述半导体材料为硅并且用于所述第一部分（34）的非晶化而注入的物种从硅、锗、氙和/或氩中选出。
7.根据权利要求6所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中被注入物种为硅并且被注入剂量大于或等于5×1012/cm2。
8.根据权利要求1至7中任一项所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中所述被转移层（3）的第一部分（34）的再结晶通过固相外延来执行。
9.根据权利要求1至3中任一项所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中所述施主衬底（31）经由键合层而键合至所述支承衬底（1），所述键合层的材料从金属、硅化物和III-V族半导体中选出，并且在形成脆化区（32）以及待被转移的单晶层的所述第一部分（34）非晶化之后，将所述键合层沉积在施主衬底（31）上。
10.根据权利要求9所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中沉积所述键合层的温度低于所述第一部分（34）开始再结晶的温度。
11.根据权利要求9所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中沉积所述键合层的温度位于所述第一部分（34）开始再结晶的温度与执行所述施主衬底（31）断裂步骤时的温度之间。
12.根据权利要求1至11中任一项所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中在断裂之后，移除所述被转移单晶半导体层（3）中因脆化注入而损坏的表面部分（36）。
13.根据权利要求12所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中在再结晶之后执行所述移除。
14.根据权利要求1至13中任一项所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中所述被转移半导体层（3）包括掺杂区，例如结。
15.根据权利要求1至14中任一项所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中所述支承衬底（1）包括电子器件、互连件和/或金属区。
16.根据权利要求1至15中任一项所述的将单晶半导体层（3）转移到支承衬底（1）上的方法，其中在第一部分（34）再结晶之后，在步骤d）中从被转移层移除第二部分（35）。
CN201210260321.6A 2011-07-28 2012-07-25 将单晶半导体层转移到支承衬底上的方法 Active CN102903664B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR11/56885 2011-07-28
FR1156885A FR2978603B1 (fr) 2011-07-28 2011-07-28 Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support

Publications (2)

Publication Number Publication Date
CN102903664A true CN102903664A (zh) 2013-01-30
CN102903664B CN102903664B (zh) 2015-03-04

Family

ID=46148779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210260321.6A Active CN102903664B (zh) 2011-07-28 2012-07-25 将单晶半导体层转移到支承衬底上的方法

Country Status (8)

Country Link
US (1) US8603896B2 (zh)
EP (1) EP2551897B1 (zh)
JP (1) JP5678008B2 (zh)
KR (1) KR101353970B1 (zh)
CN (1) CN102903664B (zh)
FR (1) FR2978603B1 (zh)
SG (1) SG187333A1 (zh)
TW (1) TWI466198B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140107A (zh) * 2015-08-25 2015-12-09 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
CN105190875A (zh) * 2013-03-13 2015-12-23 英特尔公司 形成器件下互连结构的方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR3009428B1 (fr) * 2013-08-05 2015-08-07 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques
DE102013016669A1 (de) * 2013-10-08 2015-04-09 Siltectra Gmbh Kombiniertes Herstellungsverfahren zum Abtrennen mehrerer dünner Festkörperschichten von einem dicken Festkörper
CN114695134A (zh) * 2014-06-24 2022-07-01 Ev 集团 E·索尔纳有限责任公司 用于衬底的表面处理的方法和设备
WO2016006663A1 (ja) * 2014-07-10 2016-01-14 株式会社豊田自動織機 半導体基板および半導体基板の製造方法
CN105374871B (zh) 2014-08-22 2020-05-19 联华电子股份有限公司 鳍状结构及其形成方法
FR3045935B1 (fr) 2015-12-22 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un empilement de dispositifs electroniques.
FR3045934B1 (fr) * 2015-12-22 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un empilement de dispositifs electroniques
JP6945703B2 (ja) * 2016-12-12 2021-10-06 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
FR3061803B1 (fr) * 2017-01-11 2019-08-16 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
WO2019244471A1 (ja) * 2018-06-22 2019-12-26 日本碍子株式会社 接合体および弾性波素子
WO2019244461A1 (ja) * 2018-06-22 2019-12-26 日本碍子株式会社 接合体および弾性波素子
FR3091619B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de guérison avant transfert d’une couche semi-conductrice
FR3100083B1 (fr) * 2019-08-20 2021-09-10 Commissariat Energie Atomique Procédé de guérison d’une couche implantée comprenant un traitement thermique préalable à une recristallisation par recuit laser
FR3106236B1 (fr) * 2020-01-15 2021-12-10 Soitec Silicon On Insulator Procédé de fabrication d’un capteur d’image
FR3108787B1 (fr) * 2020-03-31 2022-04-01 Commissariat Energie Atomique Procédé basse température de transfert et de guérison d’une couche semi-conductrice
FR3116943B1 (fr) 2020-12-01 2023-01-13 Commissariat A Lenergie Atomique Et Aux Energie Alternatives Substrat donneur pour le transfert d’une couche mince et procede de transfert associe

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044706A1 (en) * 2006-03-13 2010-02-25 S.O.I.Tec Silicon On Insulator Technologies Methods of forming a layer of material on a substrate and structures formed therefrom

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749660A (en) * 1986-11-26 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a buried SiO2 layer
US20050280155A1 (en) 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
AU8036898A (en) * 1997-06-19 1999-01-04 Asahi Kasei Kogyo Kabushiki Kaisha Soi substrate and process for preparing the same, and semiconductor device and process for preparing the same
AU2002356823A1 (en) * 2002-07-24 2004-02-09 William Carr Method of manufacture of a multi-layered substrate with a thin single crystalline layer
JP5113999B2 (ja) * 2004-09-28 2013-01-09 シャープ株式会社 水素イオン注入剥離方法
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation
FR2934925B1 (fr) * 2008-08-06 2011-02-25 Soitec Silicon On Insulator Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage.
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044706A1 (en) * 2006-03-13 2010-02-25 S.O.I.Tec Silicon On Insulator Technologies Methods of forming a layer of material on a substrate and structures formed therefrom

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105190875A (zh) * 2013-03-13 2015-12-23 英特尔公司 形成器件下互连结构的方法
CN105190875B (zh) * 2013-03-13 2019-12-17 英特尔公司 形成器件下互连结构的方法
CN105140107A (zh) * 2015-08-25 2015-12-09 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
CN105140107B (zh) * 2015-08-25 2019-03-29 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法

Also Published As

Publication number Publication date
FR2978603A1 (fr) 2013-02-01
FR2978603B1 (fr) 2013-08-23
JP2013030773A (ja) 2013-02-07
EP2551897B1 (en) 2017-10-11
SG187333A1 (en) 2013-02-28
TWI466198B (zh) 2014-12-21
JP5678008B2 (ja) 2015-02-25
EP2551897A1 (en) 2013-01-30
TW201308446A (zh) 2013-02-16
KR20130014354A (ko) 2013-02-07
US20130029474A1 (en) 2013-01-31
KR101353970B1 (ko) 2014-01-22
CN102903664B (zh) 2015-03-04
US8603896B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
CN102903664B (zh) 将单晶半导体层转移到支承衬底上的方法
JP5133908B2 (ja) エピタキシによって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法、およびその方法により得られた構造
KR100614860B1 (ko) 원하는 기판 상에 단결정 물질의 박막을 전달하는 방법
KR101134485B1 (ko) 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
KR100926390B1 (ko) 초 미세 접합부 형성 방법
US20030013260A1 (en) Increasing the electrical activation of ion-implanted dopants
KR20130014381A (ko) 반도체 층 내 결함 치유 방법
TW200525762A (en) A semiconductor substrate with solid phase epitaxial regrowth with reduced junction leakage and method of producing same
US20090057678A1 (en) Method of Forming an Integrated Circuit and Integrated Circuit
JPH06132394A (ja) 半導体装置及び半導体装置における埋め込み分離領域を形成する酸素および／または窒素成分の段階的注入方法
TW201205685A (en) Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation
CN1153263C (zh) 硅基片中形成扩散区的方法
CN100474513C (zh) 一种制造半导体器件的方法及用该方法制造的半导体器件
KR101698912B1 (ko) 삼중 주입을 사용하는, 클리빙에 의해 실리콘 박막을 분리하는 방법
TW200849346A (en) Cluster ion implantation for defect engineering
JP2008526010A (ja) 低いホール密度を有する薄層を得るための方法
KR101423078B1 (ko) 고온 열적 어닐링을 통한 박막 품질 개선방법
US7888224B2 (en) Method for forming a shallow junction region using defect engineering and laser annealing
KR20240065035A (ko) 얇은 층의 전사를 위한 도너 기판 및 연관된 전사 방법
JP2008091876A (ja) 半導体装置の接合形成方法およびそれにより作製された半導体装置
KR20130103061A (ko) 반도체 장치 제조방법
Myers et al. Damage Removal of Low Energy Ion Implanted BF2 Layers in Silicon
Bennett et al. Vacancy engineering for highly activated ‘diffusionless’ boron doping in bulk silicon
JP2012212906A (ja) 低いホール密度を有する薄層を得るための方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant