FR2978603A1 - Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support - Google Patents
Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support Download PDFInfo
- Publication number
- FR2978603A1 FR2978603A1 FR1156885A FR1156885A FR2978603A1 FR 2978603 A1 FR2978603 A1 FR 2978603A1 FR 1156885 A FR1156885 A FR 1156885A FR 1156885 A FR1156885 A FR 1156885A FR 2978603 A1 FR2978603 A1 FR 2978603A1
- Authority
- FR
- France
- Prior art keywords
- layer
- monocrystalline
- transferred
- implantation
- donor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 103
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000001953 recrystallisation Methods 0.000 claims abstract description 30
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 238000002513 implantation Methods 0.000 claims description 67
- 238000005280 amorphization Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 238000000348 solid-phase epitaxy Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000003313 weakening effect Effects 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- 229910052724 xenon Inorganic materials 0.000 claims description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000004026 adhesive bonding Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 140
- 230000007547 defect Effects 0.000 description 23
- 208000010392 Bone Fractures Diseases 0.000 description 13
- 206010017076 Fracture Diseases 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 9
- 238000000137 annealing Methods 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 238000005498 polishing Methods 0.000 description 6
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000007420 reactivation Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
L'invention concerne un procédé de transfert d'une couche semi-conductrice monocristalline (3) sur un substrat support (1), comprenant les étapes suivantes : (a) implantation d'espèces dans un substrat (31) donneur ; (b) collage du substrat donneur (31) audit substrat support (1) ; (c) fracture du substrat donneur (31) pour transférer la couche (3) sur le substrat support (1), et des étapes dans lesquelles : • avant l'étape (b) de collage, on rend amorphe une portion (34) de la couche monocristalline (3) à transférer, sans désorganiser le réseau cristallin d'une seconde portion (35) de ladite couche (3), lesdites portions (34, 35) étant respectivement une portion superficielle et une portion enterrée de la couche monocristalline (3) ; • on recristallise ladite portion amorphe (34) à une température inférieure à 500°C, le réseau cristallin de ladite seconde portion (35) servant de germe à la recristallisation.
Description
PROCEDE DE TRANSFERT D'UNE COUCHE SEMI-CONDUCTRICE MONOCRISTALLINE SUR UN SUBSTRAT SUPPORT
DOMAINE DE L'INVENTION La présente invention concerne un procédé de transfert d'une couche semi-conductrice monocristalline sur un substrat support et une structure obtenue par ledit procédé.
ARRIERE PLAN DE L'INVENTION Le procédé Smart CutTM est bien connu pour le transfert d'une couche semi-conductrice 10 sur un substrat support, en particulier pour la fabrication de structures de type semi- conducteur sur isolant (SeOI) et en particulier silicium sur isolant (SOI). De telles structures comprennent successivement de leur base vers leur surface (c'est-à-dire leur partie active) un substrat support, une couche diélectrique enterrée (généralement désignée par « BOX », acronyme du terme anglo-saxon « Buried OXide ») et une couche 15 semi-conductrice, dite couche active, transférée à partir d'un substrat dit substrat donneur. De manière plus générale, le procédé Smart-CutTM peut être employé pour transférer une couche d'un substrat donneur vers un substrat support. Le procédé Smart CutTM comprend typiquement les étapes suivantes : 1) formation d'une zone de fragilisation dans le substrat donneur de manière à délimiter 20 une couche superficielle du substrat donneur qui constitue la couche semi-conductrice à transférer ; 2) collage du substrat donneur sur le substrat support ; lorsque l'on souhaite former une structure SeOl, l'un au moins desdits substrats est recouvert d'une couche diélectrique destinée à former le BOX ; 25 3) apport d'énergie au substrat donneur de sorte à le fracturer le long de la zone de fragilisation, permettant ainsi le transfert de la couche semi-conductrice sur le substrat support; 4) si besoin, finition par polissage, gravure, recuit, etc. de la couche semi-conductrice transférée en vue de son utilisation. 30 La formation de la zone de fragilisation est généralement effectuée par implantation d'espèces atomiques dans le substrat donneur. L'implantation peut n'impliquer qu'une seule espèce (par exemple, de l'hydrogène), mais aussi plusieurs espèces, simultanément ou séquentiellement (par exemple, de l'hydrogène et de l'hélium).
De manière connue, les espèces implantées se répartissent dans l'épaisseur du substrat donneur selon un profil de type gaussien, c'est-à-dire avec un pic correspondant au maximum d'espèces qui se situe au voisinage de la zone de fragilisation. Ce profil d'implantation est schématisé à la figure 1, qui représente un substrat donneur 31 recouvert d'une couche d'oxyde 33 à travers laquelle a été effectuée l'implantation. La zone de fragilisation 32 obtenue grâce à l'implantation est située juste en-dessous (par rapport à la face à travers laquelle a été effectuée l'implantation) du pic P correspondant au maximum d'espèces implantées. La couche semi-conductrice 3 à transférer est comprise entre la couche d'oxyde 33 et 10 la zone de fragilisation 32. De part et d'autre du pic d'implantation P, le substrat donneur 31 contient une certaine quantité d'atomes implantés qui diminue au fur et à mesure que l'on s'éloigne du pic. En vue de son utilisation pour la formation de dispositifs électroniques, optoélectroniques ou photovoltaïques, selon les applications visées, la couche semi-15 conductrice transférée peut être monocristalline. Par ailleurs, ladite couche transférée peut être dopée ou comprendre une jonction, c'est-à-dire une structure constituée d'au moins deux couches adjacentes présentant des niveaux de dopage différents. La couche transférée peut ainsi comprendre une jonction une jonction pn, une jonction 20 npn, une jonction pnp et/ou toute zone dopée en vue de réaliser des dispositifs électroniques. Or, les espèces implantées ont pour effet de détériorer le réseau cristallin du matériau de la couche semi-conductrice 3 à transférer. Ces défauts du réseau cristallin sont notamment susceptibles d'altérer le comportement électrique de la couche semi-conductrice transférée. 25 Lesdits défauts consistent essentiellement en des défauts ponctuels : l'implantation crée des paires de Frenkel (un interstitiel plus une lacune) qui vont conduire à une désorganisation du réseau. Les atomes de dopants vont également être sortis de leur position substitutionnelle et vont donc perdre leur activité électrique. On parle de désactivation. 30 Le terme « défauts cristallins » désigne dans le présent texte ce type de défauts ponctuels ainsi que des défauts étendus (défauts <311>, boucles de dislocations) qui se créent par recuit dynamique au cours de l'implantation ou lors d'un recuit ultérieur. En interagissant avec les défauts ponctuels (paires de Frenkel, dopants), ces défauts étendus entravent le processus de réactivation.
Enfin les atomes implantés (H et/ou He) eux-mêmes constituent des impuretés ponctuelles (atomes interstitiels) ou étendues (défauts de type « platelets » ou défauts <311>) qui vont également interagir avec les dopants de la couche transférée. Pour éviter ces inconvénients, il est connu d'appliquer à la structure comprenant la couche semi-conductrice et le substrat support un traitement thermique à haute température (i.e. supérieur à 800°C) après le transfert de la couche semi-conductrice sur le substrat support. Un tel traitement thermique vise à guérir les défauts cristallins et de restaurer la qualité cristalline de la couche semi-conductrice, ainsi que de faire diffuser les atomes résiduels des 10 espèces implantées hors de la couche semi-conductrice. Cependant, il existe des situations dans lesquelles il n'est pas possible de porter la structure comprenant la couche semi-conductrice monocristalline transférée à une température aussi élevée, par exemple lorsqu'une couche de collage métallique est intercalée entre le substrat support et la couche semi-conductrice, ou encore lorsque le 15 substrat support a fait l'objet au préalable de traitements pour comprendre des dispositifs électroniques, des interconnexions, des zones métallisées, etc., qui seraient endommagées par l'application d'un traitement thermique à haute température. Par ailleurs, lorsque la couche transférée comprend une région dopée, par exemple une jonction, il est également nécessaire de minimiser le budget thermique afin d'éviter la 20 diffusion des dopants des couches formant la jonction. En effet, une telle diffusion conduirait à rendre les interfaces de dopage moins abruptes et à détériorer le fonctionnement du dispositif en modifiant les caractéristiques électriques de la jonction. Le document US 2005/0280155 décrit un procédé de transfert d'une couche 25 comprenant une jonction sur un substrat support comprenant des dispositifs électroniques. Or, appliquer un traitement thermique à une température modérée, c'est-à-dire typiquement inférieure à 500°C, n'est pas suffisant pour restaurer les propriétés électriques de la couche semi-conductrice transférée. En effet, la présence de l'hydrogène résiduel provenant de l'implantation entrave la 30 réactivation des dopants lorsque l'on effectue un simple traitement thermique à basse température. Un but de l'invention est donc de définir un procédé de transfert d'une couche semi-conductrice monocristalline sur un substrat support à l'issue duquel la couche transférée ne comprend plus de défauts cristallins éventuellement générés par l'implantation de 35 fragilisation.
En particulier, un but de l'invention est de rendre à une couche transférée comprenant une région dopée ses propriétés électriques initiales, malgré la désactivation des dopants qui a été générée par l'implantation de fragilisation. Ledit procédé doit pouvoir être entièrement mis en oeuvre à des températures 5 modérées, c'est-à-dire n'excédant pas 500°C environ.
BREVE DESCRIPTION DE L'INVENTION Conformément à l'invention, il est proposé un procédé de transfert d'une couche semi-conductrice monocristalline sur un substrat support comprenant les étapes successives 10 suivantes : (a) implantation d'espèces dans un substrat dit substrat donneur, de manière à former dans le substrat donneur une zone de fragilisation délimitant la couche monocristalline à transférer ; (b) collage du substrat donneur audit substrat support ; 15 (c) fracture du substrat donneur selon la zone de fragilisation, de sorte à transférer la couche sur le substrat support. Ledit procédé est remarquable en ce qu'il comprend en outre des étapes dans lesquelles : - avant l'étape (b) de collage, on rend amorphe une première portion de la couche 20 monocristalline à transférer, sans désorganiser le réseau cristallin d'une seconde portion de la couche monocristalline, lesdites première et seconde portions étant respectivement une portion superficielle et une portion enterrée de la couche monocristalline par rapport au sens d'implantation ; - on recristallise ladite première portion amorphe de la couche monocristalline, le 25 réseau cristallin de ladite seconde portion servant de germe à la recristallisation, ladite recristallisation étant effectuée à une température inférieure à 500°C. Selon une première forme d'exécution du procédé conforme à l'invention, l'amorphisation de ladite première portion de la couche monocristalline est mise en oeuvre avant l'étape (a) d'implantation. 30 Selon un deuxième mode de réalisation de l'invention, l'amorphisation de ladite première portion de la couche monocristalline est mise en oeuvre après l'étape (a) d'implantation. De manière préférée, ladite amorphisation comprend l'implantation, dans ladite première portion, d'espèces atomiques dont le numéro atomique est supérieur ou égal à celui 35 du matériau semi-conducteur de la couche monocristalline.
Selon un mode de réalisation particulier de l'invention, le matériau semi-conducteur de la couche monocristalline est du silicium et les espèces implantées pour l'amorphisation de la première portion sont choisies parmi le silicium, le germanium, le xénon et/ou l'argon. Par exemple, l'espèce implantée est du silicium et la dose implantée est supérieure ou égale à 5x1012cm"2. De manière particulièrement avantageuse, la recristallisation de la première portion de la couche transférée est effectuée par épitaxie en phase solide (SPE). Par ailleurs, le substrat donneur peut avantageusement être collé au substrat support par l'intermédiaire d'une couche de collage dont le matériau est choisi parmi les métaux, les siliciures et les semi-conducteurs du groupe III-V, ladite couche de collage étant déposée sur le substrat donneur après la formation de la zone de fragilisation et l'amorphisation de ladite première portion de la couche monocristalline à transférer. La température de dépôt de la couche de collage peut être inférieure à la température à partir de laquelle la première portion recristallise.
De manière alternative, la température de dépôt de la couche de collage peut être comprise entre la température à partir de laquelle la première portion recristallise et la température à laquelle est effectuée l'étape de fracture du substrat donneur. Après la fracture, on retire une portion superficielle de la couche semi-conductrice monocristalline transférée.
De préférence, ledit retrait est effectué après la recristallisation. Selon un mode de réalisation avantageux de l'invention, la couche semi-conductrice transférée comprend une région dopée, par exemple une jonction. Par ailleurs, le substrat support peut comprendre un dispositif électronique, une interconnexion et/ou une zone métallisée, ceux-ci ne risquant pas d'être détériorés en raison 25 de la basse température à laquelle est mise en oeuvre la recristallisation..
BREVE DESCRIPTION DES DESSINS D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés sur lesquels : 30 - la figure 1 est un schéma illustrant le profil d'implantation dans le substrat donneur, les figures 2A à 2F illustrent différentes étapes d'un mode de réalisation du procédé selon l'invention, - la figure 3 illustre le profil d'implantation des espèces permettant la formation de la zone de fragilisation et des espèces procurant l'amorphisation d'une partie de la couche 35 monocristalline à transférer ; - les figures 4A et 4B illustrent deux simulations d'implantation d'amorphisation d'une portion de la couche monocristalline à transférer ; - la figure 5 présente des courbes de la dose à implanter en fonction de la profondeur de la région à amorphiser pour différentes énergies d'implantation ; - la figure 6 illustre une structure obtenue grâce à l'invention, dans laquelle la couche active comprend une jonction npn.
DESCRIPTION DETAILLEE DE L'INVENTION La couche semi-conductrice à transférer est une couche monocristalline d'un matériau 10 semi-conducteur. Dans les exemples qui seront décrits en détail plus bas, ledit matériau est du silicium mais l'invention s'applique également à tout matériau semi-conducteur, incluant notamment du germanium, du SiGe, des matériaux du groupe III-V tels que GaN, GaAs, InP, etc. La couche semi-conductrice monocristalline fait partie d'un substrat donneur, qui peut 15 être un substrat massif du même matériau que celui de la couche à transférer, ou bien un substrat composite, c'est-à-dire formé d'une pluralité de couches de matériaux différents, dont l'une comprend la couche semi-conductrice à transférer. L'épaisseur de la couche semi-conductrice à transférer est typiquement comprise entre 200 et 800 nm. 20 De préférence, la couche à transférer comprend au moins une région dopée. Par exemple, la couche à transférer peut comprendre au moins une jonction pn, une jonction npn, une jonction pnp et/ou toute zone dopée en vue de réaliser des dispositifs électroniques. Le substrat support sur lequel doit être transférée la couche semi-conductrice peut être 25 tout type de substrat, semi-conducteur ou non. Le substrat support peut être choisi uniquement pour ses propriétés de raidisseur vis-à-vis de la couche semi-conductrice à transférer, dont l'épaisseur est très faible, mais il peut également présenter des propriétés électriques, thermiques choisies en fonction de la destination de la structure qu'il forme avec la couche transférée. 30 De manière particulièrement avantageuse, le substrat support peut comprendre des dispositifs électroniques, des interconnexions et/ou des zones métallisées formés avant le transfert de la couche semi-conductrice. Fragilisation du substrat donneur En référence à la figure 2A, on forme dans le substrat donneur 31 une zone de 35 fragilisation 32 délimitant la couche 3 à transférer.
Cette zone de fragilisation 32 est obtenue par l'implantation d'espèces atomiques (schématisées par des flèches) à travers une couche 33 formée au préalable sur une face du substrat donneur. Généralement, la couche 33 est une couche dont la fonction est de favoriser le collage 5 ultérieur du substrat donneur sur le substrat support. La couche 33 peut être obtenue par un procédé tel qu'un dépôt LPCVD, PECVD ou électrochimique. Selon l'application visée, ladite couche 33 peut être une couche électriquement isolante (par exemple une couche d'oxyde) ou conductrice (par exemple une couche métallique). 10 La couche 33 est par exemple formée par oxydation thermique du substrat donneur, mais tout autre procédé de formation de ladite couche peut être employé. L'implantation de fragilisation peut être réalisée avec une seule espèce (par exemple de l'hydrogène), mais aussi avec plusieurs espèces implantées séquentiellement (par exemple de l'hydrogène et de l'hélium). 15 L'homme du métier sait déterminer, en fonction des espèces à implanter et du matériau de la couche semi-conductrice à transférer, les paramètres d'implantation (notamment la dose et l'énergie). Amorphisation Par amorphisation, on entend une désorganisation du réseau cristallin d'une région qui 20 est telle que la région considérée a perdu tout caractère cristallin. En référence à la figure 2B, on rend amorphe une portion 34 de la couche 3 à transférer au moyen d'une implantation d'espèces atomiques à travers la couche 33 recouvrant le substrat donneur 31. Les conditions d'implantation sont choisies pour que la portion 34 qui est rendue 25 amorphe soit la portion superficielle de la couche 3, adjacente à la couche 33, et pour qu'une portion enterrée 35 de la couche 3, située au voisinage de la zone de fragilisation 32 reste monocristalline. En d'autres termes, il n'existe dans la couche semi-conductrice qu'une seule interface entre une région amorphe et une région monocristalline. 30 Sachant que la couche transférée 3 sera amincie après le transfert, par exemple par gravure, polissage, etc., la portion 34 que l'on rend amorphe présente une épaisseur supérieure ou égale à l'épaisseur finale de la couche active. Pour provoquer l'amorphisation, les espèces implantées présentent un numéro atomique supérieur ou égal au numéro atomique du matériau de la couche 3 et sont de 35 préférence non dopantes.
L'implantation d'amorphisation est généralement conduite à température ambiante (300 K), mais on peut influer sur l'épaisseur de la région amorphe en modulant la température. Ainsi, une température inférieure à 300 K favorise l'amorphisation. Par exemple, si la couche 3 est en silicium, une implantation d'ions silicium est préférée. Cependant, une implantation de germanium, xénon ou argon peut également être pratiquée. La dose implantée est choisie en fonction de l'épaisseur et de la profondeur de la couche souhaitées de la portion 34. Par exemple, si la couche 3 est en silicium, la dose de silicium implantée est de préférence comprise entre 1x1013 et 5x1015 cm-2. Une concentration de silicium supérieure ou égale à 5x1019 cm-3 permet de rendre totalement amorphe la portion 34. Eventuellement, l'implantation peut être réalisée séquentiellement, en deux étapes ou plus de sorte à implanter la dose totale souhaitée.
Pour rendre amorphe une épaisseur donnée, une implantation séquentielle présente l'avantage de limiter la dose implantée par rapport à une implantation unique. Dans ce cas, on effectue successivement au moins deux implantations dont l'énergie est choisie pour présenter un pic à des profondeurs différentes de la couche semi-conductrice 3.
Les figures 4A et 4B présentent deux exemples de simulations de la dose nécessaire pour rendre amorphe une portion d'épaisseur donnée de la couche semi-conductrice à transférer. Ces simulations sont de type Monte Carlo et les graphiques présentent la concentration implantée (exprimée en cm-3) en fonction de la profondeur d'implantation p (exprimée en angstrôms). Le trait vertical en pointillés situé à la profondeur de 3500 A représente le pic de l'implantation de fragilisation. La flèche large schématise la zone amorphe. Sur la figure 4A, on a simulé deux implantations distinctes d'ions silicium dans un substrat de silicium : la première implantation (histogramme H1) est réalisée avec une dose de 7x1015 cm-2 et une énergie de 160 keV, la seconde (histogramme H2) avec une dose de 1,7x1015 cm' et une énergie de 20 keV. La courbe Cl présente le profil d'implantation obtenu avec ces deux implantations successives. Sur la figure 4B, on a simulé trois implantations distinctes d'ions silicium dans un substrat de silicium : la première implantation (histogramme H1) est réalisée avec une dose de 2x1015 cm-2 et une énergie de 150 keV, la deuxième (histogramme H2) avec une dose de 5x1014 cm-2 et une énergie de 50 keV, et la troisième (histogramme H3) avec une dose de 3x1014 cm-2 et une énergie de 10 keV. La courbe C2 présente le profil d'implantation obtenu avec ces trois implantations successives.
La figure 5 illustre la dose d d'hydrogène (en atomeslcm2) à implanter en fonction de la profondeur p (en A) dans un substrat de silicium pour différentes valeurs d'énergie. Pour conserver une portion 35 monocristalline (qui servira de couche germe pour la recristallisation ultérieure), l'énergie d'implantation est choisie de sorte à ce que la profondeur maximale du pic d'implantation le plus profond soit inférieure à la profondeur de la zone de fragilisation 32. Par ailleurs, on veille à rendre amorphe la portion 34 sur toute son épaisseur depuis la couche 33. En effet, si l'on conservait une portion monocristalline superficielle entre la couche 33 et la portion amorphe 34, il existerait deux fronts de recristallisation (l'un à partir de ladite 15 portion superficielle et l'autre à partir de la portion 35), et des défauts de désaccord de maille seraient générés à l'interface de rencontre entre ces deux fronts. La figure 3 illustre les profils d'implantation dans le substrat donneur 31 des espèces permettant la formation de la zone de fragilisation 32 (pic P) et des espèces permettant l'amorphisation de la portion 34 de la couche semi-conductrice à transférer (pics P1 et P2). 20 L'implantation d'amorphisation a été réalisée en deux étapes, le pic P1 qui est le plus profond étant situé entre le pic P2 moins profond et le pic P de fragilisation. Une frontière 37 sépare la portion amorphisée 34 de la portion 35 qui reste monocristalline. La portion 36 qui est la plus proche du pic d'implantation P a été très fortement 25 endommagée par l'implantation de fragilisation. Comme on le verra plus bas, cette portion fortement endommagée 36 sera avantageusement retirée après le transfert de la couche semi-conductrice 3 sur le substrat support. Le pic P1 le plus profond de l'implantation d'amorphisation doit donc se trouver de 30 préférence hors de la portion fortement endommagée 36. Selon un mode particulier de réalisation de l'invention, l'étape d'amorphisation est réalisée avant l'étape de fragilisation du substrat donneur. Cependant, on procède de préférence en premier lieu à l'implantation la plus profonde. La séquence d'implantation est donc avantageusement constituée de l'implantation de 35 fragilisation puis de l'implantation d'amorphisation.
Dans tous les cas, cette étape d'amorphisation est réalisée avant le collage et le transfert de la couche semi-conductrice sur le substrat support. Cette séquence particulière permet de maîtriser plus précisément la position de la portion 34 que l'on rend amorphe.
En effet, si l'on tentait de rendre amorphe une partie de la couche semi-conductrice une fois transférée sur le substrat support, il serait difficile de mettre en oeuvre une implantation suffisamment précise pour, d'une part, ne pas endommager le substrat support (des ions implantés étant susceptibles de traverser l'interface de collage) et pour, d'autre part, conserver, entre la surface libre de la couche semi-conductrice et la portion recevant l'implantation, une portion monocristalline servant de germe pour la recristallisation ultérieure. Collaqe Après les étapes de fragilisation et d'amorphisation, on procède au collage du substrat donneur 31 sur le substrat support 1. Cette étape, qui est illustrée à la figure 2C, peut être précédée de tout traitement 15 desdits substrats (nettoyage, activation plasma, etc.) approprié pour renforcer l'énergie de collage. Selon un mode particulier de réalisation illustré ici, la couche d'oxyde 33 à travers laquelle ont eu lieu les implantations de fragilisation et d'amorphisation est située à l'interface entre les deux substrats et remplit la fonction de couche de collage. 20 De manière alternative (non illustrée), si l'on souhaite mettre en oeuvre le collage au moyen d'une couche de collage en un matériau autre que celui de la couche d'oxyde 33 à travers laquelle ont eu lieu les implantations de fragilisation et d'amorphisation, on retire ladite couche 33 du substrat donneur 31 par exemple par gravure sélective, polissage et/ou toute autre technique, on dépose sur le substrat donneur 31 et/ou sur le substrat support 1 25 une couche de collage dans le matériau souhaité et l'on met en contact les substrats 31 et 1 par l'intermédiaire de ladite couche de collage. Une telle couche de collage peut comprendre par exemple un métal, un siliciure ou un matériau semi-conducteur du groupe III-V. Ladite couche de collage peut être formée par toute technique de dépôt appropriée, par 30 exemple une oxydation thermique du substrat support, un dépôt par une technique telle que PECVD, PVD, ALD, LPCVD, CVD, ECD sur le substrat donneur ou sur le substrat support. Si le dépôt de la couche de collage est effectué sur le substrat donneur 31, ce dépôt doit être de préférence mis en oeuvre à une température inférieure à la température à partir de laquelle la portion 34 de la couche semi-conductrice recristallise à partir de la portion 35 monocristalline 35, et à une température inférieure à la température à partir de laquelle le substrat donneur est susceptible de se fracturer le long de la zone de fragilisation 32, qui est elle-même inférieure à la température de recristallisation. Ceci permet de dissocier les étapes de fracture et de recristallisation. Dans le cas où le dépôt de la couche de collage ne peut être mis en oeuvre qu'à une température élevée, c'est-à-dire à une température supérieure à la température à partir de laquelle la portion 34 de la couche semi-conductrice recristallise, on fait en sorte que cette température de dépôt reste inférieure à la température à partir de laquelle le substrat donneur est susceptible de se fracturer le long de la zone de fragilisation 32, pour éviter toute fracture prématurée du substrat donneur.
Le collage est réalisé en mettant en contact le substrat donneur et le substrat support, le cas échéant par la couche d'oxyde 33 ou par une autre couche de collage telle que décrite ci-dessus. Il peut s'agir d'un collage par adhésion moléculaire, par thermo compression, ou tout autre forme d'assemblage.
L'énergie de collage peut être renforcée au moyen d'un recuit de stabilisation. Fracture La fracture du substrat donneur 31 le long de la zone de fragilisation 32 est de préférence provoquée par l'application d'un traitement thermique, qui peut être mis en oeuvre à la suite du recuit de stabilisation précité.
Si nécessaire, on complète l'énergie thermique de fracture par l'apport d'une énergie mécanique, chimique ou autre. Après avoir détaché le reliquat du substrat donneur, on obtient la structure illustrée à la figure 2D. La portion 34 qui a été rendue amorphe est enterrée dans la couche 3, à l'interface de 25 collage. La portion 35 dont le caractère monocristallin a été préservé présente à sa surface la portion 36 fortement endommagée par l'implantation de fragilisation. Ladite portion 36 peut être retirée de la portion 35, par exemple par polissage mécano-chimique (CMP). 30 Comme illustré à la figure 2E, la couche transférée comprend alors une portion superficielle 35' monocristalline dépourvue de la majorité des défauts liés à l'implantation et à la fracture et la portion enterrée amorphe 34. De manière alternative, la portion 36 fortement endommagée peut n'être retirée de la couche transférée qu'après l'étape de recristallisation de la portion enterrée 34 qui est décrite 35 ci-dessous.
De manière avantageuse, on procède au retrait de la portion 36 après la recristallisation de la portion 34, car le polissage mécano-chimique mis en oeuvre à cette occasion contribue à supprimer les défauts de l'interface entre la portion amorphe et la portion monocristalline qui restent à l'issue de la recristallisation.
Recristallisation Par recristallisation, on entend le fait de rendre à la portion de couche amorphe son caractère monocristallin. La recristallisation de la portion 34 est mise en oeuvre par épitaxie en phase solide. Cette technique est désignée par l'acronyme SPE du terme anglo-saxon « Solid-Phase 10 Epitaxy ». Cette technique consiste, à partir d'un empilement d'une couche amorphe et d'une couche monocristalline, à effectuer un traitement thermique à une température à laquelle le réseau cristallin de la couche amorphe se réorganise sur la base du réseau cristallin de la couche monocristalline (qui sert donc de couche germe). 15 Pour le silicium, la recristallisation de la portion amorphe 34 se produit à partir de 300°C environ ; la portion 35 de la couche transférée, qui est restée monocristalline, sert de germe à cette recristallisation. Dans la mesure où il n'existe dans la couche transférée 3 qu'une seule interface 37 entre une portion amorphe et une portion monocristalline, il ne se forme qu'un seul front de 20 recristallisation qui se déplace de l'interface 37 vers l'interface de collage, c'est-à-dire vers une profondeur croissante de la couche transférée. Lors de la recristallisation, des boucles de dislocation se forment à l'interface 37 entre la portion amorphe 34 et la portion monocristalline 35. Ces boucles de dislocation permettent de piéger les impuretés ainsi que les résidus 25 d'atomes (par exemple d'hydrogène et/ou d'hélium) qui ont été implantés pour la fragilisation du substrat donneur. Par ailleurs, ces boucles de dislocation piègent également les défauts cristallins générés dans la portion 36 fortement endommagée par l'implantation. Par conséquent, lorsque cette portion 36 est encore présente à la surface de la couche 30 3 lorsqu'on effectue l'étape de recristallisation, lesdits défauts ne se propagent pas dans la portion recristallisée de la couche transférée 3. Par ailleurs, il se produit, pendant le traitement thermique de recristallisation, une recombinaison des défauts lacunaires dus aux espèces légères implantées pour la fragilisation et aux défauts interstitiels dus aux espèces lourdes implantées pour rendre 35 amorphe la portion 34.
Cette recombinaison résulte en un taux de défauts cristallins nettement inférieur à celui obtenu à l'issue, soit uniquement d'une implantation de fragilisation, soit uniquement d'une implantation d'amorphisation. La recristallisation de la portion 34 est avantageusement amorcée pendant le traitement 5 thermique de fracture. Si nécessaire, elle peut être complétée, après la fracture, par un traitement thermique additionnel tel qu'un recuit rapide à haute température (RTA, acronyme du terme anglo-saxon « Rapid Thermal Annealing ») ou un recuit par micro-ondes (MWA, acronyme de « Micro-Wave Annealing »), sans dépasser une élévation en température au-delà du 10 maximum autorisé par l'application (par exemple 500°C). Comme on l'a vu plus haut, la recristallisation de la portion 34 peut éventuellement avoir lieu - ou tout au moins s'amorcer - avant la fracture. C'est notamment le cas lorsque l'on dépose sur le substrat donneur une couche de collage à une température supérieure à la température à partir de laquelle la portion 34 peut 15 recristalliser. Finition Si la portion 36 fortement endommagée par l'implantation de fragilisation n'a pas été retirée avant l'étape de recristallisation de la couche transférée 3, elle peut l'être après cette étape, au moyen de toute technique appropriée telle qu'un polissage mécano-chimique par 20 exemple. D'autres étapes de finition peuvent éventuellement être appliquées à la couche transférée 3, par exemple en vue de diminuer encore sa rugosité. Ainsi, l'invention permet, sans appliquer à la structure semi-conductrice formée de températures supérieures à 500°C, de guérir les défauts liés à l'implantation de fragilisation 25 dans la couche semi-conductrice transférée. En particulier, le procédé mis en oeuvre permet d'évacuer l'hydrogène résiduel, de guérir les défauts cristallins de la couche transférée et de réactiver les dopants lorsque la couche transférée comprend une région dopée, par exemple une jonction. La figure 6 illustre une structure obtenue par le procédé de l'invention, dans laquelle la 30 couche active 3 comprend une jonction npn.
Claims (14)
- REVENDICATIONS1. Procédé de transfert d'une couche semi-conductrice monocristalline (3) sur un substrat support (1), comprenant les étapes successives suivantes : (a) implantation d'espèces dans un substrat (31) dit substrat donneur, de manière à former dans le substrat donneur (31) une zone de fragilisation (32) délimitant la couche monocristalline (3) à transférer ; (b) collage du substrat donneur (31) audit substrat support (1) ; (c) fracture du substrat donneur (31) selon la zone de fragilisation (32), de sorte à 10 transférer la couche (3) sur le substrat support (1), ledit procédé étant caractérisé en ce qu'il comprend en outre des étapes dans lesquelles : - avant l'étape (b) de collage, on rend amorphe une première portion (34) de la couche monocristalline (3) à transférer, sans désorganiser le réseau cristallin d'une seconde portion (35) de la couche monocristalline (3), lesdites première et 15 seconde portions (34, 35) étant respectivement une portion superficielle et une portion enterrée de la couche monocristalline (3) par rapport au sens d'implantation ; - on recristallise ladite première portion amorphe (34) de la couche monocristalline (3), le réseau cristallin de ladite seconde portion (35) servant de germe à la 20 recristallisation, ladite recristallisation étant effectuée à une température inférieure à 500°C.
- 2. Procédé selon la revendication 1, caractérisé en ce que l'amorphisation de ladite première portion (34) de la couche monocristalline (3) est mise en oeuvre avant l'étape (a) 25 d'implantation.
- 3. Procédé selon la revendication 1, caractérisé en ce que l'amorphisation de ladite première portion (34) de la couche monocristalline (3) est mise en oeuvre après l'étape (a) d'implantation.
- 4. Procédé selon l'une des revendications 1 à 3, caractérisé en ce que ladite amorphisation comprend l'implantation, dans ladite première portion (34), d'espèces atomiques dont le numéro atomique est supérieur ou égal à celui du matériau semi-conducteur de la couche monocristalline (3). 30 35
- 5. Procédé selon la revendication 4, caractérisé en ce que le matériau semi-conducteur de la couche monocristalline (3) est du silicium et en ce que les espèces implantées pour l'amorphisation de la première portion (34) sont choisies parmi le silicium, le germanium, le xénon et/ou l'argon.
- 6. Procédé selon la revendication 5, caractérisé en ce que l'espèce implantée est du silicium et en ce que la dose implantée est supérieure ou égale à 5x1012cm"2.
- 7. Procédé selon l'une des revendications 1 à 6, caractérisé en ce que la 10 recristallisation de la première portion (34) de la couche transférée (3) est effectuée par épitaxie en phase solide (SPE).
- 8. Procédé selon l'une des revendications 1 à 7, caractérisé en ce que le substrat donneur (31) est collé au substrat support (1) par l'intermédiaire d'une couche de collage 15 dont le matériau est choisi parmi les métaux, les siliciures et les semi-conducteurs du groupe III-V, et en ce que ladite couche de collage est déposée sur le substrat donneur (31) après la formation de la zone de fragilisation (32) et l'amorphisation de ladite première portion (34) de la couche monocristalline à transférer. 20
- 9. Procédé selon la revendication 8, caractérisé en ce que la température de dépôt de la couche de collage est inférieure à la température à partir de laquelle la première portion (34) recristallise.
- 10. Procédé selon la revendication 8, caractérisé en ce que la température de dépôt 25 de la couche de collage est comprise entre la température à partir de laquelle la première portion (34) recristallise et la température à laquelle est effectuée l'étape de fracture du substrat donneur (31).
- 11. Procédé selon l'une des revendications 1 à 10, caractérisé en ce qu'après la 30 fracture on retire une portion superficielle (36) de la couche semi-conductrice monocristalline transférée (3).
- 12. Procédé selon la revendication 11, caractérisé en ce que ledit retrait est effectué après la recristallisation. 35
- 13. Procédé selon l'une des revendications 1 à 12, caractérisé en ce que la couche semi-conductrice transférée (3) comprend une région dopée, par exemple une jonction.
- 14. Procédé selon l'une des revendications 1 à 13, caractérisé en ce que le substrat 5 support (1) comprend un dispositif électronique, une interconnexion et/ou une zone métallisée.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1156885A FR2978603B1 (fr) | 2011-07-28 | 2011-07-28 | Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support |
| EP12170710.3A EP2551897B1 (fr) | 2011-07-28 | 2012-06-04 | Procédé de transfert d'une couche de semi-conducteur monocristallin sur un substrat de support |
| TW101124304A TWI466198B (zh) | 2011-07-28 | 2012-07-05 | 轉移單晶半導體層至支撐基板之方法 |
| SG2012050373A SG187333A1 (en) | 2011-07-28 | 2012-07-09 | Method for transferring a monocrystalline semiconductor layer onto a support substrate |
| KR1020120074423A KR101353970B1 (ko) | 2011-07-28 | 2012-07-09 | 지지 기판 상에 단결정 반도체층을 이송하기 위한 방법 |
| JP2012160593A JP5678008B2 (ja) | 2011-07-28 | 2012-07-19 | 単結晶の半導体層を支持基板上に転写する方法 |
| CN201210260321.6A CN102903664B (zh) | 2011-07-28 | 2012-07-25 | 将单晶半导体层转移到支承衬底上的方法 |
| US13/559,396 US8603896B2 (en) | 2011-07-28 | 2012-07-26 | Method for transferring a monocrystalline semiconductor layer onto a support substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1156885A FR2978603B1 (fr) | 2011-07-28 | 2011-07-28 | Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2978603A1 true FR2978603A1 (fr) | 2013-02-01 |
| FR2978603B1 FR2978603B1 (fr) | 2013-08-23 |
Family
ID=46148779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1156885A Active FR2978603B1 (fr) | 2011-07-28 | 2011-07-28 | Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8603896B2 (fr) |
| EP (1) | EP2551897B1 (fr) |
| JP (1) | JP5678008B2 (fr) |
| KR (1) | KR101353970B1 (fr) |
| CN (1) | CN102903664B (fr) |
| FR (1) | FR2978603B1 (fr) |
| SG (1) | SG187333A1 (fr) |
| TW (1) | TWI466198B (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3116943A1 (fr) | 2020-12-01 | 2022-06-03 | Commissariat À L'Énergie Atomique Et Aux Énergie Alternatives | Substrat donneur pour le transfert d’une couche mince et procede de transfert associe |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2987166B1 (fr) | 2012-02-16 | 2017-05-12 | Soitec Silicon On Insulator | Procede de transfert d'une couche |
| US9490201B2 (en) * | 2013-03-13 | 2016-11-08 | Intel Corporation | Methods of forming under device interconnect structures |
| FR3009428B1 (fr) * | 2013-08-05 | 2015-08-07 | Commissariat Energie Atomique | Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques |
| DE102013016669A1 (de) * | 2013-10-08 | 2015-04-09 | Siltectra Gmbh | Kombiniertes Herstellungsverfahren zum Abtrennen mehrerer dünner Festkörperschichten von einem dicken Festkörper |
| CN111549327A (zh) * | 2014-06-24 | 2020-08-18 | Ev 集团 E·索尔纳有限责任公司 | 用于衬底的表面处理的方法和设备 |
| KR101938755B1 (ko) * | 2014-07-10 | 2019-01-15 | 가부시키가이샤 사이콕스 | 반도체 기판 및 반도체 기판의 제조 방법 |
| CN105374871B (zh) | 2014-08-22 | 2020-05-19 | 联华电子股份有限公司 | 鳍状结构及其形成方法 |
| CN105140107B (zh) * | 2015-08-25 | 2019-03-29 | 上海新傲科技股份有限公司 | 带有电荷陷阱和绝缘埋层衬底的制备方法 |
| FR3045934B1 (fr) * | 2015-12-22 | 2018-02-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d’un empilement de dispositifs electroniques |
| FR3045935B1 (fr) * | 2015-12-22 | 2018-02-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d’un empilement de dispositifs electroniques. |
| JP6945703B2 (ja) * | 2016-12-12 | 2021-10-06 | 株式会社Ｓｃｒｅｅｎホールディングス | ドーパント導入方法および熱処理方法 |
| FR3061803B1 (fr) * | 2017-01-11 | 2019-08-16 | Soitec | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat |
| KR102287005B1 (ko) * | 2018-06-22 | 2021-08-09 | 엔지케이 인슐레이터 엘티디 | 접합체 및 탄성파 소자 |
| KR102287003B1 (ko) * | 2018-06-22 | 2021-08-09 | 엔지케이 인슐레이터 엘티디 | 접합체 및 탄성파 소자 |
| FR3091619B1 (fr) * | 2019-01-07 | 2021-01-29 | Commissariat Energie Atomique | Procédé de guérison avant transfert d’une couche semi-conductrice |
| FR3100083B1 (fr) | 2019-08-20 | 2021-09-10 | Commissariat Energie Atomique | Procédé de guérison d’une couche implantée comprenant un traitement thermique préalable à une recristallisation par recuit laser |
| FR3106236B1 (fr) * | 2020-01-15 | 2021-12-10 | Soitec Silicon On Insulator | Procédé de fabrication d’un capteur d’image |
| FR3108787B1 (fr) * | 2020-03-31 | 2022-04-01 | Commissariat Energie Atomique | Procédé basse température de transfert et de guérison d’une couche semi-conductrice |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1037272A1 (fr) * | 1997-06-19 | 2000-09-20 | Asahi Kasei Kogyo Kabushiki Kaisha | Substrat silicium sur isolant (soi) et procede d'elaboration, dispositif a semi-conducteurs et procede de fabrication |
| WO2004010481A1 (fr) * | 2002-07-24 | 2004-01-29 | William Carr | Procede de fabrication d'un substrat multicouche comprenant une couche cristalline mince |
| US20100044706A1 (en) * | 2006-03-13 | 2010-02-25 | S.O.I.Tec Silicon On Insulator Technologies | Methods of forming a layer of material on a substrate and structures formed therefrom |
| US20100216295A1 (en) * | 2009-02-24 | 2010-08-26 | Alex Usenko | Semiconductor on insulator made using improved defect healing process |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4749660A (en) * | 1986-11-26 | 1988-06-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making an article comprising a buried SiO2 layer |
| US20050280155A1 (en) | 2004-06-21 | 2005-12-22 | Sang-Yun Lee | Semiconductor bonding and layer transfer method |
| JP5113999B2 (ja) * | 2004-09-28 | 2013-01-09 | シャープ株式会社 | 水素イオン注入剥離方法 |
| US7179719B2 (en) * | 2004-09-28 | 2007-02-20 | Sharp Laboratories Of America, Inc. | System and method for hydrogen exfoliation |
| FR2934925B1 (fr) * | 2008-08-06 | 2011-02-25 | Soitec Silicon On Insulator | Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage. |
-
2011
- 2011-07-28 FR FR1156885A patent/FR2978603B1/fr active Active
-
2012
- 2012-06-04 EP EP12170710.3A patent/EP2551897B1/fr active Active
- 2012-07-05 TW TW101124304A patent/TWI466198B/zh active
- 2012-07-09 KR KR1020120074423A patent/KR101353970B1/ko active IP Right Grant
- 2012-07-09 SG SG2012050373A patent/SG187333A1/en unknown
- 2012-07-19 JP JP2012160593A patent/JP5678008B2/ja active Active
- 2012-07-25 CN CN201210260321.6A patent/CN102903664B/zh active Active
- 2012-07-26 US US13/559,396 patent/US8603896B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1037272A1 (fr) * | 1997-06-19 | 2000-09-20 | Asahi Kasei Kogyo Kabushiki Kaisha | Substrat silicium sur isolant (soi) et procede d'elaboration, dispositif a semi-conducteurs et procede de fabrication |
| WO2004010481A1 (fr) * | 2002-07-24 | 2004-01-29 | William Carr | Procede de fabrication d'un substrat multicouche comprenant une couche cristalline mince |
| US20100044706A1 (en) * | 2006-03-13 | 2010-02-25 | S.O.I.Tec Silicon On Insulator Technologies | Methods of forming a layer of material on a substrate and structures formed therefrom |
| US20100216295A1 (en) * | 2009-02-24 | 2010-08-26 | Alex Usenko | Semiconductor on insulator made using improved defect healing process |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3116943A1 (fr) | 2020-12-01 | 2022-06-03 | Commissariat À L'Énergie Atomique Et Aux Énergie Alternatives | Substrat donneur pour le transfert d’une couche mince et procede de transfert associe |
| WO2022117930A2 (fr) | 2020-12-01 | 2022-06-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Substrat donneur pour le transfert d'une couche mince et procede de transfert associe |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013030773A (ja) | 2013-02-07 |
| CN102903664B (zh) | 2015-03-04 |
| EP2551897B1 (fr) | 2017-10-11 |
| US20130029474A1 (en) | 2013-01-31 |
| EP2551897A1 (fr) | 2013-01-30 |
| FR2978603B1 (fr) | 2013-08-23 |
| KR20130014354A (ko) | 2013-02-07 |
| US8603896B2 (en) | 2013-12-10 |
| TW201308446A (zh) | 2013-02-16 |
| KR101353970B1 (ko) | 2014-01-22 |
| TWI466198B (zh) | 2014-12-21 |
| SG187333A1 (en) | 2013-02-28 |
| JP5678008B2 (ja) | 2015-02-25 |
| CN102903664A (zh) | 2013-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2978603A1 (fr) | Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support | |
| KR101870476B1 (ko) | 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법 | |
| KR20190095322A (ko) | 높은 저항률 실리콘-온-절연체 구조 및 그의 제조 방법 | |
| WO2018080772A1 (fr) | Substrat de silicium sur isolant à haute résistivité ayant une efficacité de piégeage de charge améliorée | |
| FR3033933A1 (fr) | Couche thermiquement stable de piegeage de charges pour une utilisation dans la fabrication de structures de semi-conducteur sur isolant | |
| EP1653504A1 (fr) | Structure composite à forte dissipation thermique | |
| WO2005064657A1 (fr) | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci | |
| FR2817394A1 (fr) | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede | |
| EP3847693B1 (fr) | Procede de fabrication d'un dispositif cfet | |
| FR2880988A1 (fr) | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE | |
| FR3049763A1 (fr) | ||
| FR2983342A1 (fr) | Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue | |
| FR2978605A1 (fr) | Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support | |
| FR2977073A1 (fr) | Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement | |
| FR3116940A1 (fr) | Procédé basse température de fabrication d’un substrat semiconducteur sur isolant | |
| EP4030467B1 (fr) | Procédé de collage direct hydrophile de substrats | |
| KR20210019463A (ko) | 얇은 실리콘 층의 전사 방법 | |
| EP3001446B1 (fr) | Procédé de fabrication d'une couche semi-conductrice à base de gan amélioré | |
| EP2701185B1 (fr) | PROCÉDÉ DE TRANSFERT D'UN FILM D'InP | |
| FR3063834A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur tridimensionnel | |
| EP3903341B1 (fr) | Procede de fabrication d'un substrat pour un capteur d'image de type face avant | |
| FR3130069A1 (fr) | Procédé de fabrication de circuit 3D à étapes de recristallisation et d’activation de dopants mutualisées | |
| WO2022117930A2 (fr) | Substrat donneur pour le transfert d'une couche mince et procede de transfert associe | |
| EP4154306A1 (fr) | Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences | |
| EP4154307A1 (fr) | Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: SOITEC, FR Effective date: 20130208 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |