JP5678008B2 - 単結晶の半導体層を支持基板上に転写する方法 - Google Patents

単結晶の半導体層を支持基板上に転写する方法 Download PDF

Info

Publication number
JP5678008B2
JP5678008B2 JP2012160593A JP2012160593A JP5678008B2 JP 5678008 B2 JP5678008 B2 JP 5678008B2 JP 2012160593 A JP2012160593 A JP 2012160593A JP 2012160593 A JP2012160593 A JP 2012160593A JP 5678008 B2 JP5678008 B2 JP 5678008B2
Authority
JP
Japan
Prior art keywords
layer
single crystal
transferred
implantation
donor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012160593A
Other languages
English (en)
Other versions
JP2013030773A (ja
Inventor
ゴーダン グウェルタツ
ゴーダン グウェルタツ
マズレ カルロス
マズレ カルロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2013030773A publication Critical patent/JP2013030773A/ja
Application granted granted Critical
Publication of JP5678008B2 publication Critical patent/JP5678008B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

本発明は、単結晶の半導体層を支持基板上に転写する方法、および前記方法によって得られる構造体に関する。
Ｓｍａｒｔ Ｃｕｔ（商標）プロセスは、当技術分野において、半導体層の支持基板上への転写に関して、特に、半導体オンインシュレータ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ ｉｎｓｕｌａｔｏｒ）（ＳｅＯＩ）の構造体、特に、シリコンオンインシュレータ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）（ＳＯＩ）の構造体の製作に関してよく知られている。
そのような構造体は、連続的に、基部から表面（すなわち、活性部分）の方に、支持基板と、埋め込み誘電体層（一般に、埋め込み酸化物、すなわちＢＯＸ）と、ドナー基板と呼ばれる基板から転写された活性層と呼ばれる半導体層とを含む。
より一般的には、Ｓｍａｒｔ−Ｃｕｔ（商標）プロセスを使用して、ドナー基板から支持基板に層を転写することができる。
Ｓｍａｒｔ Ｃｕｔ（商標）プロセスは、典型的には、
１）転写されるべき半導体層を構成するドナー基板の表面層の境界を定めるようにドナー基板に脆化区域を形成するステップと、
２）ドナー基板を支持基板上に接合するステップであり、ＳｅＯＩの構造体の形成が望まれる場合、前記基板の少なくとも一方がＢＯＸを形成するように意図された誘電体層で覆われる、ステップと、
３）脆化区域に沿ってドナー基板を破壊するようにドナー基板にエネルギーを供給し、それにより、半導体層の支持基板上への転写を可能にするステップと、
４）必要があれば、使用法に応じて、転写された半導体を研磨、エッチング、アニーリングなどを行うことによって仕上げをするステップと
を含む。
脆化区域は、一般に、ドナー基板に原子種を注入することによって形成される。
注入は、１つの注入種（例えば水素）のみを含むことができるが、いくつかの注入種（例えば、水素およびヘリウム）を同時にまたは連続して含むこともできる。
当技術分野で知られている方法では、注入される注入種は、ドナー基板の厚さを横切って、ガウス分布に従って、すなわち、脆化区域の近傍に注入種の最大値に対応するピークを伴って分布される。
この注入分布が図１に示され、図１は、それを通して注入が実行された酸化物層３３で覆われたドナー基板３１を示す。
注入を介して得られた脆化区域３２は、注入された注入種の最大値に対応するピークＰの直下に（それを通して注入が実行された表面を基準にして）配置される。
転写されるべき半導体層３は酸化物層３３と脆化区域３２との間にある。
注入ピークＰの各側で、ドナー基板３１はある量の注入された原子を含み、それはピークからの距離とともに減少する。
電子、オプトエレクトロニクス、または光起電デバイスを形成するのに使用する観点から、当該の用途に応じて、転写される半導体層は単結晶とすることができる。
さらに、前記転写される層はドープすることができ、または接合、すなわち、異なるドープレベルをもつ少なくとも２つの隣接する層から構成された構造を含むことができる。
したがって、転写される層は、電子デバイスを生成する目的で、ｐ−ｎ接合、ｎ−ｐ−ｎ接合、ｐ−ｎ−ｐ接合、および／または任意のドープ領域を含むことができる。
しかし、注入される注入種は、転写されるべき半導体層３の材料の結晶格子を劣化させる影響を有する。
結晶格子のこの欠陥は、転写された半導体層の電気的挙動を著しく変える可能性がある。
前記欠陥は本質的に点欠陥からなり、注入により、格子の秩序を乱すフレンケル対（格子内欠陥に加えて空格子点欠陥）が生成される。ドーパント原子は、さらに、置換位置から離れ、それにより、電気的活性を失い、それは非活性化と呼ばれる。
本明細書における「結晶欠陥」という用語は、これらのタイプの点欠陥、ならびに注入の間または後続のアニーリングの間に動的なアニーリングによって生成される拡張欠陥（｛３１１｝欠陥、転位ループ）を指す。
点欠陥（フレンケル対、ドーパント）と相互作用することによって、拡張欠陥は再活性化プロセスを妨げる。
最後に、注入された原子（Ｈおよび／またはＨｅ）はそれ自体点状不純物（格子間原子）または拡張不純物（小板状欠陥または｛３１１｝欠陥）を構成し、それらは、さらに、転写された層のドーパントと相互作用する。
これらの欠点を避けるために、当技術分野では、半導体層を支持基板に転写した後、高温（すなわち、８００℃を超える）の熱処理を半導体層と支持基板とを含む構造体に適用することが知られている。
そのような熱処理は、結晶欠陥を除くこと、および半導体層の結晶品質を回復すること、ならびに注入された注入種の残留原子を半導体層の外に拡散させることを目的とする。
しかし、例えば、金属接合層が支持基板と半導体層との間に差し込まれている場合、または支持基板が前もって処理されて、高温熱処理の適用によって破損される電子デバイス、相互接続、金属区域などを含んでいる場合、転写された単結晶の半導体層を含む構造体をそのような高温に加熱することができない状況がある。
さらに、転写される層が、ドープされた領域、例えば、接合を含む場合、接合を形成する層からのドーパントの拡散を避けるために熱量を最小にすることがやはり必要である。
実際は、そのような拡散により、ドーピング界面が急峻さを失い、接合の電気特性を変更することによってデバイスの動作が劣化することになる。
接合を含む層を電子デバイスを含む支持基板上に転写する方法が説明されている（例えば、特許文献１）。
しかし、中程度の温度で、すなわち、典型的には５００℃未満で熱処理を適用するのは、転写された半導体層の電気的性質を回復するのに十分ではない。
実際は、単純な低温熱処理が実行される場合、注入プロセスからの残留水素の存在がドーパント再活性化を妨げる。
単結晶の半導体層を支持基板上に転写する方法が開示されている（例えば、特許文献２）。
この方法は、
− 単結晶の層の表面部分の結晶格子の秩序を乱すことなしに、ドナー基板から転写されるべき単結晶半導体の埋め込み部分を非晶質化するステップと、
− 転写されるべき単結晶の層の境界を定める脆化区域を形成するように注入種をドナー基板に注入するステップと、
− ドナー基板を前記支持基板に接合するステップと、
− 単結晶の層を支持基板上に転写するようにドナー基板を脆化区域で破壊するステップであり、単結晶を保持してきた部分が支持基板との界面にあり、非晶質の部分が、転写のステップの後に得られる構造体の表面にある、ステップと、
− 転写された単結晶の層の非晶質の部分を再結晶化させるステップであり、単結晶のままであった下にある部分の結晶格子が再結晶のための種結晶として働き、前記再結晶化が５５０℃と６００℃との間の温度で実行される、ステップと
を含む。
非晶質の部分のこの再結晶化のステップは固相エピタキシ（ＳＰＥ）という名称で当技術分野で知られている。
再結晶化は、非晶質の部分に含まれるドーパントを活性化させる効果がある。
しかし、この方法では、脆化区域を形成するために単結晶の層に注入された注入種は非晶質化のステップの間単結晶を保っていた部分を通り抜ける。
結果として、前記単結晶の部分は注入された注入種によって損傷され、特に、前記単結晶の部分が含むことがあるドーパントは非活性化される。
この部分は非晶質ではなく単結晶であるので、損傷は再結晶化ステップによって回復されないことになり、ドーパントは、熱処理が高温で実行されない限りこの部分で再活性化されないことになる。
したがって、本発明の１つの目的は、単結晶の半導体層を支持基板上に転写し、転写の後、転写された層がもはや脆化注入によって生成される可能性のある結晶欠陥を含まない方法を規定することである。
特に、本発明の１つの目的は、脆化注入によって生成されたドーパント非活性化にもかかわらず、ドープされた領域を含む転写された層に対して最初の電気的性質を回復させることである。
さらに、前記方法は中程度の温度で、すなわち、概略で５００℃を超えない温度で、完全に実施することができなければならない。
米国特許出願公開第２００５／０２８０１５５号明細書 米国特許出願公開第２０１０／００４４７０６号明細書
C.G. Van de Walle, "Theory of Hydrogen-Related Levels in Semiconductors and Oxides", IEEE International Electron Devices Meeting (IEDM) Technical Digest, 2005, p. 400
本発明によれば、単結晶の半導体層を支持基板上に転写する方法であって、
（ａ）転写されるべき単結晶の層の境界を定める脆化区域をドナー基板と呼ばれる基板に形成するように、ドナー基板に注入種を注入するステップと、
（ｂ）ドナー基板を前記支持基板に接合するステップと、
（ｃ）層を支持基板上に転写するようにドナー基板を脆化区域で破壊するステップと、
（ｄ）転写された単結晶の層の表面部分を除去するステップと
を連続して含む方法が提案される。
前記方法は、
・単結晶の層の第２の部分の結晶格子の秩序を乱すことなしに、転写されるべき単結晶の層の第１の部分が非晶質にされるステップであり、前記第１および第２の部分が、それぞれ、注入の方向を基準として単結晶の層の表面部分および埋め込み部分であり、前記第１の部分の厚さが、ステップ（ｄ）で実行されたその表面部分の除去の後の転写された単結晶の層の厚さよりも大きい、ステップと、
・単結晶の層の前記第１の非晶質の部分が再結晶化されるステップであり、前記第２の部分の結晶格子が再結晶化のための種結晶として働き、前記再結晶化が５００℃未満の温度で実行される、ステップと
をさらに含むという点で注目すべきである。
本発明の方法の第１の実施形態によれば、単結晶の層の前記第１の部分の非晶質化は注入のステップ（ａ）の前に実施される。
本発明の第２の実施形態によれば、単結晶の層の前記第１の部分の非晶質化は注入のステップ（ａ）の後に実施される。
特定の実施形態によれば、単結晶の層の前記第１の部分の非晶質化は転写のステップ（ｃ）の後に実施される。
好ましい方法では、前記非晶質化は、原子番号が単結晶の層の半導体材料の原子番号以上である原子種の前記第１の部分への注入を含む。
本発明の特定の実施形態によれば、単結晶の層の半導体材料はシリコンであり、第１の部分の非晶質化のために注入される注入種は、シリコン、ゲルマニウム、キセノン、および／またはアルゴンの中から選択される。
例えば、注入される注入種はシリコンであり、注入される線量は５×１０12／ｃｍ2以上である。
特に有利な方法では、転写される層の第１の部分の再結晶化は固相エピタキシ（ＳＰＥ）によって実行される。
さらに、ドナー基板は、有利には、材料が金属、ケイ化物、およびＩＩＩ−Ｖ族半導体から選択される接合層を介して支持基板に接合することができ、前記接合層は、脆化区域の形成、および転写されるべき単結晶の層の前記第１の部分の非晶質化の後にドナー基板に堆積される。
接合層が堆積される温度は、第１の部分が再結晶化し始める温度よりも低くすることができる。
あるいは、接合層が堆積される温度は、第１の部分が再結晶化し始める温度と、ドナー基板を破壊するステップが実行される温度との間とすることができる。
破壊の後、注入によって損傷された、転写された単結晶の半導体層の表面部分は除去される。
好ましくは、前記除去は再結晶化の後に実行される。
本発明の有利な実施形態によれば、転写された半導体層は、ドープされた領域、例えば、接合を含む。
さらに、支持基板は電子デバイス、相互接続、および／または金属区域を含むことができ、それは、これらは、再結晶化が実施される低い温度のために破損される可能性がないからである。
最後に、ステップ（ｄ）において、単結晶の層の第２の部分は、有利には、第１の部分の再結晶化の後に転写された層から除去され、したがって、非晶質化／再結晶化のステップによって完全に回復および／または再活性化された最終の単結晶の層が残される。
本発明の他の特性および利点は、添付図面に関する以下の詳細な説明から生じる。
ドナー基板中の注入分布を示す図である。 本発明の一実施形態による方法のステップを示す図である。 本発明の一実施形態による方法のステップを示す図である。 本発明の一実施形態による方法のステップを示す図である。 本発明の一実施形態による方法のステップを示す図である。 本発明の一実施形態による方法のステップを示す図である。 本発明の一実施形態による方法のステップを示す図である。 脆化区域の形成を可能にする注入種と、転写されるべき単結晶の層の一部の非晶質化を生成する注入種との注入分布を示す図である。 転写されるべき単結晶の層の部分の非晶質化の注入のシミュレーションを示す図である。 転写されるべき単結晶の層の部分の非晶質化の注入のシミュレーションを示す図である。 非晶質化される領域の深さに応じて注入されるべき線量の様々な注入エネルギーに対する曲線を示す図である。 本発明によって得られる構造体を示す図であり、活性層はｎ−ｐ−ｎ接合を含む。 本発明の別の実施形態による方法のステップを示す図である。 本発明の別の実施形態による方法のステップを示す図である。 本発明の別の実施形態による方法のステップを示す図である。 本発明の別の実施形態による方法のステップを示す図である。 本発明の別の実施形態による方法のステップを示す図である。 本発明の別の実施形態による方法のステップを示す図である。 比較実験で使用されるＰＮ接合を含む基準のＳＯＩ基板を示す図である。 水素注入の前後のＰＮ接合のＳＲＰプロファイルを示す図である。 水素注入の後のＰＮ接合のホウ素、リン、および水素のＳＩＭＳプロファイルを示す図である。 支持基板上への転写の後のＰＮ接合のＳＲＰプロファイルを示す図である。 支持基板上への転写の後のＰＮ接合のホウ素およびリンのＳＩＭＳプロファイルを示す図である。 レーザアニーリングの後のＰＮ接合のＳＲＰプロファイルを示す図である。 Ｐ層の部分の非晶質化および再結晶化の後のＰＮ接合のＳＲＰプロファイルを示す図である。 Ｐ層の部分の非晶質化および再結晶化の後のＰＮ接合のホウ素、リン、および水素のＳＩＭＳプロファイルを示す図である。
転写されるべき半導体層は半導体材料の単結晶の層である。
以下で詳細に説明する例では、前記材料はシリコンであるが、本発明は、特に、ゲルマニウムと、ＳｉＧｅと、ＧａＮ、ＧａＡｓ、ＩｎＰなどのＩＩＩ−Ｖ族材料とを含む任意の半導体材料にも当てはまる。
単結晶の半導体層はドナー基板の一部であり、ドナー基板は、転写されるべき層と同じ材料の固体基板とするか、または複合基板、すなわち、異なる材料の複数の層から形成され、１つの層が転写されるべき半導体層を含むものとすることができる。
転写されるべき半導体層の厚さは、典型的には、２００ｎｍと８００ｎｍとの間にある。
好ましくは、転写されるべき層は少なくとも１つのドープされた領域を含む。
例えば、転写されるべき層は、少なくとも１つのｐ−ｎ接合、１つのｎ−ｐ−ｎ接合、１つのｐ−ｎ−ｐ接合、および／または電子デバイスを生成する目的のための任意のドープされた領域を含むことができる。
半導体層が転写されることになる支持基板は任意のタイプの基板、半導体またはそれ以外のものとすることができる。
支持基板は、もっぱら、厚さが非常に薄い転写されるべき半導体層に対する補剛の性質のために選択することができ、転写されるべき半導体層は厚さが非常に薄いが、支持基板は、さらに、転送された層とともにそれが形成する構造体の目的に応じて選択される電気的および熱的性質を有することができる。
特に有利な方法では、支持基板は、半導体層の転写の前に形成された電子デバイス、相互接続、および／または金属区域を含むことができる。
ドナー基板の脆化
図２Ａに関して、転写されるべき層３の境界を定める脆化区域３２がドナー基板３１に形成される。
この脆化区域３２は、ドナー基板の一方の側に前もって形成された層３３を通して原子種を注入する（矢印によって示された）ことによって得られる。
一般に、層３３は、機能が支持基板上へのドナー基板の後続の接合を促進するものである層である。
層３３は、ＬＰＣＶＤ、ＰＥＣＶＤ、または電気化学析出などのプロセスによって得ることができる。
意図された用途に応じて、前記層３３は、電気絶縁層（例えば、酸化物層）または導電性層（例えば、金属層）とすることができる。
層３３は、例えば、ドナー基板の熱酸化によって形成されるが、前記層を形成する任意の他の方法を使用することもできる。
脆化区域の注入は単一の注入種（例えば、水素）で実行することができるが、連続して注入されるいくつかの注入種（例えば、水素およびヘリウム）で実行することもできる。
当業者は、注入されるべき注入種および転写されるべき半導体層の材料に応じて、好適な注入パラメータ（特に、線量およびエネルギー）を決定することができる。
非晶質化
非晶質化は、領域がすべてその結晶の特質を失う程度の領域の結晶格子の無秩序化を指す。
図２Ｂに関して、転写されるべき層３の部分３４は、ドナー基板３１を覆う層３３を通して原子種を注入することによって非晶質にされる。
注入条件は、非晶質にされる部分３４が、層３３に隣接する層３の表面部分であるように、および脆化区域３２の近傍にある層３の埋め込み部分３５が単結晶のままであるように選択される。
言い換えれば、半導体層において、非晶質領域と単結晶領域との間に１つの界面のみがある。
転写された層３は、転写の後、例えばエッチング、研磨などによってより薄くなることが分かっているので、非晶質にされる部分３４は活性層の最終厚さ以上の厚さを有し、前記最終層は３’と呼ばれる。
非晶質化を引き起こすのに、注入される注入種は層３の材料の原子番号以上の原子番号を有し、好ましくは、非ドーパントである。
非晶質化の注入は、一般に、室温（３００Ｋ）で実行されるが、非晶質領域の厚さは温度を調整することによって影響されることがある。例えば、３００Ｋ未満の温度は非晶質化を促進する。
例えば、層３がシリコンである場合、シリコンイオンの注入が好ましい。しかし、ゲルマニウム、キセノン、またはアルゴンの注入を使用することもできる。
注入される線量は、部分３４の層の所望の厚さおよび深さに応じて選択される。
例えば、層３がシリコンである場合、注入されるシリコンの線量は、好ましくは、１×１０13／ｃｍ2と５×１０15／ｃｍ2との間である。
５×１０19／ｃｍ3以上のシリコン濃度により、部分３４を完全に非晶質にすることができる。
オプションとして、注入は、所望の総線量を注入するように連続して２つ以上のステップで実行することができる。
所与の厚さを非晶質にするのに、連続する注入は、単一の注入と比較して注入される線量を制限するという利点を有する。
この場合、半導体層３の異なる深さにピークを有するようにエネルギーが選択される少なくとも２つの注入が連続的に実行される。
図４Ａおよび４Ｂは、転写されるべき半導体層の所与の厚さの部分を非晶質にするのに必要な線量のシミュレーションの２つの例を提示する。
これらのシミュレーションはモンテカルロ法を使用しており、グラフは、注入深さｐ（オングストロームで表された）の関数として注入される濃度（ｃｍ3当たりで表された）を提示する。
深さ軸の３５００Åにある垂直の点線は脆化注入ピークを示す。
広い矢印は非晶質の領域を示す。
図４Ａにおいて、シリコン基板中のシリコンイオンの２つの別個の注入がシミュレートされたが、第１の注入（ヒストグラムＨ１）は７×１０15／ｃｍ2の線量および１６０ｋｅＶのエネルギーで実行され、第２の注入（ヒストグラムＨ２）は１．７×１０15／ｃｍ2の線量および２０ｋｅＶのエネルギーで実行されている。曲線Ｃ１は、これらの２つの連続する注入により得られる注入分布を提示する。
図４Ｂでは、シリコン基板中のシリコンイオンの３つの別個の注入がシミュレートされたが、第１の注入（ヒストグラムＨ１）は２×１０15／ｃｍ2の線量および１５０ｋｅＶのエネルギーで実行され、第２の注入（ヒストグラムＨ２）は５×１０14／ｃｍ2の線量および５０ｋｅＶのエネルギーで実行され、第３の注入（ヒストグラムＨ３）は３×１０14／ｃｍ2の線量および１０ｋｅＶのエネルギーで実行されている。曲線Ｃ２は、これらの３つの連続する注入で得られる注入分布を提示する。
図５は、様々なエネルギー値に対して、シリコン基板中の深さｐ（Å単位）の関数として注入するべき水素の線量ｄ（原子／ｃｍ2単位）を示す。
部分３５（後続の再結晶化で種結晶層として働くことになる）を単結晶に維持するために、注入エネルギーは、最も深い注入ピークの最大深さが脆化区域３２の深さ未満であるように選択される。
さらに、部分３４をその厚さ全体にわたって層３３から非晶質にするように配慮される。
実際は、層３３と非晶質の部分３４との間に単結晶の表面部分が維持されている場合、２つの再結晶化フロント（前記表面部分からの一方および部分３５からの他方）があることになり、格子不整合欠陥がこれらの２つのフロント間の界面で生成されることになる。
図３は、脆化区域３２の形成を可能にする注入種のドナー基板３１中の注入分布（ピークＰ）と、転写されるべき半導体層の部分３４の非晶質化を可能にする注入種のドナー基板３１中の注入分布（ピークＰ１およびＰ２）とを示す。
非晶質化の注入は２つのステップで実行されたが、最も深いピークＰ１は、それほど深くないピークＰ２と脆化ピークＰとの間に配置される。
境界３７は、非晶質化された部分３４を、単結晶のままである部分３５から分離する。
注入ピークＰに最も近い部分３６は脆化注入によって非常に損傷されている。
以下で分かるように、この極度に損傷された部分３６は、有利には、半導体層３を支持基板上に転写した後に除去されることになる。
したがって、非晶質化の注入の最も深いピークＰ１は、好ましくは、極度に損傷される部分３６の外側になければならない。
本発明の特定の実施形態によれば、非晶質化のステップはドナー基板の脆化のステップの前に実行される。
しかし、最初に最も深い注入を始めることが好ましい。したがって、注入シーケンスは、有利には、脆化の注入および次に非晶質化の注入で構成される。
一実施形態によれば、この非晶質化のステップは、半導体層を支持基板上に接合および転写する前に実行される。
この特定のシーケンスは、非晶質にされる部分３４の位置をより正確に制御するのを可能にし、支持基板の損傷のいかなる危険も含まない。
しかし、好ましい実施形態によれば、非晶質化のステップは、半導体層を支持基板上に転写した後に実行される。
この場合、一方では、支持基板を損傷しない（すなわち、注入されるイオンが接合界面を横断しない）ために、他方では、半導体層の自由表面と非晶質化の注入を受ける部分との間に、後続の再結晶化の種結晶として働く単結晶の部分を維持するために、十分に正確な非晶質化の注入を実施するように配慮されるべきである。
しかし、現在市場に出ている注入デバイスは注入の所要の正確さを備えることができており、当業者は、層３の材料、注入される注入種、および注入の深さに応じて適切な注入パラメータを決定することができる。
転写された層に非晶質化が実行されるとき、非晶質にされなければならないのは依然として脆化の注入の方向を基準として転写された層の表面部分であるが、この層はこの表面部分を介して支持基板に接合されてしまっているので、非晶質化するべき転写された層の対応する部分は、この場合、接合された構造体の接合界面に埋め込まれていることに留意するべきである。
この実施形態の方法のステップは図７Ａおよび７Ｆに示され、以下でより詳細に説明される。
接合
一実施形態によれば、脆化および非晶質化のステップの後、ドナー基板３１は支持基板１上に接合される。
図２Ｃに示されるこのステップは、接合エネルギーを強めるために前記基板の任意の好適な処理（清浄化、プラズマ活性化など）が先行することができる。
本明細書で示す特定の実施形態によれば、それを通して脆化および非晶質化の注入が行われる酸化物層３３が２つの基板間の界面に配置され、接合層の機能を実現する。
あるいは（図示せず）、それを通して脆化および非晶質化の注入が行われる酸化物層３３の材料以外の材料の接合層によって接合を実施することが望ましい場合、前記層３３は、例えば、選択エッチング、研磨、および／または任意の他の技法によってドナー基板３１から取り除かれ、所望の材料の接合層がドナー基板３１に、および／または支持基板１上に堆積され、基板３１および１は前記接合層を介して合体される。
そのような接合層は、例えば、金属、ケイ化物、またはＩＩＩ−Ｖ族半導体材料を含むことができる。
前記接合層は、任意の好適な堆積技法、例えば、支持基板の熱酸化、またはＰＥＣＶＤ、ＰＶＤ、ＡＬＤ、ＬＰＣＶＤ、ＣＶＤ、もしくはＥＣＤなどの技法による堆積によってドナー基板または支持基板に形成することができる。
接合層の堆積がドナー基板３１に実行される場合、この堆積は、好ましくは、半導体層の部分３４が単結晶の部分３５から再結晶化し始める温度よりも低い温度で、およびドナー基板が脆化区域３２に沿って破壊する可能性のある温度よりも低く、それ自体再結晶化温度よりも低い温度で、実施されるべきである。
これにより、破壊および再結晶化のステップを分離することが可能になる。
接合層の堆積が、高温で、すなわち、半導体層の部分３４が再結晶化し始める温度よりも高い温度でしか実施することができない場合、堆積は、ドナー基板のいかなる早すぎる破壊も避けるために、ドナー基板が脆化区域３２に沿って破壊する可能性のある温度よりもこの堆積温度が低くとどまるように実行される。
接合は、必要があれば上述のような酸化物層３３または別の接合層によりドナー基板と支持基板とを合体させることによって実行される。
接合は、分子接合、熱圧縮、または任意の他の形態のアセンブリからなることができる。
接合エネルギーは安定化アニーリングによって強めることができる。
別の実施形態によれば（図７Ａから７Ｆを参照しながら以下で説明する方法を参照）、接合は、脆化の注入の後に、しかし非晶質化の前に実行される。
破壊
脆化区域３２に沿ったドナー基板３１の破壊は、好ましくは、熱処理の適用によって引き起こされ、それは、上記で述べた安定化アニーリングの後に実施することができる。
必要ならば、破壊する熱エネルギーは、機械的、化学的、または他のエネルギーで補われる。
ドナー基板の残りの部分を引き離した後、図２Ｄに示される構造体が得られる。
非晶質にされた部分３４は接合界面で層３に埋め込まれている。
単結晶の特質が維持された部分３５は、脆化注入によって極度に損傷された表面部分３６を有している。
前記部分３６は、例えば化学機械研磨（ＣＭＰ）によって部分３５から除去することができる。
図２Ｅに示されるように、その時、転写された層は、注入および破壊に関連した欠陥の大部分がなくなっている単結晶の表面部分３５’と、非晶質の埋め込み部分３４とを含む。
あるいは、極度に破損された部分３６は、埋め込まれた部分３４の再結晶化のステップを経た上でのみ転写された層から除去することができ、それは以下で説明する。
有利には、部分３６は部分３４の再結晶化の後に除去されるが、それは、この時に実施される化学機械研磨は、再結晶化プロセスの終わりに残っている、非晶質の部分と単結晶の部分との間の界面の欠陥を除去するのに役立つからである。
再結晶化
再結晶化は、非晶質の層部分に単結晶の特質を戻すプロセスを指す。
部分３４の再結晶化は固相エピタキシ（ＳＰＥ）によって実施される。
この技法は、非晶質の層および単結晶の層のスタックから始めることと、非晶質の層の結晶格子がそれ自体単結晶の層（したがって、種結晶層として働く）の結晶格子に基づいて再編成する温度で熱処理を実行することとからなる。
シリコンでは、非晶質の部分３４の再結晶化は概略で３００℃で始まり、単結晶のままである転写された層の部分３５はこの再結晶化の種結晶として働く。
非晶質の部分と単結晶の部分との間に１つの界面３７のみが、転写された層３中にある限り、界面３７を接合界面の方に、すなわち、転写された層の深さの増加する方に移動する１つの再結晶化フロントのみが形成される。
再結晶化中に、転位ループが、非晶質の部分３４と単結晶の部分３５との間の界面３７に形成される。
これらの転位ループは、不純物、ならびにドナー基板の脆化のために注入された原子の（例えば、水素および／またはヘリウムの）残留物をトラップする。
さらに、これらの転位ループは、注入によって極度に損傷された部分３６に生成された結晶欠陥を同様にトラップする。
したがって、再結晶化のステップが実行されるとき、この部分３６が層３の表面に依然として存在している場合、前記欠陥は、転写された層３の再結晶化された部分に伝播しない。
さらに、再結晶化熱処理中に、脆化のために注入された軽い注入種によって引き起こされた空格子点欠陥、および部分３４を非晶質にするために注入された重い注入種によって引き起こされた格子内欠陥により再結合が生じる。
この再結合は、１つの脆化注入のみの後、または１つの非晶質化の注入のみの後に得られたものよりも明確に低い結晶欠陥率をもたらす。
部分３４の再結晶化は、有利には、破壊する熱処理中に開始される。
必要ならば、再結晶化は、破壊の後に用途によって許容される最高温度（例えば、５００℃）を上回ることなしに、急速熱アニーリング（ＲＴＡ）またはマイクロ波アニーリング（ＭＷＡ）などの追加の熱処理によって補うことができる。
上述で分かるように、部分３４の再結晶化は、オプションとして、破壊の前に行う（または、少なくとも開始する）ことができる。
これは、特に、部分３４が再結晶化することができる温度よりも高い温度で接合層がドナー基板に堆積される事例である。
仕上げ − 転写された層の表面部分の除去
脆化注入によって極度に損傷された部分３６が、転写された層３の再結晶化のステップの前に除去されなかった場合、このステップの後で、除去は、例えば、化学機械研磨などの任意の好適な技法によることができる。
さらに、この最後の除去のステップにおいて、単結晶を保持しており、したがって、非晶質化−再結晶化によって回復または再活性化されなかった転写された層の部分３５も除去される。
他の仕上げのステップは、オプションとして、例えば、粗さをさらに低減するために、転写された層３に適用することができる。
図２Ｆは支持基板上の仕上げられた層３’を示し、層３’は、非晶質化された部分３４の厚さよりも小さい最終厚さを有する。
したがって、本発明は、形成された半導体構造体に５００℃よりも高い温度を印加することなしに、転写された半導体層中の脆化注入に関連する欠陥を除くことができるようにする。
特に、実施された方法により、残留水素を排出させること、転写された層中の結晶欠陥を除くこと、および転写された層が、ドープされた領域、例えば接合を含む場合にドーパントを再活性化させることが可能になる。
図６は、本発明の方法によって得られた構造体を示し、活性層３はｎ−ｐ−ｎ接合を含む。
図７Ａから７Ｆは本方法の代替の実施形態のステップを示し、非晶質化は、層を支持基板上に転写した後に実行される。
したがって、ステップの順序は異なるが、上述で与えた各ステップの説明は有効なままであり、上述の対応する節が参照される。
図７Ａは脆化のステップを示す。
脆化区域３２の生成のためのイオン注入がドナー基板３１に実行される。
このステップは図２Ａを参照しながら説明したものと同様である。
図７Ｂは接合のステップを示す。
脆化されたドナー基板３１が接合層３３を介して支持基板に接合される。
したがって、今では、注入の方向を基準として層３の表面部分に対応する転写されるべき層３の上部部分が、図７Ｂに示された構造体に埋め込まれる。
図７Ｃは、ドナー基板を破壊し、層３を支持基板１上に転写するステップを示す。
図７Ｄは、転写された層３の非晶質化のステップを示す。
上記で述べたように、注入の方向を基準とした転写された層３の表面部分は、今では、接合された構造体中に埋め込まれているので、非晶質化するべき部分は、構造体において、転写された層中に１つの再結晶フロントのみを有するために接合界面まで埋め込まれている。
図７Ｅは再結晶化のステップを示し、再結晶化の種結晶は層３の上部部分である。
図７Ｂは、非晶質化−再結晶化処理によって処理されなかった転写された層の部分の最終除去を含む仕上げのステップを示す。
実験結果
上述の方法の効果を強調するために、一方では、通常の方法（以下、「基準のＳＯＩ」と呼ぶ）により形成されたＳＯＩ基板のいくつかのサンプルと、他方では、本発明による非晶質化および再結晶化が実施された前記基準のＳＯｌのサンプルとの間で比較試験が実行された。
図８に示されるように、基準のＳＯＩは、連続的に、基部から表面の方に、シリコン支持基板１と、埋め込まれた酸化ケイ素層３３と、０．４μｍ厚のＮドープされたシリコン層３ｂ（ドーパントはリンである）の上の０．５μｍ厚のＰ＋ドープされたシリコン層３ａ（ドーパントはホウ素である）から形成されたＰＮ接合からなる活性層３’とを含む。
この基準のＳＯＩのいくつかのサンプルはＳｍａｒｔ Ｃｕｔ（商標）プロセスで製作された。
特に、０．５μｍ厚のＰ層３ａの上の０．４μｍ厚のＮ層３ｂ（酸化物層３３によって覆われた）を表面に含むドナー基板に水素イオンが注入され、注入深さは約１．１μｍであり、次に、ドナー基板は酸化物層３３を介してシリコン支持基板１上に接合された。
活性層をシリコンの支持基板１上に転写した後、前記層は化学機械研磨（ＣＭＰ）にかけられた。
まず、活性層中に水素（脆化注入からの）が存在すると、ＰＮ接合のドーパントの非活性化が誘起されることが示された。
図９Ａは、水素注入の前（曲線（ａ））、および水素注入の後であるが支持基板への接合の前（曲線（ｂ））のＰＮ接合（Ｎ層３ｂはドナー基板の表面にある）に実行されたＳＲＰ測定の曲線を示し、ドナー基板内の深さｄの関数として電気的に活性な原子（原子／ｃｍ3単位）の濃度Ｃを示す（横座標０はドナー基板の上部表面（Ｎ層３ｂ）に対応する）。
曲線（ａ）において、Ｎ領域およびＰ＋領域が明確に現れている。
曲線（ｂ）において、電気的に活性な原子の濃度が急激に落ちており、それは、水素注入がＰＮ接合を形成するドーパントを非活性化したことを示している。
図９Ｂは、ＳＩＭＳによって測定されたドナー基板中のホウ素（Ｂ）、リン（Ｐ）（左の縦座標軸）、および水素（Ｈ）（右の縦座標軸）の濃度（原子／ｃｍ3単位）を示す。
ＳＲＰは電気的に活性な原子の濃度を与えるが、ＳＩＭＳは、電気的な活性にかかわらず、原子の総濃度を与える。
予想されるように、Ｐ濃度はＮ層３ｂに対応する上部部分でより大きいのに対して、Ｂ濃度はＰ＋層３ａに対応する下部部分でより大きい。Ｈピーク濃度は約１．１μｍでの脆化区域の深さに対応する。
図１０Ａは、支持基板１への転写およびＣＭＰ研磨の実施の後のＰＮ接合の電気的に活性な原子のＳＲＰによって測定された濃度を示す。
濃度は転写された層３’全体にわたって実質的に一定であり、ＰＮ接合の代わりに単一のＮ層がもたらされている。
図１０Ｂは、転写された層３’における、原子／ｃｍ3単位のＢおよびＰのＳＩＭＳによって測定された濃度（左の縦座標軸）と、ＳｉおよびＯ原子の濃度（総数、右の縦座標軸）を示す。
図１０Ａと１０Ｂとの比較は、Ｂ原子およびＰ原子の電気的な活性が実際の総濃度と一致しないことを示している。
特に、ホウ素を含む上部は、Ｎ型層ではなくＰ型層を備えているべきである。
これは、再結合中心の存在によって説明することができる。
シリコン中にドナーを形成し、それが再結合中心の出現をもたらすと考えられる水素の電子の振舞いに関する、さらなる詳細を見いだすことができる（例えば、非特許文献１）。
局所加熱の効果を研究するために、基準のＳＯＩのいくつかのサンプルがさらにレーザアニーリングにかけられた。
そのようなレーザアニーリングは、シリコンを表面で溶融する効果を伴う、レーザによるＳＯＩの表面の照射にある。
図１１は、レーザアニールされたＳＯＩの電気的に活性な原子のＳＲＰによって測定された濃度を示す。
この図は、ＳＯＩの表面においてさえ、プロファイルはＰ層のものではないことを示しており、それは、ホウ素がレーザアニーリングによって再活性化されなかったことを意味している。
さらに、レーザアニーリングはＳＯＩのさらに深度のある部分にいかなる効果も有していない。
本発明で提供するような活性層の再結晶化の後の非晶質化の効果を確認するために、活性層の部分が非晶質化された。
これらの試験では、０．２５μｍの厚さを有するＰ＋層３ａの表面部分３４だけが非晶質化され、活性層３’の残りの部分は単結晶を保持された。
そのために、２×１０15ｃｍ-2の線量によるシリコン原子の注入が１５０ｋｅＶのエネルギーで注入された。
次に、この非晶質の部分は１０時間の間５００℃でＳＰＥによって再結晶された。
図１２Ａは、非晶質化された部分３４の再結晶化の後のＰＮ接合の電気的に活性な原子のＳＲＰによって測定された濃度を示す。
電気的に活性なＢ原子の濃度は、活性層を支持基板上に転写した後よりも著しく大きいことが分かる。
これは、非晶質化−再結晶化処理が、処理された層中のドーパントを再活性化することができたことを示している。
これは、転写された層３’における、原子／ｃｍ3単位のＢ、Ｐ、およびＨのＳＩＭＳによって測定された濃度（左の縦座標軸）と、ＳｉおよびＯ原子の濃度（総数、右の縦座標軸）を示す図１２Ｂによってさらに確認される。
この図において、Ｂ原子の総濃度は、電気的に活性なＢ原子の濃度と実質的に同等であり、それはＢ原子が再活性化されたことを示していることが分かる。
非晶質化され、次に再結晶された部分３４でＨ濃度は劇的に減少したことも分かる。
実際は、図１２Ａに示されたＨ濃度はＳＩＭＳデバイスの検出の限界に対応する。
Ｈ原子の排出は、非晶質化された層の再結晶化中の原子の転位に起因する。
したがって、図１２Ａおよび１２Ｂは、水素の排出がドーパントの再活性化およびドープされた層の電気的活性の回復に直接の効果を有することを示している。
これらの実験結果は、本発明の効果の実証としてのみ与えられたことに留意するべきである。
当然、本発明は上述の実施形態に限定されない。

Claims (15)

  1. 単結晶の半導体層（３）を支持基板（１）上に転写する方法であって、
    （ａ）転写されるべき前記単結晶の層（３）の境界を定める脆化区域（３２）をドナー基板と呼ばれる基板（３１）に形成するように、前記ドナー基板（３１）に注入種を注入するステップと、
    （ｂ）前記ドナー基板（３１）を前記支持基板（１）に接合するステップと、
    （ｃ）前記層（３）を前記支持基板（１）上に転写するように、熱処理を加えることによって、前記脆化区域（３２）で前記ドナー基板（３１）を破壊するステップと、
    （ｄ）前記転写された単結晶の層の表面部分を除去するステップと
    を連続的に含む方法において、
    ・転写されるべき前記単結晶の層（３）の第１の部分（３４）が非晶質にされ、前記単結晶の層（３）の第２の部分（３５）が単結晶のままであるようにするステップであり、前記第１および前記第２の部分（３４、３５）が、それぞれ、注入の方向を基準として前記単結晶の層（３）の表面部分および埋め込み部分であり、前記第１の部分（３４）の厚さが、ステップ（ｄ）で実行されたその表面部分の除去の後の前記転写された単結晶の層（３’）の厚さよりも大きい、ステップと、
    ・前記単結晶の層（３）の前記第１の非晶質の部分（３４）が再結晶化されるステップであり、前記第２の部分（３５）の前記結晶格子が再結晶化のための種結晶として働き、前記再結晶化が５００℃未満の温度で実行される、ステップとをさらに含み、
    前記ドナー基板（３１）は、材料が金属、ケイ化物、およびＩＩＩ−Ｖ族半導体から選択される接合層を介して前記支持基板（１）に接合され、前記接合層は、前記脆化区域（３２）の形成、および転写されるべき前記単結晶の層の前記第１の部分（３４）の非晶質化の後に前記ドナー基板（３１）に堆積されることを特徴とする方法。
  2. 前記単結晶の層（３）の前記第１の部分（３４）の前記非晶質化は前記注入のステップ（ａ）の前に実施されることを特徴とする請求項１に記載の方法。
  3. 前記単結晶の層（３）の前記第１の部分（３４）の前記非晶質化は前記注入のステップ（ａ）の後に実施されることを特徴とする請求項１に記載の方法。
  4. 前記単結晶の層（３）の前記第１の部分の前記非晶質化は前記転写のステップ（ｃ）の後に実施されることを特徴とする請求項１に記載の方法。
  5. 前記非晶質化は、原子番号が前記単結晶の層（３）の半導体材料の原子番号以上である原子種の前記第１の部分（３４）への注入を含むことを特徴とする請求項１から４のいずれか一項に記載の方法。
  6. 前記単結晶の層（３）の前記半導体材料はシリコンであり、前記第１の部分（３４）の非晶質化のために注入される前記注入種は、シリコン、ゲルマニウム、キセノン、および／またはアルゴンから選択されることを特徴とする請求項５に記載の方法。
  7. 前記注入される注入種はシリコンであり、注入される線量は５×１０12／ｃｍ2以上であることを特徴とする請求項６に記載の方法。
  8. 前記転写された層（３）の前記第１の部分（３４）の前記再結晶化は固相エピタキシ（ＳＰＥ）によって実行されることを特徴とする請求項１から７のいずれか一項に記載の方法。
  9. 前記接合層が堆積される温度は、前記第１の部分（３４）が再結晶化し始める温度よりも低いことを特徴とする請求項１に記載の方法。
  10. 前記接合層が堆積される前記温度は、前記第１の部分（３４）が再結晶化し始める前記温度と、ドナー基板（３１）を破壊する前記ステップが実行される温度との間にあることを特徴とする請求項１に記載の方法。
  11. 破壊の後、前記脆化注入によって損傷された前記転写された単結晶の半導体層（３）の表面部分（３６）は除去されることを特徴とする請求項１から１０のいずれか一項に記載の方法。
  12. 前記除去は再結晶化の後に実行されることを特徴とする請求項１１に記載の方法。
  13. 前記転写された半導体層（３）は、ドープされた領域、例えば、接合を含むことを特徴とする請求項１から１２のいずれか一項に記載の方法。
  14. 前記支持基板（１）は電子デバイス、相互接続、および／または金属区域を含むことを特徴とする請求項１から１３のいずれか一項に記載の方法。
  15. ステップ（ｄ）において、前記第２の部分（３５）は、前記第１の部分（３４）の再結晶化の後、前記転写された層から除去されることを特徴とする請求項１から１４のいずれか一項に記載の方法。
JP2012160593A 2011-07-28 2012-07-19 単結晶の半導体層を支持基板上に転写する方法 Active JP5678008B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1156885A FR2978603B1 (fr) 2011-07-28 2011-07-28 Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
FR1156885 2011-07-28

Publications (2)

Publication Number Publication Date
JP2013030773A JP2013030773A (ja) 2013-02-07
JP5678008B2 true JP5678008B2 (ja) 2015-02-25

Family

ID=46148779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012160593A Active JP5678008B2 (ja) 2011-07-28 2012-07-19 単結晶の半導体層を支持基板上に転写する方法

Country Status (8)

Country Link
US (1) US8603896B2 (ja)
EP (1) EP2551897B1 (ja)
JP (1) JP5678008B2 (ja)
KR (1) KR101353970B1 (ja)
CN (1) CN102903664B (ja)
FR (1) FR2978603B1 (ja)
SG (1) SG187333A1 (ja)
TW (1) TWI466198B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
US9490201B2 (en) * 2013-03-13 2016-11-08 Intel Corporation Methods of forming under device interconnect structures
FR3009428B1 (fr) * 2013-08-05 2015-08-07 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques
DE102013016669A1 (de) * 2013-10-08 2015-04-09 Siltectra Gmbh Kombiniertes Herstellungsverfahren zum Abtrennen mehrerer dünner Festkörperschichten von einem dicken Festkörper
JP2017523603A (ja) * 2014-06-24 2017-08-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を表面処理するための方法及び装置
CN106489187B (zh) * 2014-07-10 2019-10-25 株式会社希克斯 半导体基板和半导体基板的制造方法
CN105374871B (zh) 2014-08-22 2020-05-19 联华电子股份有限公司 鳍状结构及其形成方法
CN105140107B (zh) * 2015-08-25 2019-03-29 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
FR3045934B1 (fr) 2015-12-22 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un empilement de dispositifs electroniques
FR3045935B1 (fr) 2015-12-22 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un empilement de dispositifs electroniques.
JP6945703B2 (ja) * 2016-12-12 2021-10-06 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
FR3061803B1 (fr) * 2017-01-11 2019-08-16 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
DE112019002418B4 (de) * 2018-06-22 2022-06-15 Ngk Insulators, Ltd. Verbundener Körper und Elastikwellenelement
JP6644208B1 (ja) * 2018-06-22 2020-02-12 日本碍子株式会社 接合体および弾性波素子
FR3091619B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de guérison avant transfert d’une couche semi-conductrice
FR3100083B1 (fr) 2019-08-20 2021-09-10 Commissariat Energie Atomique Procédé de guérison d’une couche implantée comprenant un traitement thermique préalable à une recristallisation par recuit laser
FR3106236B1 (fr) * 2020-01-15 2021-12-10 Soitec Silicon On Insulator Procédé de fabrication d’un capteur d’image
FR3108787B1 (fr) * 2020-03-31 2022-04-01 Commissariat Energie Atomique Procédé basse température de transfert et de guérison d’une couche semi-conductrice
FR3116943B1 (fr) 2020-12-01 2023-01-13 Commissariat A Lenergie Atomique Et Aux Energie Alternatives Substrat donneur pour le transfert d’une couche mince et procede de transfert associe

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749660A (en) * 1986-11-26 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a buried SiO2 layer
US20050280155A1 (en) 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
CN1260907A (zh) 1997-06-19 2000-07-19 旭化成工业株式会社 Soi衬底及其制造方法和半导体器件及其制造方法
WO2004010481A1 (en) * 2002-07-24 2004-01-29 William Carr Method of manufacture of a multi-layered substrate with a thin single crystalline layer
JP5113999B2 (ja) * 2004-09-28 2013-01-09 シャープ株式会社 水素イオン注入剥離方法
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation
FR2898430B1 (fr) 2006-03-13 2008-06-06 Soitec Silicon On Insulator Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede
FR2934925B1 (fr) * 2008-08-06 2011-02-25 Soitec Silicon On Insulator Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage.
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process

Also Published As

Publication number Publication date
FR2978603A1 (fr) 2013-02-01
EP2551897B1 (en) 2017-10-11
KR101353970B1 (ko) 2014-01-22
CN102903664A (zh) 2013-01-30
KR20130014354A (ko) 2013-02-07
JP2013030773A (ja) 2013-02-07
US8603896B2 (en) 2013-12-10
TW201308446A (zh) 2013-02-16
SG187333A1 (en) 2013-02-28
TWI466198B (zh) 2014-12-21
EP2551897A1 (en) 2013-01-30
US20130029474A1 (en) 2013-01-31
CN102903664B (zh) 2015-03-04
FR2978603B1 (fr) 2013-08-23

Similar Documents

Publication Publication Date Title
JP5678008B2 (ja) 単結晶の半導体層を支持基板上に転写する方法
JP5133908B2 (ja) エピタキシによって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法、およびその方法により得られた構造
KR100614860B1 (ko) 원하는 기판 상에 단결정 물질의 박막을 전달하는 방법
EP2686878B1 (en) Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
US7825016B2 (en) Method of producing a semiconductor element
KR101134485B1 (ko) 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
KR20130014381A (ko) 반도체 층 내 결함 치유 방법
US6995075B1 (en) Process for forming a fragile layer inside of a single crystalline substrate
US8101487B2 (en) Method for fabricating semiconductor devices with shallow diffusion regions
WO2007125771A1 (ja) Ｓｏｉウエーハの製造方法
US7972947B2 (en) Method for fabricating a semiconductor element, and semiconductor element
CN100474513C (zh) 一种制造半导体器件的方法及用该方法制造的半导体器件
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2008526010A (ja) 低いホール密度を有する薄層を得るための方法
EP1577932A2 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
JPH04293241A (ja) 半導体基板の製造方法
KR20240116473A (ko) 공유 재결정화 및 도펀트 활성화 단계들을 구비하는 3차원 회로 생성 방법
JP5096634B2 (ja) 低いホール密度を有する薄層を得るための方法
KR20130103061A (ko) 반도체 장치 제조방법
JP2008091876A (ja) 半導体装置の接合形成方法およびそれにより作製された半導体装置
JP2003243652A (ja) 浅い拡散層を有する半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150105

R150 Certificate of patent or registration of utility model

Ref document number: 5678008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250