JP2017523603A - 基板を表面処理するための方法及び装置 - Google Patents
基板を表面処理するための方法及び装置 Download PDFInfo
- Publication number
- JP2017523603A JP2017523603A JP2016572535A JP2016572535A JP2017523603A JP 2017523603 A JP2017523603 A JP 2017523603A JP 2016572535 A JP2016572535 A JP 2016572535A JP 2016572535 A JP2016572535 A JP 2016572535A JP 2017523603 A JP2017523603 A JP 2017523603A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding
- amorphization
- substrate surface
- amorphous layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/48—Ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Abstract
Description
他の問題は、貼り合わせるべき表面/接触面の表面粗さである。特に、互いに貼り合わせるべき基板表面から、公知の方法で酸化物及び不純物を除去する際に、頻繁に比較的高い粗さが生じる。この粗さは、顕微鏡的な尺度で、貼り合わせプロセスの間の両方の表面の完全な接触を妨げ、これが効果的な貼り合わせ強度に不利に作用する。この両方の基板表面は、主にそれ自体が接触する表面極大位置で実際に貼り合わせられる。従って、特に良好な清浄化とできる限り理想的な表面の作製との間に対立が生じる。
・ 銅−銅
・ アルミニウム−アルミニウム
・ タングステン−タングステン
・ シリコン−シリコン
・ 酸化ケイ素−酸化ケイ素
・ 酸化物除去
・ 表面平滑化
・ 非晶質化
を同時に実施することができる。これとは別の本発明の実施形態の場合に、酸化物除去は同じ装置内で行われない。この場合、特に、両方の装置間で基板を輸送する際に基板表面の新たな酸化が起こらないことが保証されなければならない。
・ 金属、特に
Cu、Ag、Au、Al、Fe、Ni、Co、Pt、W、Cr、Pb、Ti、Te、Sn、Zn
・ 合金
・ 半導体(相応するドーパントを含む)、特に
元素半導体、特に
・ Si、Ge、Se、Te、B、□−Sn
化合物半導体、特に
・ GaAs、GaN、InP、InxGa1−xN、InSb、InAs、GaSb、AlN、InN、GaP、BeTe、ZnO、CuInGaSe2、ZnS、ZnSe、ZnTe、CdS、CdSe、CdTe、Hg(1−x)Cd(x)Te、BeSe、HgS、AlxGa1−xAs、GaS、GaSe、GaTe、InS、InSe、InTe、CuInSe2、CuInS2、CuInGaS2、SiC、SiGe
有機半導体、特に
・ フラバントロン、ペリノン、Alq3、ペリノン、テトラセン、キナクリドン、ペンタセン、フタロシアニン、ポリチオフェン、PTCDA、MePTCDI、アクリドン、インダントロン。
− GaN−Cu、
− GaAs−SiO2
− Cu−Al。
非晶質化とは、結晶中での原子の明確に定義された配列とは反対に、原子の不規則な配列であると解釈される。この原子は、単一原子の単一成分系の原子、多原子の単一成分系の原子、単一原子の多成分系の原子又は多原子の多成分系の原子であってよい。成分とは、一つの相の、独立して変化可能な物質的な構成要素であると解釈される。非晶質相は、特に短距離秩序及び/又は長距離秩序を示さない。本発明により形成された非晶質層の少なくとも部分的に非晶質の組織とは、少なくとも非晶質相と結晶質相とからなる相の混合形であると解釈される。非晶質相と全体積との間の体積比率は、非晶質化度と言われる。本発明の場合に、非晶質化度は、特に10%より高く、好ましくは25%より高く、更に好ましくは50%より高く、特に好ましくは75%より高く、最も好ましくは99%より高い。
r=f/F
・ 単原子ガス、特に
・ Ar、He、Ne、Kr、
・ 分子ガス、特に
・ H2、N2、CO、CO2、
・ ガス混合物、特に
・ フォーミングガスFG(アルゴン+水素)及び/又は
・ フォーミングガスRRG(水素+アルゴン)及び/又は
・ フォーミングガスNFG(アルゴン+窒素)及び/又は
・ 水素及び/又は
使用されるガス混合物は、特に次の組成を示す。
電流密度(単位時間及び単位面積当たりの粒子、特にイオンの数)は、特に0.1mA/cm2〜1000mA/cm2、好ましくは1.0mA/cm2〜500mA/cm2、更に好ましくは50mA/cm2〜100mA/cm2、特に好ましくは70mA/cm2〜80mA/cm2、最も好ましくは75mA/cm2に選択される。
貼り合わせは、特に別個の貼り合わせチャンバ内で行われ、この場合、貼り合わせチャンバは、好ましくはクラスター装置内に組み込まれて非晶質化するプロセスチャンバに接続されていて、更に好ましくは、真空引きを継続的に維持しながらプロセスチャンバから貼り合わせチャンバに移送可能である。
・ 非晶質層の厚み、
・ 粗さ
・ 不利な影響を及ぼす組み込まれたイオンの数及び
・ 貼り合わせ力
により影響を受ける。
粗さの効果も同様のこととして解釈することができる。粗さが大きくなればそれだけ、基板表面の近接もより困難となり、かつキャビティを充填しかつそれにより接触面積を最大化するために、非晶質の基板表面の原子はより多くのエネルギーを消費しなければならない。
特に非晶質化プロセスとは別個の熱処理は、特にボンダ中での貼り合わせの間及び/又は貼り合わせの後に又は極端な(特にクラスター内に組み込まれた)熱処理モジュール内での貼り合わせの後に行われる。熱処理モジュールは、ホットプレート、加熱塔、炉、特に連続炉又は他の種類の熱発生装置であってよい。
1o,1o′ 基板表面
1r,1r′ 裏面
2,2′,2″ 非晶質層
2o,2o′ 表面
2e 極大位置
2m 極小位置
3 キャビティ
4 イオン源
5 イオンビーム
d,d′,d″ 厚み
α 入射角
Claims (10)
- 基板(1,1′)の少なくともほぼ結晶質の基板表面(1o,1o′)を、前記基板表面(1o,1o′)の非晶質化により、貼り合わせのために前記基板表面(1o,1o′)に非晶質層(2,2′,2″)を前記非晶質層(2,2′,2″)の厚みd>0nmで形成することにより、表面処理する方法。
- 前記非晶質化を、前記非晶質層(2,2′,2″)の厚みd<100nm、特にd<50nm、好ましくはd<10nm、更に好ましくはd<5nm、更に好ましくはd<2nmまで行う、
請求項1に記載の方法。 - 前記非晶質化を、前記基板表面(1o,1o′)の算術平均粗さが低下するように、特に10nm未満、好ましくは8nm未満、更に好ましくは6nm未満、更に好ましくは4nm未満、更に好ましくは2nm未満の算術平均粗さに低下するように実施する、
請求項1又は2に記載の方法。 - 前記非晶質化を、粒子、特にイオンを用いた前記基板表面(1o,1o′)との粒子衝突により、特に前記粒子の加速により引き起こす、
請求項1から3までのいずれか1項に記載の方法。 - 前記粒子の運動エネルギーを、1eV〜1000keV、好ましくは1eV〜100keV、更に好ましくは1eV〜10keV、更に好ましくは1eV〜200eVに調節する、
請求項4に記載の方法。 - 前記粒子の電流密度を、0.1mA/cm2〜1000mA/cm2、好ましくは1.0mA/cm2〜500mA/cm2、更に好ましくは50mA/cm2〜100mA/cm2、特に好ましくは70mA/cm2〜80mA/cm2、最も好ましくは75mA/cm2に調節する、
請求項4又は5に記載の方法。 - 前記非晶質化をプロセスチャンバ内で実施し、前記プロセスチャンバを非晶質化の前に真空引きする、特に、1bar未満、好ましくは10-3bar未満、より好ましくは10-5bar未満、更により好ましくは10-7bar未満、更に特に10-8barの圧力に真空引きする、
請求項1から6までのいずれか1項に記載の方法。 - 請求項1から7までのいずれか1項に記載の方法により処理された第1の基板(1)を、特に請求項1から7までのいずれか1項に記載の方法により処理された第2の基板(1′)と貼り合わせる方法。
- 前記貼り合わせの間及び/又は前記貼り合わせの後に熱処理を実施する、
請求項8に記載の方法。 - − 基板(1)を収容するためのプロセスチャンバと、
− 前記基板表面(1o)に、非晶質層(2,2′,2″)を、前記非晶質層(2,2′,2″)の厚みd>0nmで形成させながら、前記基板表面(1o)を非晶質化する手段とを備えた、
基板(1)の基板表面(1o)を表面処理する装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2014/063303 WO2015197112A1 (de) | 2014-06-24 | 2014-06-24 | Verfahren und vorrichtung zur oberflächenbehandlung von substraten |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019020770A Division JP2019091923A (ja) | 2019-02-07 | 2019-02-07 | 基板を表面処理するための方法及び装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017523603A true JP2017523603A (ja) | 2017-08-17 |
Family
ID=50981536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016572535A Pending JP2017523603A (ja) | 2014-06-24 | 2014-06-24 | 基板を表面処理するための方法及び装置 |
Country Status (8)
Country | Link |
---|---|
US (5) | US10083854B2 (ja) |
EP (3) | EP3161855B9 (ja) |
JP (1) | JP2017523603A (ja) |
KR (2) | KR102306977B1 (ja) |
CN (4) | CN111549328A (ja) |
SG (1) | SG11201610455TA (ja) |
TW (3) | TWI799710B (ja) |
WO (1) | WO2015197112A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020188205A (ja) * | 2019-05-16 | 2020-11-19 | パナソニックIpマネジメント株式会社 | Iii族窒化物半導体デバイスの製造方法 |
JP7424274B2 (ja) | 2020-11-11 | 2024-01-30 | 株式会社Sumco | 貼り合わせウェーハ及び貼り合わせウェーハの製造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10083854B2 (en) | 2014-06-24 | 2018-09-25 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
SG11201704557PA (en) | 2014-12-23 | 2017-07-28 | Ev Group E Thallner Gmbh | Method and device for prefixing substrates |
DE102015108901A1 (de) | 2015-06-05 | 2016-12-08 | Ev Group E. Thallner Gmbh | Verfahren zum Ausrichten von Substraten vor dem Bonden |
US10373830B2 (en) * | 2016-03-08 | 2019-08-06 | Ostendo Technologies, Inc. | Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing |
EP3586356B1 (de) | 2017-02-21 | 2023-11-08 | EV Group E. Thallner GmbH | Verfahren zum bonden von substraten |
CN117916872A (zh) | 2021-10-19 | 2024-04-19 | Ev 集团 E·索尔纳有限责任公司 | 用于转移及准备组件的方法及装置 |
CN117916873A (zh) | 2021-10-19 | 2024-04-19 | Ev 集团 E·索尔纳有限责任公司 | 产生及准备电子组件的方法及装置 |
FR3134227A1 (fr) * | 2022-04-04 | 2023-10-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de collage d’un premier substrat au niveau d’une surface présentant une nanotopologie élastique |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330185A (ja) * | 1998-05-07 | 1999-11-30 | Matsushita Electron Corp | 半導体装置の製造装置及びその製造方法 |
US20030141502A1 (en) * | 2000-08-09 | 2003-07-31 | Ziptronix | Method of epitaxial-like wafer bonding at low temperature and bonded structure |
JP2013251405A (ja) * | 2012-05-31 | 2013-12-12 | Tadatomo Suga | 金属領域を有する基板の接合方法 |
JP2014511278A (ja) * | 2012-01-23 | 2014-05-15 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウェハーの恒久的な接合のための方法及び装置、並びに切削器具 |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2752371B2 (ja) | 1988-05-16 | 1998-05-18 | 株式会社日本自動車部品総合研究所 | 半導体装置の製造方法 |
US5441776A (en) | 1993-11-08 | 1995-08-15 | Sterling; Rodney D. | Silicon dioxide bonding layers and method |
JP2891093B2 (ja) * | 1994-02-17 | 1999-05-17 | 日本電気株式会社 | 半導体集積回路の製造方法 |
JP3454951B2 (ja) * | 1994-12-12 | 2003-10-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3003796B2 (ja) * | 1997-01-23 | 2000-01-31 | 日本電気株式会社 | Mos型半導体装置の製造方法 |
JP3054123B2 (ja) * | 1998-06-08 | 2000-06-19 | アプライド マテリアルズ インコーポレイテッド | イオン注入方法 |
JP3342424B2 (ja) | 1998-10-19 | 2002-11-11 | 三洋電機株式会社 | ブランチメトリック演算装置及びビタビ復号装置 |
JP3658213B2 (ja) * | 1998-11-19 | 2005-06-08 | 富士通株式会社 | 半導体装置の製造方法 |
JP3307372B2 (ja) * | 1999-07-28 | 2002-07-24 | 日本電気株式会社 | 半導体装置およびその製造方法 |
TW423052B (en) * | 1999-09-06 | 2001-02-21 | Taiwan Semiconductor Mfg | Preprocess of metal silidation manufacturing process |
US20040222083A1 (en) * | 1999-09-06 | 2004-11-11 | Su-Chen Fan | Pre-treatment for salicide process |
US6804878B1 (en) * | 1999-12-21 | 2004-10-19 | Hitachi Global Storage Technologies Netherlands B.V. | Method of improving the reliability of magnetic head sensors by ion milling smoothing |
US6274488B1 (en) * | 2000-04-12 | 2001-08-14 | Ultratech Stepper, Inc. | Method of forming a silicide region in a Si substrate and a device having same |
US6391751B1 (en) * | 2000-07-27 | 2002-05-21 | Advanced Micro Devices, Inc. | Method for forming vertical profile of polysilicon gate electrodes |
FR2864336B1 (fr) | 2003-12-23 | 2006-04-28 | Commissariat Energie Atomique | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci |
US20050196961A1 (en) * | 2004-03-08 | 2005-09-08 | Da Zhang | Method for forming a semiconductor device having metal silicide |
US7148122B2 (en) * | 2004-08-24 | 2006-12-12 | Intel Corporation | Bonding of substrates |
US7060585B1 (en) * | 2005-02-16 | 2006-06-13 | International Business Machines Corporation | Hybrid orientation substrates by in-place bonding and amorphization/templated recrystallization |
US7462552B2 (en) | 2005-05-23 | 2008-12-09 | Ziptronix, Inc. | Method of detachable direct bonding at low temperatures |
US20070099404A1 (en) * | 2005-10-28 | 2007-05-03 | Sridhar Govindaraju | Implant and anneal amorphization process |
US7550366B2 (en) | 2005-12-02 | 2009-06-23 | Ayumi Industry | Method for bonding substrates and device for bonding substrates |
JP2007301600A (ja) | 2006-05-11 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 接合方法及びその装置 |
FR2938117B1 (fr) * | 2008-10-31 | 2011-04-15 | Commissariat Energie Atomique | Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree |
FR2938120B1 (fr) * | 2008-10-31 | 2011-04-08 | Commissariat Energie Atomique | Procede de formation d'une couche monocristalline dans le domaine micro-electronique |
JP2010161330A (ja) * | 2008-12-08 | 2010-07-22 | Hitachi Cable Ltd | 圧電薄膜素子 |
US20100154867A1 (en) | 2008-12-19 | 2010-06-24 | E. I. Du Pont De Nemours And Company | Mechanically reliable solar cell modules |
US20110033630A1 (en) * | 2009-08-05 | 2011-02-10 | Rolls-Royce Corporation | Techniques for depositing coating on ceramic substrate |
JP2011054704A (ja) | 2009-09-01 | 2011-03-17 | Sumco Corp | 貼り合わせウェーハの製造方法 |
US20110308583A1 (en) | 2010-06-16 | 2011-12-22 | International Business Machines Corporation | Plasma treatment at a p-i junction for increasing open circuit voltage of a photovoltaic device |
EP2672509A4 (en) * | 2011-01-31 | 2017-10-25 | Tadatomo Suga | Bonding-substrate fabrication method, bonding substrate, substrate bonding method, bonding-substrate fabrication apparatus, and substrate assembly |
JP6122297B2 (ja) * | 2011-01-31 | 2017-04-26 | 須賀 唯知 | 接合基板作成方法、基板接合方法、及び接合基板作成装置 |
JP5975418B2 (ja) | 2011-03-25 | 2016-08-23 | 日新イオン機器株式会社 | イオン注入方法 |
EP2689473B1 (en) * | 2011-03-25 | 2019-05-08 | SEGTON Advanced Technology | Photovoltaic converter with improved emitter structure based on silicon components and a method for production of the photovoltaic converter |
US8440578B2 (en) * | 2011-03-28 | 2013-05-14 | Tel Epion Inc. | GCIB process for reducing interfacial roughness following pre-amorphization |
FR2978603B1 (fr) * | 2011-07-28 | 2013-08-23 | Soitec Silicon On Insulator | Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support |
JP5856408B2 (ja) | 2011-08-22 | 2016-02-09 | 太陽誘電株式会社 | 弾性波デバイスおよびモジュール |
KR101927559B1 (ko) | 2011-08-30 | 2018-12-10 | 에베 그룹 에. 탈너 게엠베하 | 고체 상태 확산 또는 상 변환에 의해 연결 층에 의한 웨이퍼의 영구 접착을 위한 방법 |
FR2983342B1 (fr) | 2011-11-30 | 2016-05-20 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue |
US9177780B2 (en) * | 2012-10-02 | 2015-11-03 | Applied Materials, Inc. | Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition |
JP5835200B2 (ja) * | 2012-12-04 | 2015-12-24 | 住友金属鉱山株式会社 | 表面電極付透明導電ガラス基板及びその製造方法、並びに薄膜太陽電池及びその製造方法 |
US9818606B2 (en) * | 2013-05-31 | 2017-11-14 | Applied Materials, Inc. | Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture |
EP2994935A1 (de) | 2013-07-05 | 2016-03-16 | EV Group E. Thallner GmbH | Verfahren zum bonden von metallischen kontaktflächen unter lösen einer auf einer der kontaktflächen aufgebrachten opferschicht in mindestens einer der kontaktflächen |
SG11201607719TA (en) | 2014-04-01 | 2016-11-29 | Ev Group E Thallner Gmbh | Method and device for the surface treatment of substrates |
JP6211987B2 (ja) * | 2014-04-22 | 2017-10-11 | 株式会社神戸製鋼所 | Znめっき鋼板の熱間成形用金型 |
US10083854B2 (en) * | 2014-06-24 | 2018-09-25 | Ev Group E. Thallner Gmbh | Method and device for surface treatment of substrates |
US10249498B2 (en) * | 2015-06-19 | 2019-04-02 | Tokyo Electron Limited | Method for using heated substrates for process chemistry control |
-
2014
- 2014-06-24 US US15/315,900 patent/US10083854B2/en active Active
- 2014-06-24 WO PCT/EP2014/063303 patent/WO2015197112A1/de active Application Filing
- 2014-06-24 SG SG11201610455TA patent/SG11201610455TA/en unknown
- 2014-06-24 JP JP2016572535A patent/JP2017523603A/ja active Pending
- 2014-06-24 KR KR1020207029737A patent/KR102306977B1/ko active IP Right Grant
- 2014-06-24 CN CN202010552512.4A patent/CN111549328A/zh active Pending
- 2014-06-24 CN CN202010552277.0A patent/CN111549327A/zh active Pending
- 2014-06-24 EP EP14732219.2A patent/EP3161855B9/de active Active
- 2014-06-24 EP EP17164931.2A patent/EP3217421A1/de not_active Ceased
- 2014-06-24 EP EP22188480.2A patent/EP4102544A1/de active Pending
- 2014-06-24 CN CN201480079844.8A patent/CN107078028A/zh active Pending
- 2014-06-24 KR KR1020167035007A patent/KR102182789B1/ko active IP Right Grant
- 2014-06-24 CN CN202210360120.7A patent/CN114695134A/zh active Pending
-
2015
- 2015-04-08 TW TW109118160A patent/TWI799710B/zh active
- 2015-04-08 TW TW104111308A patent/TWI647751B/zh active
- 2015-04-08 TW TW107142528A patent/TWI698923B/zh active
-
2018
- 2018-08-22 US US16/108,719 patent/US10490439B2/en active Active
-
2019
- 2019-09-25 US US16/581,851 patent/US10796944B2/en active Active
-
2020
- 2020-08-31 US US17/007,082 patent/US11348825B2/en active Active
-
2022
- 2022-03-14 US US17/693,812 patent/US11776842B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330185A (ja) * | 1998-05-07 | 1999-11-30 | Matsushita Electron Corp | 半導体装置の製造装置及びその製造方法 |
US20030141502A1 (en) * | 2000-08-09 | 2003-07-31 | Ziptronix | Method of epitaxial-like wafer bonding at low temperature and bonded structure |
JP2014511278A (ja) * | 2012-01-23 | 2014-05-15 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウェハーの恒久的な接合のための方法及び装置、並びに切削器具 |
JP2013251405A (ja) * | 2012-05-31 | 2013-12-12 | Tadatomo Suga | 金属領域を有する基板の接合方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020188205A (ja) * | 2019-05-16 | 2020-11-19 | パナソニックIpマネジメント株式会社 | Iii族窒化物半導体デバイスの製造方法 |
JP7182105B2 (ja) | 2019-05-16 | 2022-12-02 | パナソニックIpマネジメント株式会社 | Iii族窒化物半導体デバイスの製造方法 |
JP7424274B2 (ja) | 2020-11-11 | 2024-01-30 | 株式会社Sumco | 貼り合わせウェーハ及び貼り合わせウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111549327A (zh) | 2020-08-18 |
CN114695134A (zh) | 2022-07-01 |
TW201907461A (zh) | 2019-02-16 |
TWI698923B (zh) | 2020-07-11 |
EP4102544A1 (de) | 2022-12-14 |
CN111549328A (zh) | 2020-08-18 |
US11776842B2 (en) | 2023-10-03 |
TW201601207A (zh) | 2016-01-01 |
TW202034392A (zh) | 2020-09-16 |
KR20200122410A (ko) | 2020-10-27 |
CN107078028A (zh) | 2017-08-18 |
KR20170023820A (ko) | 2017-03-06 |
KR102306977B1 (ko) | 2021-09-30 |
US20170098572A1 (en) | 2017-04-06 |
US10796944B2 (en) | 2020-10-06 |
US20220216098A1 (en) | 2022-07-07 |
EP3161855B1 (de) | 2017-12-20 |
US20180366366A1 (en) | 2018-12-20 |
SG11201610455TA (en) | 2017-01-27 |
EP3161855B9 (de) | 2018-04-11 |
WO2015197112A1 (de) | 2015-12-30 |
EP3161855A1 (de) | 2017-05-03 |
TWI647751B (zh) | 2019-01-11 |
US10490439B2 (en) | 2019-11-26 |
KR102182789B1 (ko) | 2020-11-26 |
US11348825B2 (en) | 2022-05-31 |
TWI799710B (zh) | 2023-04-21 |
US20200020572A1 (en) | 2020-01-16 |
EP3217421A1 (de) | 2017-09-13 |
US20200402840A1 (en) | 2020-12-24 |
US10083854B2 (en) | 2018-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017523603A (ja) | 基板を表面処理するための方法及び装置 | |
JP6650463B2 (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
KR102312812B1 (ko) | 접합 soi 웨이퍼의 제조방법 | |
TW202205372A (zh) | 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板 | |
JP7275172B2 (ja) | 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム | |
TW201230181A (en) | Process for cleaving a substrate | |
US9358765B2 (en) | Method for coating and bonding substrates | |
JP2017147377A (ja) | 炭化珪素半導体装置用ゲート絶縁膜の製造方法 | |
Gondcharton et al. | Copper-copper direct bonding: Impact of grain size | |
JP7476156B2 (ja) | 基板を表面処理するための方法及び装置 | |
Gondcharton et al. | Mechanisms overview of thermocompression process for copper metal bonding | |
Singh et al. | Investigation of a hydrogen implantation-induced blistering phenomenon in Si0. 70Ge0. 30 | |
CN116686066A (zh) | 用于制造包括包含聚集体的界面区域的半导体结构的方法 | |
Ghegin et al. | Solid state reaction of Ni thin film on n-InP susbtrate for III-V laser contact technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181112 |